JPH06303769A - Step-down chopper type switching power supply - Google Patents
Step-down chopper type switching power supplyInfo
- Publication number
- JPH06303769A JPH06303769A JP8348193A JP8348193A JPH06303769A JP H06303769 A JPH06303769 A JP H06303769A JP 8348193 A JP8348193 A JP 8348193A JP 8348193 A JP8348193 A JP 8348193A JP H06303769 A JPH06303769 A JP H06303769A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- power supply
- reactor
- voltage
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は降圧チョッパ型スイッチ
ング電源、特にスイッチング損失を低減できる降圧チョ
ッパ型スイッチング電源に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a step-down chopper type switching power supply, and more particularly to a step-down chopper type switching power supply capable of reducing switching loss.
【０００２】[0002]
【従来の技術】近年、電子機器の小型化の要求が厳しく
要求され、それに使用される電力供給装置であるスイッ
チング電源の小型化も強く要求されている。スイッチン
グ電源を小型化するには一般にスイッチング周波数の高
周波化で対応しているが、高周波化すると主スイッチン
グ素子のスイッチング損失が増加して主スイッチング素
子の発熱量が大きくなるので、放熱用フィン等の大きさ
が大きくなり小型化を図る上での障害となっていた。こ
のため、スイッチング電源の小型化は、高周波化のみな
らず高効率化も重要な要素となっている。例えば、直流
電源の一端と負荷との間に主スイッチング素子とリアク
トルとを直列に接続し、前記負荷と並列にコンデンサを
接続し、前記主スイッチング素子及び前記リアクトルの
接続点と前記直流電源の他端との間に整流素子を接続
し、前記主スイッチング素子をオン・オフ制御すること
により前記直流電源の電圧よりも低い定電圧の直流出力
を前記負荷に供給する降圧チョッパ型スイッチング電源
は、比較的小型のスイッチング電源として従来より広く
使用されている。2. Description of the Related Art In recent years, there has been a strict demand for miniaturization of electronic equipment, and there is also a strong demand for miniaturization of a switching power supply which is a power supply device used for the electronic equipment. Generally, a switching power supply with a higher switching frequency is used to reduce the size of a switching power supply.However, as the switching frequency increases, the switching loss of the main switching element increases and the amount of heat generated by the main switching element increases. The large size has been an obstacle to miniaturization. For this reason, miniaturization of the switching power supply requires not only high frequency but also high efficiency. For example, a main switching element and a reactor are connected in series between one end of a DC power supply and a load, a capacitor is connected in parallel with the load, and a connection point between the main switching element and the reactor and the other DC power supply. A step-down chopper type switching power supply for supplying a DC output of a constant voltage lower than the voltage of the DC power supply to the load by connecting a rectifying element between the terminals and controlling ON / OFF of the main switching element is compared. It has been widely used as a small switching power supply.
【０００３】[0003]
【発明が解決しようとする課題】ところで、上記の降圧
チョッパ型スイッチング電源では、主スイッチング素子
のオン転換期及びオフ転換期において電流波形と電圧波
形の重なり合いが生じ、これに基づくスイッチング損失
が生じる欠点がある。By the way, in the above step-down chopper type switching power supply, the current waveform and the voltage waveform overlap each other during the on-switching period and the off-switching period of the main switching element, which causes switching loss. There is.
【０００４】そこで、本発明はスイッチング損失を低減
できる降圧チョッパ型スイッチング電源を提供すること
を目的とする。Therefore, an object of the present invention is to provide a step-down chopper type switching power supply which can reduce switching loss.
【０００５】[0005]
【課題を解決するための手段】本発明による降圧チョッ
パ型スイッチング電源は、直流電源の一端と負荷との間
に主スイッチング素子と第１のリアクトルとを直列に接
続し、前記負荷と並列にコンデンサを接続し、前記主ス
イッチング素子及び前記第１のリアクトルの接続点と前
記直流電源の他端との間に第１の整流素子を接続し、前
記スイッチング素子をオン・オフ制御することにより前
記直流電源の電圧よりも低い定電圧の直流出力を前記負
荷に供給する降圧チョッパ型スイッチング電源におい
て、前記主スイッチング素子と並列に補助スイッチング
素子と第２の整流素子と第２のリアクトルとの直列回路
を接続し、前記第２のリアクトルと前記直流電源の他端
との間に第３の整流素子を接続し、前記負荷の端子電圧
を検出して前記主スイッチング素子の制御端子に主制御
パルス信号を付与する前に前記補助スイッチング素子の
制御端子に補助制御パルス信号を付与するように構成し
ている。また、前記直流電源の一端と前記補助スイッチ
ング素子とのラインに、前記第１のリアクトルの２次巻
線を挿入してもよい。A step-down chopper type switching power supply according to the present invention comprises a main switching element and a first reactor connected in series between one end of a DC power supply and a load, and a capacitor connected in parallel with the load. Is connected to the main switching element and the first reactor, and a first rectifying element is connected between the connection point of the first reactor and the other end of the DC power source, and the switching element is controlled to be turned on / off by the direct current. In a step-down chopper type switching power supply that supplies a DC output of a constant voltage lower than the voltage of a power supply to the load, a series circuit including an auxiliary switching element, a second rectifying element and a second reactor is provided in parallel with the main switching element. And a third rectifying element connected between the second reactor and the other end of the DC power source, and detects the terminal voltage of the load to detect the main voltage. The control terminal of the switching element is configured so as to impart auxiliary control pulse signal to a control terminal of the auxiliary switching element before granting the main control pulse signal. Further, the secondary winding of the first reactor may be inserted in a line between one end of the DC power supply and the auxiliary switching element.
【０００６】[0006]
【作用】主スイッチング素子の制御端子に主制御パルス
信号を付与する前に補助スイッチング素子の制御端子に
補助制御パルス信号を付与して補助スイッチング素子を
ターンオンさせると、補助スイッチング素子と第２の整
流素子と第２のリアクトルとの直列回路に流れる電流が
０から緩やかに上昇すると共に主スイッチング素子に加
わる電圧が緩やかに降下する。そして、その電圧が０Ｖ
となったときに主スイッチング素子の制御端子に主制御
パルス信号を付与して主スイッチング素子をターンオン
させることにより、スイッチング素子のターンオン時の
スイッチング損失を低減することができる。なお、直流
電源の一端と補助スイッチング素子とのラインに第１の
リアクトルの２次巻線を挿入すると、補助スイッチング
素子の電流でのターンオフが行われ、更にスイッチング
損失を低減することが可能である。When the auxiliary control pulse signal is applied to the control terminal of the auxiliary switching element to turn on the auxiliary switching element before the main control pulse signal is applied to the control terminal of the main switching element, the auxiliary switching element and the second rectifier are rectified. The current flowing in the series circuit of the element and the second reactor gradually increases from 0, and the voltage applied to the main switching element gradually decreases. And the voltage is 0V
Then, by applying a main control pulse signal to the control terminal of the main switching element to turn on the main switching element, it is possible to reduce the switching loss when the switching element is turned on. When the secondary winding of the first reactor is inserted in the line between the one end of the DC power supply and the auxiliary switching element, the auxiliary switching element is turned off by the current, and the switching loss can be further reduced. .
【０００７】[0007]
【実施例】以下、本発明による降圧チョッパ型スイッチ
ング電源の実施例を図１と図２及び図５と図６に基づい
て説明する。本実施例の降圧チョッパ型スイッチング電
源は、図１に示すように、直流電源１の一端と負荷２と
の間に、主スイッチング素子としてのＮチャネルＭＯＳ
ＦＥＴ３と第１のリアクトル４が直列に接続されてい
る。ＭＯＳＦＥＴ３は、等価的にスイッチング素子本体
部７と、スイッチング素子本体部７のソース−ドレイン
端子間に逆並列に接続された内蔵ダイオード８と、内蔵
ダイオード８に並列に接続された内蔵コンデンサ９から
構成されている。内蔵ダイオード８及び内蔵コンデンサ
９は、各々ＭＯＳＦＥＴ３のソース−ドレイン端子間の
寄生ダイオード及び寄生容量である。ＭＯＳＦＥＴ３及
びリアクトル４の接続点と直流電源１の他端との間に
は、第１の整流素子としてのダイオード５が接続されて
いる。また、負荷２と並列にコンデンサ６が接続されて
いる。ＭＯＳＦＥＴ３のソース−ドレイン端子間には、
補助スイッチング素子としてのＮチャネルＭＯＳＦＥＴ
１２と第２の整流素子としてのダイオード１１と第２の
リアクトル１０との直列回路が接続されている。ダイオ
ード１１は、逆流防止用のダイオードである。ＭＯＳＦ
ＥＴ１２は、等価的にスイッチング素子本体部１３と内
蔵ダイオード１４とから構成され、ＭＯＳＦＥＴ３と同
様にソース−ドレイン端子間に寄生容量を持つが、ＭＯ
ＳＦＥＴ３に較べて短期間の使用であり、寄生容量の小
さいＭＯＳＦＥＴを使用するのでここでは省略する。ダ
イオード１１及びリアクトル１０の接続点と直流電源１
の他端との間には、第３の整流素子としてのダイオード
１５が接続されている。負荷２の両端とＭＯＳＦＥＴ３
のゲート端子及びＭＯＳＦＥＴ１２のゲート端子との間
には、負荷２の端子電圧を検出してＭＯＳＦＥＴ３のゲ
ート端子に主制御パルス信号を付与すると共に、主制御
パルス信号を付与する前にＭＯＳＦＥＴ１２のゲート端
子に補助制御パルス信号を付与する制御回路１６が接続
されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a step-down chopper type switching power supply according to the present invention will be described below with reference to FIGS. 1, 2 and 5 and 6. As shown in FIG. 1, the step-down chopper type switching power supply of this embodiment has an N-channel MOS as a main switching element between one end of a DC power supply 1 and a load 2.
The FET 3 and the first reactor 4 are connected in series. The MOSFET 3 is equivalently composed of a switching element body 7, a built-in diode 8 connected in antiparallel between the source and drain terminals of the switching element body 7, and a built-in capacitor 9 connected in parallel to the built-in diode 8. Has been done. The built-in diode 8 and the built-in capacitor 9 are a parasitic diode and a parasitic capacitance between the source and drain terminals of the MOSFET 3, respectively. A diode 5 as a first rectifying element is connected between the connection point of the MOSFET 3 and the reactor 4 and the other end of the DC power supply 1. A capacitor 6 is connected in parallel with the load 2. Between the source and drain terminals of MOSFET3,
N-channel MOSFET as auxiliary switching element
A series circuit of 12 and the diode 11 as the second rectifying element and the second reactor 10 is connected. The diode 11 is a backflow prevention diode. MOSF
The ET 12 is equivalently composed of the switching element body 13 and the built-in diode 14, and has a parasitic capacitance between the source and drain terminals like the MOSFET 3, but
Since it is used for a short period of time as compared with the SFET3 and a MOSFET having a small parasitic capacitance is used, it is omitted here. DC power source 1 and connection point of diode 11 and reactor 10
A diode 15 as a third rectifying element is connected between the other end of the diode 15 and the other end. Both ends of load 2 and MOSFET 3
Between the gate terminal of the MOSFET 12 and the gate terminal of the MOSFET 12, the terminal voltage of the load 2 is detected and a main control pulse signal is applied to the gate terminal of the MOSFET 3, and the gate terminal of the MOSFET 12 is applied before the main control pulse signal is applied. A control circuit 16 for applying an auxiliary control pulse signal is connected to the.
【０００８】制御回路１６の詳細は図５に示すように、
電源の出力端子１７、１８に接続された電圧検出回路２
１と、誤差増幅器２２、基準電圧源２３、ＰＷＭ（パル
ス幅変調）制御回路２４等を含むＰＷＭパルス形成回路
２５と、遅延回路２６と、ＡＮＤゲート２７と、単安定
マルチバイブレータ２９と、第１及び第２の駆動回路２
８、３０とから構成されている。電圧検出回路２１は分
圧回路からなり、この分圧点即ち検出ラインが誤差増幅
器２２の反転入力端子に接続されている。誤差増幅器２
２は、非反転入力端子に基準電圧源２３が接続され、基
準電圧源２３の基準電圧と電圧検出回路２１の検出電圧
の差に対応する信号を出力する。誤差増幅器２２の出力
端子に接続されたＰＷＭ制御回路２４は、三角波発生器
と電圧コンパレータとを含み、電圧コンパレータにて一
定周期の方形波を発生する。なお、ＰＷＭ制御回路２４
として本実施例ではＰＷＭ制御ＩＣ（集積回路）が使用
され、例えば市販のＭＢ３７５９、μＰＣ４９４等を使
用できる。ＡＮＤゲート２７の一方の入力端子はＰＷＭ
制御回路２４に直接に接続され、ＡＮＤゲート２７の他
方の入力端子は遅延回路２６を介してＰＷＭ制御回路２
４に接続されている。単安定マルチバイブレータ２９
は、ＰＷＭ制御回路２４に直接接続されている。ＡＮＤ
ゲート２７と単安定マルチバイブレータ２９は、各々第
１及び第２の駆動回路２８、３０を介して第１及び第２
のＦＥＴ制御ライン１９、２０に接続されている。第１
及び第２のＦＥＴ制御ライン１９、２０は各々ＭＯＳＦ
ＥＴ３のゲート端子及びＭＯＳＦＥＴ１２のゲート端子
に接続されている。The details of the control circuit 16 are as shown in FIG.
Voltage detection circuit 2 connected to output terminals 17 and 18 of the power supply
1, a PWM pulse forming circuit 25 including an error amplifier 22, a reference voltage source 23, a PWM (pulse width modulation) control circuit 24, a delay circuit 26, an AND gate 27, a monostable multivibrator 29, and a first And the second drive circuit 2
It is composed of 8 and 30. The voltage detection circuit 21 is composed of a voltage dividing circuit, and this voltage dividing point, that is, the detection line is connected to the inverting input terminal of the error amplifier 22. Error amplifier 2
Reference numeral 2 has a non-inverting input terminal connected to a reference voltage source 23, and outputs a signal corresponding to the difference between the reference voltage of the reference voltage source 23 and the detection voltage of the voltage detection circuit 21. The PWM control circuit 24 connected to the output terminal of the error amplifier 22 includes a triangular wave generator and a voltage comparator, and the voltage comparator generates a square wave of a constant cycle. The PWM control circuit 24
In this embodiment, a PWM control IC (integrated circuit) is used, and commercially available MB3759, μPC494, etc. can be used. One input terminal of the AND gate 27 is PWM
The other input terminal of the AND gate 27, which is directly connected to the control circuit 24, is connected to the PWM control circuit 2 via the delay circuit 26.
4 is connected. Monostable multivibrator 29
Are directly connected to the PWM control circuit 24. AND
The gate 27 and the monostable multivibrator 29 are connected to the first and second driving circuits 28 and 30, respectively.
Of the FET control lines 19 and 20. First
And the second FET control lines 19 and 20 are respectively MOSF
It is connected to the gate terminal of ET3 and the gate terminal of MOSFET 12.
【０００９】図５のＡ点、Ｂ点、Ｃ点の電圧波形を図６
(Ａ)、(Ｂ)、(Ｃ)に示す。ＰＷＭ制御回路２４から図６
(Ａ)に示す方形波パルス（ＰＷＭパルス）が周期Ｔにて
繰り返し発生する（図５のＡ点）。電源の出力電圧が基
準値よりも高くなると、パルス幅が狭くなる。これは一
般的なＰＷＭ制御のスイッチング電源の動作と同一であ
る。ＡＮＤゲート２７には図６(Ａ)のパルス及びこのパ
ルスに対する遅延時間Ｔ2の遅延パルスが入力するの
で、ＡＮＤゲート２７の出力端子から図６(Ｂ)に示す主
制御パルス信号が出力される（図５のＢ点）。一方、単
安定マルチバイブレータ２９にも図６(Ａ)のパルスが入
力し、単安定マルチバイブレータ２９からは図６(Ｃ)に
示す補助制御パルス信号が出力される（図５のＣ点）。
この補助制御パルス信号は、一定時間Ｔ1をもつ周期Ｔ
のパルス信号である。主制御パルス信号及び補助制御パ
ルス信号は、各々第１及び第２の駆動回路２８、３０を
介してＭＯＳＦＥＴ３、１２の各ゲート端子に印加され
る。したがって、上記の構成の制御回路１６により負荷
２の端子電圧を検出してＭＯＳＦＥＴ３のゲート端子に
主制御パルス信号を付与する前に、ＭＯＳＦＥＴ１２の
ゲート端子に補助制御パルス信号を付与することができ
る。FIG. 6 shows voltage waveforms at points A, B and C in FIG.
Shown in (A), (B), and (C). From the PWM control circuit 24 to FIG.
The square wave pulse (PWM pulse) shown in (A) is repeatedly generated at the period T (point A in FIG. 5). When the output voltage of the power supply becomes higher than the reference value, the pulse width becomes narrow. This is the same as the operation of a general PWM-controlled switching power supply. Since the pulse of FIG. 6A and the delay pulse of delay time T 2 for this pulse are input to the AND gate 27, the main control pulse signal shown in FIG. 6B is output from the output terminal of the AND gate 27. (Point B in FIG. 5). On the other hand, the pulse shown in FIG. 6A is also input to the monostable multivibrator 29, and the auxiliary control pulse signal shown in FIG. 6C is output from the monostable multivibrator 29 (point C in FIG. 5).
This auxiliary control pulse signal has a period T having a constant time T 1.
Is a pulse signal of. The main control pulse signal and the auxiliary control pulse signal are applied to the gate terminals of the MOSFETs 3 and 12 via the first and second drive circuits 28 and 30, respectively. Therefore, before the control circuit 16 having the above configuration detects the terminal voltage of the load 2 and applies the main control pulse signal to the gate terminal of the MOSFET 3, the auxiliary control pulse signal can be applied to the gate terminal of the MOSFET 12.
【００１０】上記の構成において、図２(Ｂ)に示すよう
に、ｔ0において制御回路１６からＭＯＳＦＥＴ１２の
ゲート端子に補助制御パルス信号が付与され、スイッチ
ング素子本体部１３の補助制御パルス信号電圧ＶG2が低
レベルから高レベルとなると、スイッチング素子本体部
１３がターンオンする。このとき、スイッチング素子本
体部１３を流れる電流ＩQ2は、図２(Ｅ)に示すように入
力電圧ＶINとダイオード５に加わる電圧ＶDの差まで第
２のリアクトル１０のインダクタンスＬ2に関係した傾
き［(ＶIN−ＶD)／Ｌ2)］で０Ｖから徐々に上昇してい
き、ＭＯＳＦＥＴ３内の内蔵コンデンサ９を放電する方
向に流れる。それと共に、図２(Ｇ)に示すようにリアク
トル４を介して負荷２に電流ＩQが流れる。また、スイ
ッチング素子本体部１３に加わる電圧ＶQ2は、図２(Ｄ)
に示すように速やかに０Ｖまで降下するから、ＭＯＳＦ
ＥＴ１２のスイッチング素子本体部１３のオン転換期の
スイッチングは、電圧波形と電流波形の重なりが少ない
ゼロ電流スイッチング（ＺＣＳ）となる。一方、ＭＯＳ
ＦＥＴ３のスイッチング素子本体部７に加わる電圧ＶQ1
は図２(Ｃ)に示すように直線的に降下するから、ｔ1に
おいてＭＯＳＦＥＴ３内の内蔵コンデンサ９の電荷は全
て放電され、スイッチング素子本体部７に加わる電圧Ｖ
Q1は０Ｖとなる。In the above structure, as shown in FIG. 2B, the auxiliary control pulse signal is applied from the control circuit 16 to the gate terminal of the MOSFET 12 at t 0 , and the auxiliary control pulse signal voltage V of the switching element body 13 is supplied. When G2 changes from the low level to the high level, the switching element body 13 turns on. At this time, the current I Q2 flowing through the switching element body 13 is related to the inductance L 2 of the second reactor 10 up to the difference between the input voltage V IN and the voltage V D applied to the diode 5 as shown in FIG. 2 (E). The gradient [(V IN −V D ) / L 2 )] gradually rises from 0 V and flows in a direction to discharge the built-in capacitor 9 in the MOSFET 3. At the same time, the current I Q flows through the reactor 4 into the load 2 as shown in FIG. Further, the voltage V Q2 applied to the switching element body 13 is as shown in FIG.
As shown in, the voltage drops to 0V promptly.
The switching of the switching element body 13 of the ET 12 during the on-turning period is zero current switching (ZCS) in which the voltage waveform and the current waveform do not overlap each other. On the other hand, MOS
Voltage V Q1 applied to switching element body 7 of FET3
2C drops linearly as shown in FIG. 2 (C), so that at t 1 , the electric charge of the built-in capacitor 9 in the MOSFET 3 is completely discharged, and the voltage V applied to the switching element body 7 is increased.
Q1 becomes 0V.
【００１１】図２(Ａ)に示すように、ｔ2において制御
回路１６からＭＯＳＦＥＴ３のゲート端子に主制御パル
ス信号が付与され、スイッチング素子本体部７の主制御
パルス信号電圧ＶG1が低レベルから高レベルとなると、
スイッチング素子本体部７がターンオンする。このと
き、スイッチング素子本体部７に加わる電圧ＶQ1は図２
(Ｃ)に示すように０Ｖであるから、スイッチング素子本
体部７は０Ｖでターンオンする。このため、ＭＯＳＦＥ
Ｔ３のスイッチング素子本体部７のオン転換期ではスイ
ッチング損失のほとんど無いゼロ電圧スイッチングが実
現できる。この時点で、リアクトル４を介して負荷２に
流れる電流ＩQは、図２(Ｅ)に示すようにリアクトル１
０の電流ＩQ2の慣性により、直流電源１、ＭＯＳＦＥＴ
１２のスイッチング素子本体部１３、ダイオード１１、
リアクトル１０、リアクトル４の経路で電流が流れ続け
る。このため、ＭＯＳＦＥＴ３のスイッチング素子本体
部７がターンオンしても、図２(Ｆ)に示すようにスイッ
チング素子本体部７には未だ電流ＩQ1が流れない。As shown in FIG. 2A, at t 2 , the main control pulse signal is applied from the control circuit 16 to the gate terminal of the MOSFET 3, and the main control pulse signal voltage V G1 of the switching element body 7 starts from the low level. At high levels,
The switching element body 7 is turned on. At this time, the voltage V Q1 applied to the switching element body 7 is as shown in FIG.
Since it is 0V as shown in (C), the switching element body 7 turns on at 0V. Therefore, the MOSFE
At the turn-on period of the switching element body 7 of T3, zero voltage switching with almost no switching loss can be realized. At this point, the current I Q flowing through the load 4 through the reactor 4 is equal to that of the reactor 1 as shown in FIG.
Due to the inertia of the current I Q2 of 0, DC power supply 1 and MOSFET
12, the switching element body 13, the diode 11,
The current continues to flow through the reactor 10 and reactor 4 paths. Therefore, even if the switching element body 7 of the MOSFET 3 is turned on, the current I Q1 does not flow through the switching element body 7 as shown in FIG. 2 (F).
【００１２】図２(Ｂ)に示すように、ｔ3においてＭＯ
ＳＦＥＴ１２のスイッチング素子本体部１３の補助制御
パルス信号電圧ＶG2が高レベルから低レベルとなると、
スイッチング素子本体部１３がターンオフする。このと
き、図２(Ｅ)に示すようにスイッチング素子本体部１３
に電流ＩQ2が流れなくなると同時に図２(Ｆ)に示すよう
にＭＯＳＦＥＴ３のスイッチング素子本体部７に電流Ｉ
Q1が流れ始める。このため、負荷２に流れる電流Ｉ
Qは、スイッチング素子本体部７、リアクトル４を介し
て流れる。As shown in FIG. 2B, at t 3 , MO
When the auxiliary control pulse signal voltage V G2 of the switching element body 13 of the SFET 12 changes from high level to low level,
The switching element body 13 is turned off. At this time, as shown in FIG.
At the same time that the current I Q2 no longer flows to the switching element main body 7 of the MOSFET 3 as shown in FIG.
Q1 begins to flow. Therefore, the current I flowing through the load 2
Q flows through the switching element body 7 and the reactor 4.
【００１３】図２(Ａ)に示すように、ｔ4においてＭＯ
ＳＦＥＴ３のスイッチング素子本体部７の主制御パルス
信号電圧ＶG1が高レベルから低レベルとなると、スイッ
チング素子本体部７がターンオフする。このとき、リア
クトル４に蓄えられたエネルギがダイオード５を介して
コンデンサ６及び負荷２に供給される。As shown in FIG. 2A, at t 4 , MO
When the main control pulse signal voltage V G1 of the switching element body 7 of the SFET 3 changes from high level to low level, the switching element body 7 is turned off. At this time, the energy stored in the reactor 4 is supplied to the capacitor 6 and the load 2 via the diode 5.
【００１４】以上のように、本実施例ではＭＯＳＦＥＴ
３のスイッチング素子本体部７を０Ｖにてターンオンさ
せるので、スイッチング素子本体部７のオン転換期（タ
ーンオン時）におけるスイッチング損失を低減すること
ができる。なお、ｔ1及びｔ2は同時でも構わない。ま
た、ｔ0〜ｔ3の期間は、ｔ0〜ｔ4の期間に較べてほとん
ど無視できる程短い。As described above, in this embodiment, the MOSFET is
Since the switching element body 7 of No. 3 is turned on at 0V, it is possible to reduce the switching loss during the on-conversion period (turn-on) of the switching element body 7. Note that t 1 and t 2 may be the same. In addition, the period of t 0 ~t 3 is short enough to almost negligible compared to the period of t 0 ~t 4.
【００１５】次に、本発明による降圧チョッパ型スイッ
チング電源の他の実施例を図３及び図４に基づいて説明
する。但し、図３において図１と同一の部分には同一の
符号を付し、その説明を省略する。なお、図３の制御回
路１６の詳細は、図１の実施例で示した図５及び図６と
全く同様であるので、説明は省略する。図３の実施例の
回路は、図１の実施例の回路のＭＯＳＦＥＴ１２のドレ
イン端子側に、リアクトル４の１次巻線３１と電磁的に
逆極性で結合する２次巻線３２を挿入したものである。
このため、ＭＯＳＦＥＴ３内のスイッチング素子本体部
７がオフ状態のときは、直流電源１の電圧よりも高い電
圧がＭＯＳＦＥＴ１２内のスイッチング素子本体部１３
に印加され、ＭＯＳＦＥＴ３内のスイッチング素子本体
部７がオン状態のときは、直流電源１の電圧よりも低い
電圧がＭＯＳＦＥＴ１２内のスイッチング素子本体部１
３に印加される。Next, another embodiment of the step-down chopper type switching power supply according to the present invention will be described with reference to FIGS. However, in FIG. 3, the same parts as those in FIG. 1 are designated by the same reference numerals, and the description thereof will be omitted. Note that the details of the control circuit 16 in FIG. 3 are exactly the same as those in FIGS. 5 and 6 shown in the embodiment of FIG. In the circuit of the embodiment of FIG. 3, a secondary winding 32 that is electromagnetically coupled to the primary winding 31 of the reactor 4 with an opposite polarity is inserted on the drain terminal side of the MOSFET 12 of the circuit of the embodiment of FIG. Is.
Therefore, when the switching element body 7 in the MOSFET 3 is in the off state, a voltage higher than the voltage of the DC power supply 1 is in the switching element body 13 in the MOSFET 12.
When the switching element body 7 in the MOSFET 3 is turned on, a voltage lower than the voltage of the DC power supply 1 is applied to the switching element body 1 in the MOSFET 12.
3 is applied.
【００１６】上記の構成において、図４(Ｂ)に示すよう
に、ｔ0においてＭＯＳＦＥＴ１２内のスイッチング素
子本体部１３の補助パルス制御信号電圧ＶG2が低レベル
から高レベルとなると、スイッチング素子本体部１３が
ターンオンする。このとき、スイッチング素子本体部１
３を流れる電流ＩQ2は、図４(Ｅ)に示すように、入力電
圧ＶI及び図４(Ｈ)に示すリアクトル４の２次巻線３２
に誘起された電圧ＶN2＝＋Ｖ1の和の電圧と第１のダイ
オード５に加わる電圧ＶDとの差までリアクトル１０の
インダクタンスＬ2に関係した傾き［((ＶIN＋Ｖ1)−
ＶD)／Ｌ2)］で０Ｖから徐々に上昇していき、ＭＯＳＦ
ＥＴ３内の内蔵コンデンサ９を放電する方向に流れる。
それと共に、図４(Ｇ)に示すようにリアクトル４の１次
巻線３１を介して負荷２に電流ＩQが流れる。また、Ｍ
ＯＳＦＥＴ１２のスイッチング素子本体部１３に加わる
電圧ＶQ2は、図４(Ｄ)に示すように速やかに０Ｖまで降
下するから、ＭＯＳＦＥＴ１２のスイッチング素子本体
部１３のオン転換期のスイッチングは、電圧波形と電流
波形の重なりが少ないゼロ電流スイッチングとなる。一
方、図４(Ｃ)に示すように、ｔ1においてＭＯＳＦＥＴ
３内の内蔵コンデンサ９の電荷は全て放電され、スイッ
チング素子本体部７に加わる電圧ＶQ1は０Ｖとなる。In the above structure, as shown in FIG. 4B, when the auxiliary pulse control signal voltage V G2 of the switching element body 13 in the MOSFET 12 changes from the low level to the high level at t 0 , the switching element body is switched to the high level. 13 turns on. At this time, the switching element body 1
The current I Q2 flowing through 3 is the input voltage V I as shown in FIG. 4 (E) and the secondary winding 32 of the reactor 4 shown in FIG. 4 (H).
Tilt related to the inductance L 2 of the reactor 10 to the difference between the voltage V D applied to the voltage of the first diode 5 of the induced sum of the voltage V N2 = + V 1 was the [((V IN + V 1 ) -
V D ) / L 2 )] gradually increases from 0 V to MOSF
It flows in the direction of discharging the built-in capacitor 9 in ET3.
At the same time, as shown in FIG. 4G, a current I Q flows through the primary winding 31 of the reactor 4 to the load 2. Also, M
The voltage V Q2 applied to the switching element body 13 of the OSFET 12 rapidly drops to 0 V as shown in FIG. 4 (D). Zero current switching with less waveform overlap. On the other hand, as shown in FIG. 4 (C), MOSFET in t 1
All the charges of the built-in capacitor 9 in 3 are discharged, and the voltage V Q1 applied to the switching element body 7 becomes 0V.
【００１７】図４(Ａ)に示すように、ｔ1においてＭＯ
ＳＦＥＴ３内のスイッチング素子本体部７の主パルス制
御信号電圧ＶG1が低レベルから高レベルとなり、スイッ
チング素子本体部７がターンオンすると、ＭＯＳＦＥＴ
３のスイッチング素子本体部７は０Ｖでターンオンする
ので、オン転換期ではスイッチング損失のほとんど無い
ゼロ電圧スイッチングが実現できる。ＭＯＳＦＥＴ３の
スイッチング素子本体部７に流れる電流ＩQ1は、リアク
トル１０の電流ＩQ2の慣性により、図４(Ｆ)に示すよう
に殆ど流れない。また、スイッチング素子本体部７がタ
ーンオンすると、図４(Ｈ)に示すようにリアクトル４の
２次巻線３２に誘起される電圧ＶN2は−Ｖ2となり、−
Ｖ2／Ｍ（Ｍはリアクトル４の相互インダクタンス）の
傾きで減少して行く。このため、スイッチング素子本体
部７に流れる電流ＩQ1は、リアクトル４の１次巻線３１
を介して負荷２に流れる電流ＩQとリアクトル１０に流
れる電流ＩQ2との差であるから、図４(Ｆ)に示すように
スイッチング素子本体部７に流れる電流ＩQ1は直線的に
増加して行く。一方、ＭＯＳＦＥＴ１２のスイッチング
素子本体部１３に流れる電流ＩQ2は、図４(Ｅ)に示すよ
うに直線的に減少して行く。As shown in FIG. 4A, at t 1 , MO
When the main pulse control signal voltage V G1 of the switching element body 7 in the SFET 3 changes from low level to high level and the switching element body 7 turns on, the MOSFET
Since the switching element body 7 of No. 3 is turned on at 0 V, zero voltage switching with almost no switching loss can be realized in the on-turning period. The current I Q1 flowing through the switching element body 7 of the MOSFET 3 hardly flows as shown in FIG. 4 (F) due to the inertia of the current I Q2 of the reactor 10. When the switching element body 7 is turned on, the voltage V N2 induced in the secondary winding 32 of the reactor 4 becomes −V 2 as shown in FIG.
It decreases with the gradient of V 2 / M (M is the mutual inductance of the reactor 4). Therefore, the current IQ1 flowing in the switching element body 7 is equal to the primary winding 31 of the reactor 4.
Since the difference between the current I Q2 flowing through the current I Q and a reactor 10 flowing through the load 2 via the current I Q1 flowing through the switching device main body 7 as shown in FIG. 4 (F) is linearly increased Go. On the other hand, the current IQ2 flowing through the switching element body 13 of the MOSFET 12 decreases linearly as shown in FIG.
【００１８】図４(Ｅ)に示すように、ｔ3においてＭＯ
ＳＦＥＴ１２のスイッチング素子本体部１３に流れる電
流ＩQ2は０となり、図４(Ｇ)に示す負荷２に流れる電流
ＩQは、図４(Ｆ)に示すＭＯＳＦＥＴ３のスイッチング
素子本体部７を流れる電流ＩQ1に等しくなる。このと
き、図４(Ｂ)に示すようにＭＯＳＦＥＴ１２内のスイッ
チング素子本体部１３の補助制御パルス信号電圧ＶG2が
高レベルから低レベルになり、スイッチング素子本体部
１３がターンオフする。As shown in FIG. 4 (E), at t 3 , MO
SFET12 switching device body unit current I Q2 flowing through the 13 is 0, the current I Q flowing in the load 2 shown in FIG. 4 (G), the current flowing through the switching element main body section 7 of MOSFET3 shown in FIG. 4 (F) I Is equal to Q1 . At this time, as shown in FIG. 4B, the auxiliary control pulse signal voltage V G2 of the switching element body 13 in the MOSFET 12 changes from high level to low level, and the switching element body 13 is turned off.
【００１９】図４(Ａ)に示すように、ｔ4においてＭＯ
ＳＦＥＴ３内のスイッチング素子本体部７の主パルス制
御信号電圧ＶG1が高レベルから低レベルとなり、スイッ
チング素子本体部７がターンオフすると、リアクトル４
に蓄えられたエネルギがダイオード５を介してコンデン
サ６及び負荷２に供給される。As shown in FIG. 4A, at t 4 , MO
When the main pulse control signal voltage V G1 of the switching element body 7 in the SFET 3 changes from high level to low level and the switching element body 7 turns off, the reactor 4
The energy stored in the capacitor is supplied to the capacitor 6 and the load 2 via the diode 5.
【００２０】上述の通り、図３に示す実施例でも、スイ
ッチング損失に関して図１に示す実施例と同一の効果が
得られる。なお、図３の実施例の回路においては、ＭＯ
ＳＦＥＴ１２内のスイッチング素子本体部１３に流れる
電流ＩQ2が０になったときに、スイッチング素子本体部
１３がターンオフするので、図１の実施例の回路に比較
してサージが発生しにくい利点を有する。また、図１に
示した実施例と同様に、ｔ0〜ｔ3の期間は、ｔ0〜ｔ4の
期間に較べてほとんど無視できる程短い。As described above, also in the embodiment shown in FIG. 3, the same effect as the embodiment shown in FIG. 1 can be obtained with respect to the switching loss. In the circuit of the embodiment shown in FIG.
When the current I Q2 flowing through the switching element main body 13 in SFET12 becomes zero, the switching element main body section 13 is turned off, has the advantage that the surge is unlikely to occur as compared to the circuit of the embodiment of FIG. 1 . Also, as in the embodiment shown in FIG. 1, the period of t 0 ~t 3 it is shorter as almost negligible compared to the period t 0 ~t 4.
【００２１】本発明の実施態様は前記の実施例に限定さ
れず、種々の変更が可能である。例えば、下記の(ａ)〜
(ｄ)は変更例の一部である。 （ａ） ＭＯＳＦＥＴ３、１２内の内蔵ダイオード８、
１４を内蔵のダイオードとせずに独立のダイオードとす
ることができる。 （ｂ） ＭＯＳＦＥＴ３内の内蔵コンデンサ９をＭＯＳ
ＦＥＴの寄生容量を使用しないで、独立のコンデンサを
接続することができる。 （ｃ） 主スイッチング素子及び補助スイッチング素子
として、ＭＯＳＦＥＴを使用せずに、バイポーラトラン
ジスタ、サイリスタ等を用いても構わない。なお、バイ
ポーラトランジスタ、サイリスタ等の逆極性のダイオー
ドを内蔵しない素子は、逆流防止用のダイオード１１を
挿入しなくても構わない。 （ｄ） 図３の実施例での第２のリアクトル１０は、リ
アクトル４の漏れインダクタンスを使用しても構わな
い。The embodiment of the present invention is not limited to the above embodiment, and various modifications can be made. For example, the following (a)
(d) is a part of the modification. (A) Built-in diode 8 in MOSFETs 3 and 12,
It is possible to use 14 as an independent diode instead of the built-in diode. (B) The built-in capacitor 9 in the MOSFET 3 is a MOS
An independent capacitor can be connected without using the parasitic capacitance of the FET. (C) As the main switching element and the auxiliary switching element, a bipolar transistor, a thyristor or the like may be used instead of the MOSFET. It should be noted that the reverse-flow preventing diode 11 may not be inserted in an element such as a bipolar transistor or a thyristor that does not include a diode of reverse polarity. (D) The second reactor 10 in the embodiment of FIG. 3 may use the leakage inductance of the reactor 4.
【００２２】[0022]
【発明の効果】以上のように、本発明によれば、主スイ
ッチング素子のゼロ電圧スイッチングを容易に達成でき
るので、主スイッチング素子の電圧波形と電流波形との
重なりを少なくして主スイッチング素子のオン転換期で
の電力損失、即ち主スイッチング素子のターンオン時の
スイッチング損失を低減することができる。このため、
主スイッチング素子の発熱量を減少させて放熱用フィン
等の寸法を小さくすることができ、高周波で小型の降圧
チョッパ型スイッチング電源を実現できる。As described above, according to the present invention, the zero voltage switching of the main switching element can be easily achieved, so that the overlapping of the voltage waveform and the current waveform of the main switching element can be reduced and the main switching element It is possible to reduce the power loss in the on-switching period, that is, the switching loss in turning on the main switching element. For this reason,
The amount of heat generated by the main switching element can be reduced to reduce the size of the heat radiation fins, etc., and a small step-down chopper type switching power supply at high frequency can be realized.
【図１】 本発明の実施例を示す降圧チョッパ型スイッ
チング電源の電気回路図FIG. 1 is an electric circuit diagram of a step-down chopper type switching power supply showing an embodiment of the present invention.
【図２】 図１の回路の各部の電圧及び電流を示す波形
図FIG. 2 is a waveform diagram showing the voltage and current of each part of the circuit of FIG.
【図３】 本発明の他の実施例を示す降圧チョッパ型ス
イッチング電源の電気回路図FIG. 3 is an electric circuit diagram of a step-down chopper type switching power supply showing another embodiment of the present invention.
【図４】 図３の回路の各部の電圧及び電流を示す波形
図FIG. 4 is a waveform diagram showing the voltage and current of each part of the circuit of FIG.
【図５】 図１及び図３の制御回路の詳細を示すブロッ
ク図FIG. 5 is a block diagram showing details of the control circuit shown in FIGS. 1 and 3.
【図６】 図５の回路の各部の電圧を示す波形図FIG. 6 is a waveform diagram showing the voltage of each part of the circuit of FIG.
１．．．直流電源、２．．．負荷、３、１２．．．Ｎチ
ャネルＭＯＳＦＥＴ、４、１０．．．リアクトル、５、
１１、１５．．．ダイオード、６．．．コンデンサ、１
６．．．制御回路、３１．．．１次巻線、３２．．．２
次巻線1. ． ． DC power supply, 2. ． ． Load, 3, 12. ． ． N-channel MOSFETs 4, 10 ,. ． ． Reactor 5,
11, 15. ． ． Diode, 6. ． ． Capacitor, 1
6. ． ． Control circuit, 31. ． ． Primary winding, 32. ． ． Two
Next winding
Claims (2)
チング素子と第１のリアクトルとを直列に接続し、前記
負荷と並列にコンデンサを接続し、前記主スイッチング
素子及び前記第１のリアクトルの接続点と前記直流電源
の他端との間に第１の整流素子を接続し、前記主スイッ
チング素子をオン・オフ制御することにより前記直流電
源の電圧よりも低い定電圧の直流出力を前記負荷に供給
する降圧チョッパ型スイッチング電源において、 前記主スイッチング素子と並列に補助スイッチング素子
と第２の整流素子と第２のリアクトルとの直列回路を接
続し、前記第２のリアクトルと前記直流電源の他端との
間に第３の整流素子を接続し、前記負荷の端子電圧を検
出して前記主スイッチング素子の制御端子に主制御パル
ス信号を付与する前に前記補助スイッチング素子の制御
端子に補助制御パルス信号を付与するように構成したこ
とを特徴とする降圧チョッパ型スイッチング電源。1. A main switching element and a first reactor are connected in series between one end of a DC power supply and a load, a capacitor is connected in parallel with the load, and the main switching element and the first reactor are connected. A first rectifying element is connected between the connection point of the DC power supply and the other end of the DC power supply, and the main switching element is controlled to be turned on / off, thereby providing a DC output of a constant voltage lower than the voltage of the DC power supply. In a step-down chopper type switching power supply for supplying to a load, a series circuit of an auxiliary switching element, a second rectifying element, and a second reactor is connected in parallel with the main switching element to connect the second reactor and the DC power source. Before connecting the third rectifying element to the other end, detecting the terminal voltage of the load and applying the main control pulse signal to the control terminal of the main switching element. Step-down chopper type switching power supply, characterized by being configured to impart auxiliary control pulse signal to the control terminal of the auxiliary switching element.
ング素子とのラインに、前記第１のリアクトルの２次巻
線を挿入した「請求項１」に記載の降圧チョッパ型スイ
ッチング電源。2. The step-down chopper type switching power supply according to claim 1, wherein the secondary winding of the first reactor is inserted in a line between one end of the DC power supply and the auxiliary switching element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5083481A JP3061093B2 (en) | 1993-04-09 | 1993-04-09 | Step-down chopper type switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5083481A JP3061093B2 (en) | 1993-04-09 | 1993-04-09 | Step-down chopper type switching power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06303769A true JPH06303769A (en) | 1994-10-28 |
| JP3061093B2 JP3061093B2 (en) | 2000-07-10 |
Family
ID=13803665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5083481A Expired - Fee Related JP3061093B2 (en) | 1993-04-09 | 1993-04-09 | Step-down chopper type switching power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3061093B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0928867A (en) * | 1995-07-18 | 1997-02-04 | Tdk Corp | Solenoid driving circuit for hitting ball of pachinko machine |
| WO2007080696A1 (en) * | 2006-01-16 | 2007-07-19 | Advanced Design Corp. | High-frequency power supply device |
| WO2007080697A1 (en) * | 2006-01-16 | 2007-07-19 | Advanced Design Corp. | High-frequency power supply circuit |
| JP2010093893A (en) * | 2008-10-06 | 2010-04-22 | Oita Univ | Tap inductor converter |
-
1993
- 1993-04-09 JP JP5083481A patent/JP3061093B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0928867A (en) * | 1995-07-18 | 1997-02-04 | Tdk Corp | Solenoid driving circuit for hitting ball of pachinko machine |
| WO2007080696A1 (en) * | 2006-01-16 | 2007-07-19 | Advanced Design Corp. | High-frequency power supply device |
| WO2007080697A1 (en) * | 2006-01-16 | 2007-07-19 | Advanced Design Corp. | High-frequency power supply circuit |
| US7808224B2 (en) | 2006-01-16 | 2010-10-05 | Advanced Design Corp. | High-frequency power supply circuit |
| JP2010093893A (en) * | 2008-10-06 | 2010-04-22 | Oita Univ | Tap inductor converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3061093B2 (en) | 2000-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7602154B2 (en) | Phase compensation driving scheme for synchronous rectifiers | |
| US6643144B2 (en) | Circuit configuration for applying a supply voltage to a load and method for such application | |
| US6473317B1 (en) | Forward DC/DC converter with semi-synchronous rectification and improved efficiency | |
| US5818704A (en) | Synchronizing/driving circuit for a forward synchronous rectifier | |
| JP2004208382A (en) | Switching power supply device | |
| WO2011050084A2 (en) | Systems and methods of synchronous rectifier control | |
| US7139179B2 (en) | Switching mode power converter having secondary side bias generating and driving circuit to provide synchronous rectification and active clamp | |
| US20060120123A1 (en) | Method and apparatus for reducing body diode conduction of synchronous rectifiers | |
| JP3097886B2 (en) | Step-up chopper type switching power supply | |
| US6381160B1 (en) | Converter comprising resonant circuit elements | |
| US7400519B2 (en) | Switching power supply | |
| JP4605532B2 (en) | Multi-output type switching power supply | |
| JP2001333576A (en) | Method of controlling dc-dc converter | |
| JP3061093B2 (en) | Step-down chopper type switching power supply | |
| JP3033085B2 (en) | Step-down DC-DC converter | |
| US7099161B2 (en) | Converter with synchronous rectifier with ZVS | |
| JP3294794B2 (en) | Power supply | |
| JP2005143282A (en) | Step-down pwm converter | |
| JP3351482B2 (en) | Insulated switching power supply | |
| JP2882472B2 (en) | Power supply circuit using power insulated gate type FET | |
| JP2001037214A (en) | Power source circuit | |
| JPH1169808A (en) | Switching power supply unit | |
| JP2000060122A (en) | Power unit | |
| JP3138998B2 (en) | Transformer isolated DC-DC converter | |
| JPH114578A (en) | Voltage converter device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090428 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100428 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |