JPH0433362A - Hybrid integrated circuit device - Google Patents

Hybrid integrated circuit device

Info

Publication number
JPH0433362A
JPH0433362A JP2138418A JP13841890A JPH0433362A JP H0433362 A JPH0433362 A JP H0433362A JP 2138418 A JP2138418 A JP 2138418A JP 13841890 A JP13841890 A JP 13841890A JP H0433362 A JPH0433362 A JP H0433362A
Authority
JP
Japan
Prior art keywords
circuit
hybrid integrated
integrated circuit
transistor
reactor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2138418A
Other languages
Japanese (ja)
Other versions
JP2693017B2 (en
Inventor
Katsumi Okawa
大川 克美
Hisashi Shimizu
清水 永
Hirobumi Kikuchi
博文 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP13841890A priority Critical patent/JP2693017B2/en
Priority to EP91108970A priority patent/EP0460554A1/en
Publication of JPH0433362A publication Critical patent/JPH0433362A/en
Priority to US07/951,348 priority patent/US5321299A/en
Application granted granted Critical
Publication of JP2693017B2 publication Critical patent/JP2693017B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Networks Using Active Elements (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PURPOSE:To shield a control circuit from a noise produced in a large current circuit and avoid the misoperation of a small signal circuit by a method wherein an active filter having a circuit structure in which a reactor is connected between the output terminal of a rectifying circuit and a switching device is mounted on an insulated metal board in such a manner that the circuit elements of the filter to which large currents are applied are isolated from its small signal circuit elements by a ground pattern around the center of the circuit board. CONSTITUTION:A circuit board is divided into a small signal circuit block and a large current circuit block by a part of a grounding pattern. The large current circuit block is composed of a rectifying circuit, a switching device, diodes, etc. The small signal circuit is composed of a control circuit COM. Outer lead terminals through which the large current circuit block is connected to an external circuit are provided on the circumferential edge parts of the circuit board which are different from the circumferential edge parts on which the outer lead terminals of the small signal circuit block are provided. Therefore, noise crosstalk from the large current circuit block to the small signal circuit block through the outer lead terminals can be avoided.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は電力アクティブ・フィルタを絶縁金属基板上に
実装する混成集積回路装置に関し、詳細には、スイッチ
ングノイズに原因するその内部小信号回路の誤動作が防
止され、スイッチング動作に原因する絶縁金属基板から
外部への漏れ電流が抑制される混成集積回路装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application The present invention relates to a hybrid integrated circuit device in which a power active filter is mounted on an insulated metal substrate, and in particular, the present invention relates to a hybrid integrated circuit device in which a power active filter is mounted on an insulated metal substrate. The present invention relates to a hybrid integrated circuit device that prevents malfunctions and suppresses leakage current from an insulated metal substrate to the outside due to switching operations.

(0)従来の技術 近年、整流電源のノイズ対策の点からアクティブ・フィ
ルタが注目されている。−船釣なアクティブ・フィルタ
を第6図を参照して説明する。
(0) Prior Art In recent years, active filters have been attracting attention from the viewpoint of noise countermeasures for rectified power supplies. - A detailed active filter will be explained with reference to FIG.

アクティブ・フィルタはダイオードD、〜D4からなる
ブリッジ整流回路、このブリッジ整流回路の交流入力端
子と電圧V II eで示される商用交流電源間に接続
されるリアクタし、ブリッジ整流回路の対の直流出力端
子間に並列接続されるトランジスタQ、ブリッジ整流回
路の直流出力を平滑するコンデンサC1、ブリッジ整流
回路の直流出力端子と平滑コンデンサcd間に接続され
るダンパダイオードD、から回路構成される。なお、ト
ランジスタQの動作を制御するための通常、15KH2
以上の周波数の制御パルスφを8カする制御回路は省略
されている。
The active filter consists of a bridge rectifier circuit consisting of diodes D, ~D4, a reactor connected between the AC input terminal of this bridge rectifier circuit and a commercial AC power supply indicated by voltage VIIe, and a pair of DC outputs of the bridge rectifier circuit. The circuit is composed of a transistor Q connected in parallel between terminals, a capacitor C1 that smoothes the DC output of the bridge rectifier circuit, and a damper diode D connected between the DC output terminal of the bridge rectifier circuit and the smoothing capacitor cd. Note that normally 15KH2 is used to control the operation of transistor Q.
A control circuit that generates eight control pulses φ having the above-mentioned frequency is omitted.

次に、このアクティブ フィルタの動作を説明する。Next, the operation of this active filter will be explained.

商用交流のリアクタL側が正となる半周期においては、
トランジスタQがハイレベルの制御パルスφによりオン
する間、リアクタし一ダイオードD1−トランジスタQ
−ダイオードD4により閉回路を形成してリアクタLに
電流が流れ、また商用交流のリアクタし側が負となる半
周期においては、トランジスタQがオンする間、ダイオ
ードD2トランジスタQ−ダイオードD3−リアクタし
により閉回路を形成し同様にリアクタしに電流が流れる
。そして、制御パルスφがローレベルになりトランジス
タQがオフすると、先の2つの閉回路が開路されてリア
クタLに逆起電力が発生する。この逆起電力は商用交流
と同位相であるため、トランジスタQがオフする間にお
いて、リアクタLの逆起電力と商用交流の電圧が加算さ
れた電圧がブリッジ整流回路に入力され、この整流出力
がダンパ ダイオードD5を順バイアスして平滑コンデ
ンサC6に充電される。
In the half cycle when the reactor L side of commercial AC is positive,
While the transistor Q is turned on by the high-level control pulse φ, the reactor is connected to the diode D1 - the transistor Q.
- Diode D4 forms a closed circuit and current flows through reactor L, and during the half cycle when the reactor side of the commercial alternating current is negative, while transistor Q is on, diode D2 transistor Q - diode D3 - reactor A closed circuit is formed and current flows through the reactor as well. Then, when the control pulse φ becomes low level and the transistor Q is turned off, the previous two closed circuits are opened and a back electromotive force is generated in the reactor L. Since this back electromotive force is in the same phase as the commercial AC, while the transistor Q is turned off, the voltage that is the sum of the back electromotive force of the reactor L and the voltage of the commercial AC is input to the bridge rectifier circuit, and this rectified output is Damper diode D5 is forward biased and smoothing capacitor C6 is charged.

従来では、このアクティブ フィルタをディスクリート
部品により構成していたが、各ディスクリート部品間の
配線が長くなり、その配線のインダクタンス成分により
新たなスイッチングノイズを誘導していた。このため、
大きなシールド構造内にアクティブ・フィルタを収容す
る必要が生じ、電源装置の縮小の要求に充分に応えるこ
とができなかった。
Conventionally, this active filter was constructed from discrete components, but the wiring between each discrete component became long, and the inductance component of the wiring induced new switching noise. For this reason,
It became necessary to house the active filter within a large shield structure, and the demand for downsizing of power supplies could not be met satisfactorily.

そこで、本件発明者はこのアクティブ フィルタを絶縁
金属基板上に実装した混成集積回路装置を特願昭63−
2580号で従業した0次に第7図を参照してこの混成
集積回路装置を説明する。
Therefore, the present inventor filed a patent application for a hybrid integrated circuit device in which this active filter was mounted on an insulated metal substrate.
This hybrid integrated circuit device will be described with reference to FIG.

即ち、アルミニウム等の金属基板(40)の両表面を陽
極酸化して形成した絶縁酸化膜(42)で被覆し、この
一方の絶縁酸化膜(42)上にエボ牛シ等の絶縁樹脂層
(46)を介して銅箔の回路パターン(48)が形成さ
れる。そして、この回路パターン(48)上にダイオー
ドD1〜D、およびD5、トランジスタQ、さらには制
御回路を構成する回路部品をチップ形状で表面実装して
、極めて小型のアクティブ・フィルタが実現されている
。なお、第7図から明らかなように、回路パターン(4
8)のうち、グランド パターンは絶縁酸化膜(42)
および絶縁樹脂層(46)による浮遊容量を除去する目
的で、絶縁酸化膜(42)下の金属基板とボンディング
ワイア(54)で接続されている。
That is, both surfaces of a metal substrate (40) made of aluminum or the like are coated with an insulating oxide film (42) formed by anodizing, and on one of the insulating oxide films (42), an insulating resin layer (e.g. ebo-shi) is coated. A copper foil circuit pattern (48) is formed through the copper foil (46). Then, on this circuit pattern (48), the diodes D1 to D5, the transistor Q, and the circuit components constituting the control circuit are surface-mounted in chip form, thereby realizing an extremely small active filter. . Furthermore, as is clear from Fig. 7, the circuit pattern (4
8), the ground pattern is an insulating oxide film (42)
In order to eliminate stray capacitance caused by the insulating resin layer (46), it is connected to the metal substrate under the insulating oxide film (42) by a bonding wire (54).

斯る混成集積回路装置を電子機器へ組み込む場合、金属
基板(40)の裏面の絶縁酸化膜(42)をシャーシに
当接させて放熱性のよい構造で実装されるのが普通であ
る。従って、この構造では金属基板(40)と電子機器
のシャーシ間で少なくとも絶縁酸化膜(42)を誘電体
とする浮遊容量C,(第8図参照)が金属基板(40)
の全面にわtζり生ずる。
When such a hybrid integrated circuit device is incorporated into an electronic device, it is usually mounted in a structure with good heat dissipation by bringing the insulating oxide film (42) on the back surface of the metal substrate (40) into contact with the chassis. Therefore, in this structure, the stray capacitance C, (see Figure 8) with at least the insulating oxide film (42) as a dielectric between the metal substrate (40) and the chassis of the electronic device is
Wat ζ occurs over the entire surface.

(ハ)発明が解決しようとする課題 しかしながら、上記の混成集積回路装置はそのアクティ
ブ・フィルタのトランジスタQのエミッタ電位が高周波
で大きく変動し、これが絶縁金属基板を介して電子機器
のシャーシにノイズとして流出するという絶縁金属基板
を用いtこことによる特有の問題を有する。
(c) Problems to be Solved by the Invention However, in the hybrid integrated circuit device described above, the emitter potential of the transistor Q of the active filter fluctuates greatly at high frequencies, and this is transmitted to the chassis of the electronic device as noise through the insulated metal substrate. The use of an insulated metal substrate has a unique problem of leakage.

この問題点の原因を第8図(A)(B)を参照して説明
する。
The cause of this problem will be explained with reference to FIGS. 8(A) and 8(B).

第8図(A)は商用交流のリアクタし側が正となる半周
期での混成集積回路装置の等価回路を示している。正の
半周期においては、リアクタL−ダイオードD、−トラ
ンジスタQ−ダイオ−) D 4により閉回路が形成さ
れ、リアクタLがトランジスタQのコレクタ負荷となる
位置にある。
FIG. 8(A) shows an equivalent circuit of the hybrid integrated circuit device in a half cycle in which the reactor side of commercial AC is positive. In the positive half-cycle, a closed circuit is formed by the reactor L-diode D, -transistor Q-diode-) D4, and the reactor L is in a position where it becomes the collector load of the transistor Q.

これに対し、第8図(B)は商用交流のリアクタし側が
負となる半周期での混成集積回路装置の等価回路を示し
ている。負の半周期においては、ダイオードD2−トラ
ンジスタQ−ダイオードD3−リアクタLにより閉回路
が形成され、リアクタLがトランジスタQのエミッタ負
荷となる。
On the other hand, FIG. 8(B) shows an equivalent circuit of the hybrid integrated circuit device in a half cycle in which the reactor side of commercial AC is negative. In the negative half cycle, a closed circuit is formed by diode D2-transistor Q-diode D3-reactor L, and reactor L becomes the emitter load of transistor Q.

これから明らかなように、正の半周期(第8図(A))
では、トランジスタQのコレクタ電位が平滑コンデンサ
C4の充電電圧とグランド電位間を制御)<ルスφの周
波数でスイッチングするように変化する。なお、エミッ
タ電位はグランド電位を維持する。しかし、負の半周期
(第8図(B))では、リアクタLがトランジスタQの
エミッタ負荷となるため、エミッタ電位は平滑コンデン
サC4の充電電圧とグランド電位間を制御パルスφの周
波数でスイッチングするように変化する。
As is clear from this, the positive half period (Figure 8 (A))
Then, the collector potential of the transistor Q changes so as to switch between the charging voltage of the smoothing capacitor C4 and the ground potential at a frequency of (control)<Rus φ. Note that the emitter potential is maintained at the ground potential. However, in the negative half cycle (Fig. 8 (B)), the reactor L becomes the emitter load of the transistor Q, so the emitter potential is switched between the charging voltage of the smoothing capacitor C4 and the ground potential at the frequency of the control pulse φ. It changes like this.

混成集積回路装置のグランド・パターンとアルミニウム
基板(40)とはボンディングワイア(54)で接続さ
れているので、前記負の半周期においては、アルミニウ
ム基板(40)の電位が平滑コンデンサC4の充電電圧
とグランド電位間を制御パルスφの周波数でスイッチン
グするように変化する。
Since the ground pattern of the hybrid integrated circuit device and the aluminum substrate (40) are connected by the bonding wire (54), in the negative half cycle, the potential of the aluminum substrate (40) is equal to the charging voltage of the smoothing capacitor C4. and the ground potential at the frequency of the control pulse φ.

これがアルミニウム基板(40)と電子機器のシャーシ
間に形成される浮遊容量C2を介して電子機器のシャー
シにスイッチング・ノイズとして流出する。
This flows out as switching noise to the chassis of the electronic device via the stray capacitance C2 formed between the aluminum substrate (40) and the chassis of the electronic device.

また、上記の混成集積回路装置はその主回路が発生する
スイッチングノイズが静電結合、誘導結合する回路パタ
ーンを介してトランジスタQを制御するための制御回路
等の小信号回路に混入し、その動作を障害するおそれが
あった。
Furthermore, in the hybrid integrated circuit device described above, switching noise generated by its main circuit mixes into small signal circuits such as the control circuit for controlling transistor Q through capacitive and inductively coupled circuit patterns, causing the operation of the hybrid integrated circuit device. There was a risk of damage to the

(ニ)問題点を解決するための手段 本発明は斯る問題点に鑑みてなされ、整流回路の出力端
とスイッチング素子間にリアクタを接続した回路構成の
アクティブ・フィルタを、その大電流が流れる回路素子
と小信号回路素子とを回路基板の略中央でグランド パ
ターンにより分割配置されるように、絶縁金属基板上に
実装することにより、従来の問題点を太幅に改善した混
成集積回路装置を実現するものである。
(d) Means for solving the problem The present invention was made in view of the problem, and the large current flows through an active filter having a circuit configuration in which a reactor is connected between the output end of a rectifier circuit and a switching element. By mounting circuit elements and small-signal circuit elements on an insulated metal substrate so that they are separated by a ground pattern approximately in the center of the circuit board, we have created a hybrid integrated circuit device that greatly improves the problems of conventional circuits. It is something that will be realized.

(ホ)作用 整流回路の直流出力端にリアクタを接続し、リアクタの
他端をスイッチング素子によって断続的に接地する回路
構成のアクティブ・フィルタを混成集積回路装置化した
ため、商用交流の如何なる位相においても、リアクタが
トランジスタのコレクタ負荷として働き、グランド・パ
ターンヘノ高周波スイッチング電圧の印加がなくなる。
(E) The active filter has a circuit configuration in which a reactor is connected to the DC output end of the working rectifier circuit and the other end of the reactor is intermittently grounded by a switching element, so it can be used in any phase of the commercial AC. , the reactor acts as a collector load for the transistor, eliminating the application of high frequency switching voltage to the ground pattern.

従って、グランド・パターンと接続された金属基板にも
高周波スイッチング電圧の印加がなくなって、この混成
集積回路装置の実装構造に原因する浮遊容量を介しての
スイッチングノイズの外部流出ヲ防止できる。
Therefore, no high frequency switching voltage is applied to the metal substrate connected to the ground pattern, and switching noise can be prevented from leaking to the outside via stray capacitance caused by the mounting structure of the hybrid integrated circuit device.

また、大電流が流れる回路素子と小信号回路素子とが回
路基板の略中央でグランド・パターンにより分割配置さ
れるため、大電流スイッチング動作に原因するノイズが
、グランド−パターンにより遮蔽されて小信号回路の誤
動作が防止される。
In addition, because the circuit elements through which large currents flow and the small signal circuit elements are separated by a ground pattern approximately in the center of the circuit board, noise caused by large current switching operations is shielded by the ground pattern and small signal circuit elements are separated. Malfunction of the circuit is prevented.

(へ)実施例 第1図に本発明に採用する特徴的なアクティブフィルタ
の回路構成を示す9 このアクティブ・フィルタは、同図に示されるように、
ダイオードD1〜D4からなるブリッジ整流回路、本発
明の特徴であるブリッジ整流回路の正の直流出力端に一
端が接続されるリアクタし、このリアクタLの他端とグ
ランド間にコレクタ、エミッタがそれぞれ接続されるト
ランジスタQ、、このトランジスタQ。のコレクタにア
ノードが接続されるダンパーダイオードD5、このダン
パ・ダイオードD5のカンードとグランド間に接続され
る平滑コンデンサC6およびトランジスタQoのベース
に制御パルスφを供給する制御回路COMから構成され
る。
(f) Embodiment FIG. 1 shows the circuit configuration of a characteristic active filter adopted in the present invention.9 As shown in the same figure, this active filter has
A bridge rectifier circuit consisting of diodes D1 to D4, which is a feature of the present invention, is a reactor whose one end is connected to the positive DC output end of the bridge rectifier circuit, and whose collector and emitter are respectively connected between the other end of this reactor L and the ground. This transistor Q. The damper diode D5 has an anode connected to the collector of the damper diode D5, a smoothing capacitor C6 is connected between the cand of the damper diode D5 and the ground, and a control circuit COM supplies a control pulse φ to the base of the transistor Qo.

制御回路CQMの主回路はマイクロコンピュタにより構
成されて、15KH2以上の周波数の制御パルスφを出
力している。また、図示されていないが、この制御回路
COMは負荷電流の大きさを検知して制御パルスφの周
波数により、あるいはデユーティによりフィードバック
制御を行い、さらには基板温度およびトランジスタQ。
The main circuit of the control circuit CQM is constituted by a microcomputer and outputs a control pulse φ having a frequency of 15KH2 or more. Although not shown, the control circuit COM detects the magnitude of the load current and performs feedback control based on the frequency of the control pulse φ or the duty, and further controls the substrate temperature and the transistor Q.

のエミッタ電流を計測してアクティブ フィルタが熱的
に暴走しないような制御も行う。なお、本実施例の制御
回路COMにはマイクロコンピュータが使用されたが、
その他として、コンパレータ、オペアンプ等の周知の回
路構成によっても所定の制御を行うことができる。
It also measures the emitter current of the active filter and performs control to prevent thermal runaway. Although a microcomputer was used for the control circuit COM in this embodiment,
In addition, predetermined control can be performed using well-known circuit configurations such as comparators and operational amplifiers.

トランジスタQ、は図示のバイポーラ構造のトランジス
タに限定されるものではなく、パワーMO3トランジス
タ、SIT、IGBT等、高速動作が可能な他の素子に
変更することができる。また、整流回路も図示のブリッ
ジ整流回路に限定されるしのではなく、周知のあらゆる
方式の整流回路を使用することができる。
The transistor Q is not limited to the illustrated bipolar structure transistor, but can be changed to other elements capable of high-speed operation, such as a power MO3 transistor, SIT, or IGBT. Further, the rectifier circuit is not limited to the illustrated bridge rectifier circuit, and any known type of rectifier circuit can be used.

次に、第2図を参照して上記構成されるアクティブ・フ
ィルタの動作を説明する。
Next, the operation of the active filter configured as described above will be explained with reference to FIG.

商用交流のダイオ−FD、とD2の接続点電位が正とな
る半周期では、制御回路COMから出力される1 5 
K Hz以上の周波数の制御パルスφがハイレベルのと
きトランジスタQ。がオンし、ダイオードD、−リアク
タL−トランジスタQ。−ダイオードD4の閉回路が形
成されてリアクタしに電流iLが流れる。そして、制御
パルスφがローレベルのときトランジスタQ。がオフし
て先の閉回路が開路されると、リアクタしはそれ以前の
電気的状態を持続させようとして逆起電力を発生する。
In the half cycle in which the potential at the connection point between the commercial AC diode FD and D2 is positive, 1 5 is output from the control circuit COM.
Transistor Q when control pulse φ with a frequency of KHz or higher is at high level. turns on, diode D, - reactor L - transistor Q. - A closed circuit of diode D4 is formed and current iL flows through the reactor. And when the control pulse φ is at low level, the transistor Q. When the reactor is turned off and the previously closed circuit is opened, the reactor generates a back electromotive force in an attempt to maintain the previous electrical state.

このリアクタLの逆起電力とブリッジ整流回路出力とが
加算された電圧はコンデンサ入力型の整流回路に比較し
て長い期間において平滑コンデンサC4の充電電圧を上
回り、ダンパ・ダイオードD5を介して平滑コンデンサ
C2を充電する。
The voltage obtained by adding the back electromotive force of the reactor L and the output of the bridge rectifier circuit exceeds the charging voltage of the smoothing capacitor C4 for a long period of time compared to a capacitor input type rectifier circuit, and is connected to the smoothing capacitor via the damper diode D5. Charge C2.

また、商用交流のダイオードD、とD2の接続点電位が
負となる半周期では、制御パルスφがハイレベルのとき
トランジスタQ。がオンし、ダイオードD3−リアクタ
し一トランジスタQ0−ダイオードD2の閉回路が形成
されてリアクタしに電流lLが流れる。そして、制御パ
ルスφがローレベルとなってトランジスタQ。がオフし
、先の閉回路が開路されると、先と同様にリアクタしに
逆起電力を生じ、逆起電力とブリッジ整流回路出力とが
加算された電圧により平滑コンデンサC4が充電される
Furthermore, in the half cycle in which the potential at the connection point between the commercial AC diodes D and D2 becomes negative, the transistor Q when the control pulse φ is at a high level. is turned on, a closed circuit of diode D3-reactor, transistor Q0-diode D2 is formed, and current LL flows through the reactor. Then, the control pulse φ becomes low level and the transistor Q. is turned off and the previous closed circuit is opened, a back electromotive force is generated in the reactor as before, and the smoothing capacitor C4 is charged by the voltage obtained by adding the back electromotive force and the output of the bridge rectifier circuit.

第3図(A)(B)を参照してさらに詳細に説明する。This will be explained in more detail with reference to FIGS. 3(A) and 3(B).

第3図(A)は商用交流のダイオードD1とD2の接続
点電位が正となる半周期での混成集積回路装置の等価回
路を示している。この正の半周期においては、ダイオー
ドD、〜リアクタL−トランジスタQ。−ダイオードD
イにより閉回路が形成され、リアクタLがトランジスタ
Q。のコレクタ負荷となる位置にある。
FIG. 3(A) shows an equivalent circuit of the hybrid integrated circuit device in a half cycle in which the potential at the connection point of commercial AC diodes D1 and D2 becomes positive. In this positive half cycle, diode D, ~ reactor L - transistor Q. -Diode D
A closed circuit is formed by A, and reactor L is connected to transistor Q. It is located at a position where the collector is loaded.

これに対して、第3図(B)は商用交流のダイオードD
、とD2の接続点電位が負となる半周期での混成集積回
路装置の等価回路を示している。負の半周期においては
、ダイオードD2−リアクタL−トランジスタQ。−ダ
イオードD3により閉回路が形成され、リアクタLは正
の半周期と同様にトランジスタQ。のコレクタ負荷とな
っている。
On the other hand, Fig. 3 (B) shows the commercial AC diode D.
, and shows an equivalent circuit of the hybrid integrated circuit device in a half cycle in which the potential at the connection point of D2 becomes negative. In the negative half cycle, diode D2 - reactor L - transistor Q. - A closed circuit is formed by the diode D3, and the reactor L is connected to the transistor Q in the same way as in the positive half cycle. This is a collector load.

従って、このアクティブ・フィルタの回路構成によれば
、商用交流の正の半周期でも、負の半周期でも常にリア
クタしはトランジスタQ。のコレクタ側に押入されるの
で、トランジスタ。。のエミッタ電位は常にグランド電
位に安定する。
Therefore, according to the circuit configuration of this active filter, the transistor Q is always a reactor in both the positive half cycle and the negative half cycle of the commercial AC. Since it is pushed into the collector side of the transistor. . The emitter potential of is always stable at ground potential.

第4図を参照し、上記したアクティブ フィルタを、リ
アクタしおよび平滑コンデンサC7を除いて、絶縁金属
基板に実装した実施例の具体構造を説明する。
Referring to FIG. 4, a detailed structure of an embodiment in which the above-described active filter is mounted on an insulated metal substrate except for the reactor and smoothing capacitor C7 will be described.

斜線が施された回路パターンはグランド・パターンであ
り、回路基板はそのグランド−パタンの一部により、図
面の路上半分の空白部分に対応する小信号回路ブロック
と図面の下半分に対応する大電流回路ブロックに2分割
される0本実施例では小信号回路ブロックから大電流回
路ブロックに供給される制御パルスφの配線、あるいは
大電流回路ブロックから小信号回路ブロックへ供給され
るトランジスタQ。のエミッタ電位の配線は前記グラン
ド パターンの一部を迂回するように形成されているが
、これに限定されるものではなく、例えば、トランジス
タQ。のエミッタ電位の配線は小信号ブロックの所定の
位置ヘボンディングワイアによって接続(ジャンピング
ワイア接続)してもよい。
The circuit pattern with diagonal lines is the ground pattern, and the circuit board uses a part of the ground pattern to connect the small signal circuit block corresponding to the blank area in the half of the road on the drawing and the large current corresponding to the lower half of the drawing. In this embodiment, the wiring for the control pulse φ supplied from the small signal circuit block to the large current circuit block, or the transistor Q supplied from the large current circuit block to the small signal circuit block. The emitter potential wiring is formed so as to bypass a part of the ground pattern, but is not limited to this, for example, the emitter potential wiring of the transistor Q. The emitter potential wiring may be connected to a predetermined position of the small signal block by a bonding wire (jumping wire connection).

さらに、このグランド・パターンは高周波、大電流が流
れるトランジスタQ。のエミッタに最も近い位置でアル
ミニウム基板にボンディングワイアWで接続されて、ア
ルミニウム基板電位をグランド・パターン電位と等電位
にしている。
Furthermore, this ground pattern is a transistor Q through which high frequencies and large currents flow. It is connected to the aluminum substrate by a bonding wire W at a position closest to the emitter of the aluminum substrate to make the aluminum substrate potential equal to the ground pattern potential.

大電流回路ブロックには、ブリッジ整流回路を構成する
ダイオードD、〜D4、ダンパ・ダイオードD6、トラ
ンジスタQ。がヒートシンクを介して表面実装され、さ
らにトランジスタQ。のエミッタ電流を制限し、またそ
の値を計測するためのエミッタ抵抗Rが形成される。こ
れら素子は先の小信号回路ブロックと大電流回路ブロッ
クを分割するグランド・パターン部に大電流が流れない
ようにそれぞれ配置される。これにより、このグランド
・パターン部の遮蔽効果が一層向上される。さらに、大
電流回路ブロックと外部回路を接続するための外部リー
ド端子は回路基板の、小信号回路ブロックの外部リード
端子が配置される周端辺と異なる周端辺に配置され、そ
れら外部リード端子を介する大電流回路ブロックから小
信号回路ブロックへのノイズ混入を防止している。
The large current circuit block includes diodes D, ~D4, a damper diode D6, and a transistor Q that constitute a bridge rectifier circuit. is surface mounted via a heat sink, and further a transistor Q. An emitter resistor R is formed to limit the emitter current of and measure its value. These elements are arranged so that a large current does not flow into the ground pattern portion that divides the small signal circuit block and the large current circuit block. This further improves the shielding effect of this ground pattern section. Furthermore, the external lead terminals for connecting the large current circuit block and the external circuit are arranged on a peripheral edge of the circuit board that is different from the peripheral edge where the external lead terminals of the small signal circuit block are arranged, and these external lead terminals This prevents noise from entering the small signal circuit block from the large current circuit block via the circuit block.

また、外部接続される平滑コンデンサC4とダンパ・ダ
イオードD5の距離はアクティブ・フィルタの性能に大
きく影響するため、ダンパ・ダイオードD、は第4図に
■“で示す端子に近接して配置される。また、同様な理
白によりこのV+で示す端子とグランド端子GNDは隣
接配置される。
Also, since the distance between the externally connected smoothing capacitor C4 and the damper diode D5 greatly affects the performance of the active filter, the damper diode D is placed close to the terminal indicated by ■ in Figure 4. Also, based on the same reasoning, the terminal indicated by V+ and the ground terminal GND are arranged adjacent to each other.

なお、第4図に示される混成集積回路装置の断面構造は
第7図と共通であるので説明は省略する。
Note that the cross-sectional structure of the hybrid integrated circuit device shown in FIG. 4 is the same as that in FIG. 7, so a description thereof will be omitted.

斯上した本発明の混成集積回路装置は、放熱性を考慮し
て電子機器のシャーシに絶縁金属基板の裏面を当接させ
て取り付けられる。このために絶縁金属基板の金属基板
とシャーシ間には浮遊容量C2が第3図に示す如く介在
する構造となる。しかし、金属基板はグランド )<タ
ーン(第4図斜線部)とボンディング・ワイアWで接続
されているのでグランド パターンの電位と同じになる
The above-described hybrid integrated circuit device of the present invention is mounted on the chassis of an electronic device by bringing the back surface of the insulating metal substrate into contact with the chassis of the electronic device, taking heat dissipation into consideration. For this reason, a stray capacitance C2 is interposed between the metal substrate of the insulated metal substrate and the chassis as shown in FIG. 3. However, since the metal substrate is connected to the ground (shaded area in Figure 4) by the bonding wire W, the potential is the same as that of the ground pattern.

本発明によれば、グランド パターン、即ちトランジス
タQ。のエミッタ電位は前述した如くグランド電位に安
定しているので、この浮遊容量C9を介して商用文流の
負の半周期でスイッチング・ノイズがシャーシに流出す
るおそれがなくなる。
According to the invention, the ground pattern, i.e. transistor Q. Since the emitter potential of C9 is stable at the ground potential as described above, there is no possibility that switching noise will flow into the chassis during the negative half cycle of the commercial flow through this stray capacitance C9.

第5図に実施例の変形例の回路図を示す。FIG. 5 shows a circuit diagram of a modification of the embodiment.

先の実施例の制御回路COMはインバータ回路を制御す
るための多相のパルスを出力する機能を備え、その多相
のパルスを混成集積回路装置から外部出力するものであ
る。斯る混成集積回路装置は比較的小規模に構成できる
利点を有する反面で、多相のパルスを外部出力するため
の多数の端子を必要とする欠点を有する。
The control circuit COM of the above embodiment has a function of outputting multiphase pulses for controlling the inverter circuit, and outputs the multiphase pulses from the hybrid integrated circuit device to the outside. Although such a hybrid integrated circuit device has the advantage that it can be constructed on a relatively small scale, it has the disadvantage that it requires a large number of terminals for externally outputting multiphase pulses.

これに対し、変形例はトランジスタQ、〜Q6から構成
される3相のインバータ回路をも単一の回路基板に実装
し、回路基板に形成された回路パターンを介して制御回
路COMからトランジスタQ1〜Q6のベースに多相の
パルスが人力される。
On the other hand, in a modified example, a three-phase inverter circuit composed of transistors Q, ~Q6 is also mounted on a single circuit board, and transistors Q1 ~ Q6 are connected to the control circuit COM via a circuit pattern formed on the circuit board. Multiphase pulses are manually applied to the base of Q6.

これにより、端子数が削減されると共にアクティブ フ
ィルタとインバータ回路間の配線へのノイズの混入の防
止が図られる。
This reduces the number of terminals and prevents noise from entering the wiring between the active filter and the inverter circuit.

(ト)発明の効果 以上述へたように本発明の混成集積回路装置によれば、 (1)アクティブ−フィルタのトランジスタのエミッタ
の電位が高周波においてグランド電位にあるため、混成
集積回路装置の金属基板から電子機器のシャーシへのス
イッチングノイズの流出のおそれがなく、極めて小型の
アクティブ−フィルタを実装した混成集積回路装置が実
現できる。
(G) Effects of the Invention As described above, according to the hybrid integrated circuit device of the present invention, (1) Since the potential of the emitter of the transistor of the active filter is at ground potential at high frequencies, the metal of the hybrid integrated circuit device There is no fear of switching noise leaking from the board to the chassis of the electronic device, and a hybrid integrated circuit device mounted with an extremely small active filter can be realized.

(2)大電流回路と制御回路がグランド・パターンで分
割されるため、大電流回路で発生するノイズから制御回
路が遮蔽される。
(2) Since the large current circuit and the control circuit are separated by a ground pattern, the control circuit is shielded from noise generated in the large current circuit.

(3)混成集積回路装置化によりアクティブ フィルタ
を構成する素子間配線が短くなるため、配線インダクタ
ンスに起因するノイズが抑制される9(4)回路基板と
して絶縁金属基板を使用するため、配線パターンと金属
製の基板間に比較的大きな浮遊容量が形成されて高調波
ノイズをその発生個所の直近で速やかに減衰させること
ができる。
(3) Due to the use of hybrid integrated circuit devices, the wiring between the elements that make up the active filter becomes shorter, which suppresses noise caused by wiring inductance9 (4) Since an insulated metal substrate is used as the circuit board, the wiring pattern and A relatively large stray capacitance is formed between the metal substrates, and harmonic noise can be quickly attenuated in the vicinity of the point where it is generated.

(5)回路基板として絶縁金属基板を使用するため放熱
特性が良好であり、もってアクティブ・フィルタを小型
に構成することができる。
(5) Since an insulated metal substrate is used as the circuit board, heat dissipation characteristics are good, and the active filter can be made compact.

(6)回路基板として絶縁金属基板を使用するため、混
成集積回路装置から外部への不要輻射を抑制することが
できる。
(6) Since an insulated metal substrate is used as the circuit board, unnecessary radiation from the hybrid integrated circuit device to the outside can be suppressed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に採用するアクティブ・フィルタを説明
する回路図、第2図はアクティブ・フィルタの動作波形
図、第3図(A)(B)は本発明のトランジスタのエミ
ッタ電位変化を説明する図であって、それぞれ商用交流
の各半周期の等価回路図、第4図は実施例の平面図、第
5図は変形例の回路図、第6図は従来例のアクティブ・
フィルタの回路図、第7図は回路基板の断面図、第8図
(A)(B)は従来例のトランジスタのエミッタ電位変
化を説明する図であって、それぞれ商用交流の各半周期
の等価回路図である。 L・・−リアクタ、  D1〜D5−ダイオード、cd
・・・平滑コンデンサ、 Qo・・・トランジスタ、C
OM・・制御回路。 畠願人三洋電機株式会社
Fig. 1 is a circuit diagram explaining the active filter adopted in the present invention, Fig. 2 is an operating waveform diagram of the active filter, and Fig. 3 (A) and (B) explain changes in emitter potential of the transistor of the present invention. 4 is a plan view of the embodiment, FIG. 5 is a circuit diagram of a modified example, and FIG. 6 is an active circuit diagram of a conventional example.
The circuit diagram of the filter, FIG. 7 is a cross-sectional view of the circuit board, and FIGS. 8(A) and 8(B) are diagrams explaining changes in the emitter potential of a conventional transistor, each showing the equivalent value of each half cycle of commercial AC. It is a circuit diagram. L...-reactor, D1~D5-diode, cd
...Smoothing capacitor, Qo...transistor, C
OM...control circuit. Ganto Hatake Sanyo Electric Co., Ltd.

Claims (5)

【特許請求の範囲】[Claims] (1)絶縁金属基板の回路パターン上に、アクティブ・
フィルタを構成する整流回路、スイッチング素子、スイ
ッチング素子より充電電圧を取り出すダイオード、およ
びスイッチング素子を制御する制御回路とを少なくとも
実装し、整流回路の直流出力端子とスイッチング素子間
にリアクタを接続し、前記ダイオードの出力側に充電用
のコンデンサを接続し、さらに回路パターンのグランド
・パターンと金属基板とを接続する接続部を設けた混成
集積回路装置であって、 前記整流回路、スイッチング素子、ダイオード等から構
成される大電流回路と、前記制御回路等の小信号回路と
が基板の略中央でグランド・パターンにより分割されて
配置されることを特徴とする混成集積回路装置。
(1) On the circuit pattern of the insulated metal board,
At least a rectifier circuit, a switching element, a diode for extracting charging voltage from the switching element, and a control circuit for controlling the switching element are implemented, and a reactor is connected between the DC output terminal of the rectifier circuit and the switching element, and the A hybrid integrated circuit device in which a charging capacitor is connected to the output side of the diode, and a connection part is provided to connect the ground pattern of the circuit pattern and the metal substrate, and the device is provided with a connection part that connects the ground pattern of the circuit pattern and the metal substrate, 1. A hybrid integrated circuit device, wherein a large current circuit and a small signal circuit such as the control circuit are separated by a ground pattern approximately at the center of the substrate.
(2)前記絶縁金属基板はアルミニウム基板の表面を陽
極酸化して形成した酸化膜で被覆されていることを特徴
とする請求項1記載の混成集積回路装置。
(2) The hybrid integrated circuit device according to claim 1, wherein the insulating metal substrate is coated with an oxide film formed by anodizing the surface of an aluminum substrate.
(3)前記整流回路をブリッジ整流回路で構成したこと
を特徴とする請求項1記載の混成集積回路装置。
(3) The hybrid integrated circuit device according to claim 1, wherein the rectifier circuit is a bridge rectifier circuit.
(4)前記スイッチング素子をバイポーラトランジスタ
、MOSトランジスタ、SIT、あるいはIGBTで構
成したことを特徴とする請求項1記載の混成集積回路装
置。
(4) The hybrid integrated circuit device according to claim 1, wherein the switching element is composed of a bipolar transistor, a MOS transistor, an SIT, or an IGBT.
(5)前記接続部がボンディングワイアで形成される請
求項1記載の混成集積回路装置。
(5) The hybrid integrated circuit device according to claim 1, wherein the connection portion is formed of a bonding wire.
JP13841890A 1990-05-30 1990-05-30 Hybrid integrated circuit device Expired - Fee Related JP2693017B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP13841890A JP2693017B2 (en) 1990-05-30 1990-05-30 Hybrid integrated circuit device
EP91108970A EP0460554A1 (en) 1990-05-30 1991-05-31 Hybrid integrated circuit device
US07/951,348 US5321299A (en) 1990-05-30 1992-09-25 Hybrid integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13841890A JP2693017B2 (en) 1990-05-30 1990-05-30 Hybrid integrated circuit device

Publications (2)

Publication Number Publication Date
JPH0433362A true JPH0433362A (en) 1992-02-04
JP2693017B2 JP2693017B2 (en) 1997-12-17

Family

ID=15221504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13841890A Expired - Fee Related JP2693017B2 (en) 1990-05-30 1990-05-30 Hybrid integrated circuit device

Country Status (1)

Country Link
JP (1) JP2693017B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2810488B2 (en) 1990-05-30 1998-10-15 三洋電機株式会社 Hybrid integrated circuit device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6395271U (en) * 1986-12-10 1988-06-20

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6395271U (en) * 1986-12-10 1988-06-20

Also Published As

Publication number Publication date
JP2693017B2 (en) 1997-12-17

Similar Documents

Publication Publication Date Title
RU2708638C2 (en) Inverter with high specific power
US10033275B2 (en) DC-DC converter with a switching transistor arranged in an area where an inductor overlaps a substrate
US5321299A (en) Hybrid integrated circuit device
US10312801B2 (en) High power density inverter (II)
JP2005210730A (en) Alternating current switching circuit
US8228152B2 (en) Transforming device of power source and transformer thereof
EP3171499A1 (en) High power density inverter (i)
JPS63501679A (en) RFI suppression technology for switching circuits
JP3274123B2 (en) Single-phase converter circuit
JP3239082B2 (en) Hybrid integrated circuit device
JP2693016B2 (en) Hybrid integrated circuit device
JPH0433362A (en) Hybrid integrated circuit device
JP5516623B2 (en) Power converter
US20210091697A1 (en) System and Method for Sinusoidal Output and Integrated EMC Filtering in a Motor Drive
JP2804753B2 (en) Hybrid integrated circuit device
JP2664523B2 (en) Hybrid integrated circuit device
JP3087752B1 (en) Drive power for magnetron
JP2693018B2 (en) Hybrid integrated circuit device
JP2004088936A (en) Conductor structure of power converter
JP2001144248A (en) Semiconductor module
JP2003299365A (en) Inverter circuit
JP2810488B2 (en) Hybrid integrated circuit device
JP4487682B2 (en) Capacitor and installation method
JP2018182880A (en) Power conversion device
EP3171684A1 (en) High power density inverter (ii)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees