JPH0433340A - マトリクスアレイの配線構造 - Google Patents
マトリクスアレイの配線構造Info
- Publication number
- JPH0433340A JPH0433340A JP14042590A JP14042590A JPH0433340A JP H0433340 A JPH0433340 A JP H0433340A JP 14042590 A JP14042590 A JP 14042590A JP 14042590 A JP14042590 A JP 14042590A JP H0433340 A JPH0433340 A JP H0433340A
- Authority
- JP
- Japan
- Prior art keywords
- line
- drain line
- drain
- short circuit
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 11
- 239000010409 thin film Substances 0.000 claims description 7
- 239000010408 film Substances 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 17
- 238000000034 method Methods 0.000 abstract description 8
- 101000763574 Escherichia coli (strain K12) Ribosome-associated inhibitor A Proteins 0.000 abstract 1
- 238000010276 construction Methods 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 210000002858 crystal cell Anatomy 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はカラー液晶デイスプレィ等で用いられる薄膜ト
ランジスタマトリクスアレイの配線構造に関する。
ランジスタマトリクスアレイの配線構造に関する。
コンピュータや通信システム、情報管理システム、その
他メディアの高度化に伴い、これらのアウトプットを表
示する表示デバイスの軽量、省スペース、省エネルギ化
の要求が高まっている。この要求に対して現在量も期待
されているデバイスがアクティブマトリクス型トランジ
スタアレイの液晶デバイスであり、数十万個を数える表
糸素子の１つずつに駆動用薄膜トランジスタ（ＴＰＴ）
を設けることにより、高精彩化、大型化に対応している
。
他メディアの高度化に伴い、これらのアウトプットを表
示する表示デバイスの軽量、省スペース、省エネルギ化
の要求が高まっている。この要求に対して現在量も期待
されているデバイスがアクティブマトリクス型トランジ
スタアレイの液晶デバイスであり、数十万個を数える表
糸素子の１つずつに駆動用薄膜トランジスタ（ＴＰＴ）
を設けることにより、高精彩化、大型化に対応している
。
このアクティブマドリスク型トランジスタアレイは、第
４図に示すように、多数のゲート線ＧＬとドレイン線Ｄ
Ｌをマトリクス状に配線し、各交差点に対応してスイッ
チング用薄膜トランジスタＴＰＴと、このトランジスタ
ＴＰＴによって表示を行う液晶セルＬＣＤとを接続した
構成とされている。そして、所要の電圧が印加されるゲ
ート線ＧＬとドレイン線ＤＬの交点のトランジスタＴＰ
Ｔがオンすることで、このトランジスタに対応する液晶
セルＬＣＤが表示される。
４図に示すように、多数のゲート線ＧＬとドレイン線Ｄ
Ｌをマトリクス状に配線し、各交差点に対応してスイッ
チング用薄膜トランジスタＴＰＴと、このトランジスタ
ＴＰＴによって表示を行う液晶セルＬＣＤとを接続した
構成とされている。そして、所要の電圧が印加されるゲ
ート線ＧＬとドレイン線ＤＬの交点のトランジスタＴＰ
Ｔがオンすることで、このトランジスタに対応する液晶
セルＬＣＤが表示される。
ところで、通常のコンピュータ用ディスプレイを構成す
る場合には、デイスプレィの寸法は、対角寸法が約１０
インチと半導体チンブに比べ極めて大きく、またマトリ
クス配線もゲート線（４００ライン）×ドレイン線（６
４０う・イン）以上で、かつライン間隔が約１００μｍ
と微細化している。
る場合には、デイスプレィの寸法は、対角寸法が約１０
インチと半導体チンブに比べ極めて大きく、またマトリ
クス配線もゲート線（４００ライン）×ドレイン線（６
４０う・イン）以上で、かつライン間隔が約１００μｍ
と微細化している。
このようなマトリクス配線は、第５図に示すように、下
層配線（主にゲート線ＧＬ）と上層配線（主にドレイン
線ＤＬ）が眉間絶縁膜１０で分離されてガラス基板１１
上に形成されており、それぞれの線幅は５〜２０μｍ程
度が普通である。
層配線（主にゲート線ＧＬ）と上層配線（主にドレイン
線ＤＬ）が眉間絶縁膜１０で分離されてガラス基板１１
上に形成されており、それぞれの線幅は５〜２０μｍ程
度が普通である。
上述したように、デイスプレィに用いるこの種のマトリ
クスアレイは寸法が大きく線幅も微細である。そのため
、１アレイ当たりの短絡、断線等の欠陥の発生率が半導
体チップ等に比べて非常に高（、歩留り向上のためには
欠陥修理等による不良救済技術が重要になって（る。現
在量も一般的なものは、レーザ光綿を用いた修理技術（
レーザリペア）である。これは、レーザ光線により短絡
した配線の分Ｒ３短絡・断線素子の切離し等により不良
基板の修理を行うものである。
クスアレイは寸法が大きく線幅も微細である。そのため
、１アレイ当たりの短絡、断線等の欠陥の発生率が半導
体チップ等に比べて非常に高（、歩留り向上のためには
欠陥修理等による不良救済技術が重要になって（る。現
在量も一般的なものは、レーザ光綿を用いた修理技術（
レーザリペア）である。これは、レーザ光線により短絡
した配線の分Ｒ３短絡・断線素子の切離し等により不良
基板の修理を行うものである。
しかしながら、第６図（ａ）に示すように、ゲート線Ｇ
Ｌとドレイン線ＤＬの交点において短絡χが生じている
場合に、レーザ光線を用いて該短絡Ｘ部分を切断除去し
て欠陥修理を行うと、殆どの場合に、同図（ｂ）に示す
ように、短絡Ｘ部分の切断除去と同時にゲート線ＧＬが
切断されてしまうことが多く、マトリクスアレイとして
機能しなくなるという問題がある。
Ｌとドレイン線ＤＬの交点において短絡χが生じている
場合に、レーザ光線を用いて該短絡Ｘ部分を切断除去し
て欠陥修理を行うと、殆どの場合に、同図（ｂ）に示す
ように、短絡Ｘ部分の切断除去と同時にゲート線ＧＬが
切断されてしまうことが多く、マトリクスアレイとして
機能しなくなるという問題がある。
本発明の目的は、マトリクスアレイを損傷することな（
交差点における短絡欠陥を修理することを可能にした配
線構造を提供することにある。
交差点における短絡欠陥を修理することを可能にした配
線構造を提供することにある。
〔課題を解決するための手段］
本発明の配線構造は、マトリクス状に交差させた上層配
線と下層配線の一方を、交差部において複線構造として
いる。
線と下層配線の一方を、交差部において複線構造として
いる。
例えば、薄膜トランジスタマトリクスのゲート線と、こ
れに交差するドレイン線の一方を交差部において複線構
造とする。
れに交差するドレイン線の一方を交差部において複線構
造とする。
本発明によれば、上、下の配線の交差部に短絡欠陥が生
したときに、複線構造とした一方の配線を他方の配線と
交差する部分で残すように切断することで、一方の配線
を断線することなく短絡欠陥が修正できる。
したときに、複線構造とした一方の配線を他方の配線と
交差する部分で残すように切断することで、一方の配線
を断線することなく短絡欠陥が修正できる。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例であるマトリクスアレイの配
線構造の斜視図である。第４図に示した回路構成の薄膜
トランジスタアレイにおいて、ガラス基板１１上で下層
のゲート線ＧＬと上層のトレイン線ＤＬを眉間絶縁膜１
０を介してマトリクス状に配設している。そして、これ
らゲートｖＡＧＬとドレイン線ＤＬの交差部分において
、上層のドレイン線ＤＬを並列された２本の分岐ドレイ
ン線ＤＬＩとＤＬ２で複線構造に構成している。
線構造の斜視図である。第４図に示した回路構成の薄膜
トランジスタアレイにおいて、ガラス基板１１上で下層
のゲート線ＧＬと上層のトレイン線ＤＬを眉間絶縁膜１
０を介してマトリクス状に配設している。そして、これ
らゲートｖＡＧＬとドレイン線ＤＬの交差部分において
、上層のドレイン線ＤＬを並列された２本の分岐ドレイ
ン線ＤＬＩとＤＬ２で複線構造に構成している。
この構成によれば、第２図（ａ）のように、マトリクス
アレイ形成後にゲート線ＧＬとドレイン線ＤＬ間の抵抗
測定を行ない、Ｄ−Ｇ短絡欠陥が発生しているラインを
チエツクする。そして、ＤＧ短絡発生ラインが確認され
たら、顕微鏡等によりそのラインのゲート線ＣＬとトレ
イン線ＤＬの交差部分を観察し、発生箇所Ｘを固定する
。
アレイ形成後にゲート線ＧＬとドレイン線ＤＬ間の抵抗
測定を行ない、Ｄ−Ｇ短絡欠陥が発生しているラインを
チエツクする。そして、ＤＧ短絡発生ラインが確認され
たら、顕微鏡等によりそのラインのゲート線ＣＬとトレ
イン線ＤＬの交差部分を観察し、発生箇所Ｘを固定する
。
次に、レーザリペア装置により、２本のドレイン線ＤＬ
Ｌ、ＤＬ２のうち、Ｄ−Ｇ短絡箇所Ｘが存在する方のト
レイン線、ここではトレイン線ＤＬ１に対してレーザリ
ペア法を通用し、該ドレイン線ＤＬＩを部分ＹＬこおい
て切断する。このとき、切断箇所Ｙは短絡箇所Ｘの両側
に設定し、該トレイン線ＤＬＬを切断したときにも短絡
箇所Ｘを含むドレイン線ＤＬＬがゲート線ＣＬ上に残さ
れるようにする。
Ｌ、ＤＬ２のうち、Ｄ−Ｇ短絡箇所Ｘが存在する方のト
レイン線、ここではトレイン線ＤＬ１に対してレーザリ
ペア法を通用し、該ドレイン線ＤＬＩを部分ＹＬこおい
て切断する。このとき、切断箇所Ｙは短絡箇所Ｘの両側
に設定し、該トレイン線ＤＬＬを切断したときにも短絡
箇所Ｘを含むドレイン線ＤＬＬがゲート線ＣＬ上に残さ
れるようにする。
したがって、レーザリペア法により一方のトレイン線Ｄ
ＬＩを切断して短絡欠陥を修理しても、他方のドレイン
ｖＡＤＬ２によりドレイン線ＤＬの接続状態が保持され
ているため、マトリクスアレイにおける断線は生ぜず、
マトリクスアレイが損傷されることはない。
ＬＩを切断して短絡欠陥を修理しても、他方のドレイン
ｖＡＤＬ２によりドレイン線ＤＬの接続状態が保持され
ているため、マトリクスアレイにおける断線は生ぜず、
マトリクスアレイが損傷されることはない。
第３図は本発明の他の実施例を示す斜視図である。この
例では、ゲート＆９ＩＣＬとドレイン線ＤＬの交差する
部分において、下層のゲート線ＧＬを並列に分岐された
２本のゲート線ＧＬＩとＧＬ２で構成している。
例では、ゲート＆９ＩＣＬとドレイン線ＤＬの交差する
部分において、下層のゲート線ＧＬを並列に分岐された
２本のゲート線ＧＬＩとＧＬ２で構成している。
この実施例においては、短絡欠陥が生した場合には、層
間絶縁膜１０とともに一方のゲート線ＧＬ１またはＧＬ
２をドレイン線ＤＬを挟む箇所において切断することで
、前記実施例と同様にゲート線ＧＬとドレイン線ＤＬと
の短絡を防止する一方で、ゲート線ＧＬの断線を防止し
、マトリクスアレイの損傷を防止するという前記実施例
と同様の効果を得ることができる。
間絶縁膜１０とともに一方のゲート線ＧＬ１またはＧＬ
２をドレイン線ＤＬを挟む箇所において切断することで
、前記実施例と同様にゲート線ＧＬとドレイン線ＤＬと
の短絡を防止する一方で、ゲート線ＧＬの断線を防止し
、マトリクスアレイの損傷を防止するという前記実施例
と同様の効果を得ることができる。
以上説明したように本発明は、マトリクス状に交差させ
た上層配線と下層配線の一方を、交差部において複線構
造としているので、両配線の交差部に短絡欠陥が生した
ときに、複線構造とした一方の配線を他方の配線と交差
する部分で残すようにレーザリペア法により切断するこ
とで、該一方の配線を断線することなく短絡欠陥が修正
でき、マトリクスアレイの冗長性を向上することができ
る効果がある。
た上層配線と下層配線の一方を、交差部において複線構
造としているので、両配線の交差部に短絡欠陥が生した
ときに、複線構造とした一方の配線を他方の配線と交差
する部分で残すようにレーザリペア法により切断するこ
とで、該一方の配線を断線することなく短絡欠陥が修正
でき、マトリクスアレイの冗長性を向上することができ
る効果がある。
第１図は本発明の配線構造の一実施例の要部の斜視図、
第２図（ａ）および（ｂ）は第１図の配線構造を用いた
短絡欠陥の修理方法を示す平面図、第３図は本発明の他
の実施例の要部の斜視図、第４図はアクティブマドリス
ク型トランジスタアレイの回路図、第５図は従来の配線
構造の一部の斜視図、第６図（ａ）および（ｂ）は従来
の配線構造における短絡欠陥の修理方法を示す平面図で
ある。 ＧＬ、ＧＬＩ、ＧＬ２・・・ゲート線、ＤＬ、ＤＬＬ、
ＤＬ２・・・ドレイン線、ＴＰＴ・・・薄膜トランジス
タ、ＬＣＤ・・・液晶セル、１０・・・層間絶縁膜、１
１・・・ガラス基板、Ｘ・・・短絡欠陥、Ｙ・・・切断
部。 第１図 第２図 第３図 第４ 図 第５ 図 々４− 朱 図 （ｂ） Ｌ ＣＤ
第２図（ａ）および（ｂ）は第１図の配線構造を用いた
短絡欠陥の修理方法を示す平面図、第３図は本発明の他
の実施例の要部の斜視図、第４図はアクティブマドリス
ク型トランジスタアレイの回路図、第５図は従来の配線
構造の一部の斜視図、第６図（ａ）および（ｂ）は従来
の配線構造における短絡欠陥の修理方法を示す平面図で
ある。 ＧＬ、ＧＬＩ、ＧＬ２・・・ゲート線、ＤＬ、ＤＬＬ、
ＤＬ２・・・ドレイン線、ＴＰＴ・・・薄膜トランジス
タ、ＬＣＤ・・・液晶セル、１０・・・層間絶縁膜、１
１・・・ガラス基板、Ｘ・・・短絡欠陥、Ｙ・・・切断
部。 第１図 第２図 第３図 第４ 図 第５ 図 々４− 朱 図 （ｂ） Ｌ ＣＤ
Claims (1)
- 【特許請求の範囲】 １、上層配線と下層配線とを層間絶縁膜を介してマトリ
クス状に交差させてなるマトリクスアレイにおいて、上
層配線または下層配線の一方の配線を交差部において複
線構造としたことを特徴とするマトリクスアレイの配線
構造。 ２、薄膜トランジスタマトリクスのゲート線と、これに
交差するドレイン線の一方を交差部において複線構造と
してなる特許請求の範囲第１項記載のマトリクスアレイ
の配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14042590A JPH0433340A (ja) | 1990-05-30 | 1990-05-30 | マトリクスアレイの配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14042590A JPH0433340A (ja) | 1990-05-30 | 1990-05-30 | マトリクスアレイの配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0433340A true JPH0433340A (ja) | 1992-02-04 |
Family
ID=15268395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14042590A Pending JPH0433340A (ja) | 1990-05-30 | 1990-05-30 | マトリクスアレイの配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0433340A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6800801B2 (en) | 1998-05-20 | 2004-10-05 | Canon Kabushiki Kaisha | Photovoltaic power generating structure |
-
1990
- 1990-05-30 JP JP14042590A patent/JPH0433340A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6800801B2 (en) | 1998-05-20 | 2004-10-05 | Canon Kabushiki Kaisha | Photovoltaic power generating structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4498489B2 (ja) | 液晶表示装置とその製造方法 | |
| JP2008026900A (ja) | 駆動チップ、それを具備した表示装置及びリペア方法 | |
| KR20010017528A (ko) | 수리선을 가지는 액정 표시 장치용 박막 트랜지스터 기판 | |
| JP2000310796A (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| US6989884B2 (en) | Active matrix liquid crystal panel and method for repairing defect therein | |
| WO2020119548A1 (zh) | 显示面板的修复方法和显示面板 | |
| KR20100101285A (ko) | 어레이 기판, 이의 제조 방법 및 어레이 기판의 리페어 방법 | |
| US5825438A (en) | Liquid crystal display having duplicate wiring and a plurality of thin film transistors for single pixel | |
| JPH10123563A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| JP3381681B2 (ja) | 液晶表示装置およびその断線補修方法 | |
| JP3167633B2 (ja) | 液晶表示装置 | |
| JPH0713197A (ja) | マトリックス型配線基板およびそれを用いた液晶表示装置 | |
| KR100517135B1 (ko) | 박막트랜지스터 기판 | |
| JPH0433340A (ja) | マトリクスアレイの配線構造 | |
| KR100490925B1 (ko) | 표시장치 및 그 결함수정방법 | |
| KR100472172B1 (ko) | 액정표시장치 | |
| JP3244447B2 (ja) | 液晶表示装置 | |
| KR100488943B1 (ko) | 리페어라인이 형성된 액정표시장치 및 그 제조방법 | |
| JP3072203B2 (ja) | 液晶表示デバイス | |
| JP2001242488A (ja) | 液晶表示装置及びその製造方法 | |
| JPH02221936A (ja) | アクティブマトリクス表示装置 | |
| JP2004004287A (ja) | アクティブマトリクス型液晶表示パネル | |
| JPH0750278B2 (ja) | 液晶表示装置 | |
| CN216927332U (zh) | 阵列基板及显示面板 | |
| KR100444794B1 (ko) | 액정 표시 장치 |