JPH04330513A - Disk controller for parallel transfer - Google Patents

Disk controller for parallel transfer

Info

Publication number
JPH04330513A
JPH04330513A JP3128303A JP12830391A JPH04330513A JP H04330513 A JPH04330513 A JP H04330513A JP 3128303 A JP3128303 A JP 3128303A JP 12830391 A JP12830391 A JP 12830391A JP H04330513 A JPH04330513 A JP H04330513A
Authority
JP
Japan
Prior art keywords
data
pass
serial number
serial
added
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3128303A
Other languages
Japanese (ja)
Other versions
JP2569997B2 (en
Inventor
Toshiaki Takagi
敏彰 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3128303A priority Critical patent/JP2569997B2/en
Publication of JPH04330513A publication Critical patent/JPH04330513A/en
Application granted granted Critical
Publication of JP2569997B2 publication Critical patent/JP2569997B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To immediately detect a data error and to transfer correct data. CONSTITUTION:A serial number and a pass number are added at every byte of writing data and outputted to a sub-cotroller 7, the serial number and the pass number are counted up by an increment signal outputted at every data transfer of one byte and selective signals are outputted to N sub-controllers by decoding the pass number by a pass decoder 5. During the output of the selective signals from the pass decoder 5, the data for which the serial number and the pass number are added are transferred to/from a host interface control part, the transferred data are written and read out in/from a data buffer 17, the data read out from the buffer 17 are written in a disk device 11, and a serial number and a pass number are added at every byte of the data read out from the device 11, and the number-added data are written in the data buffer 17. At the time of distributing and connecting the data for parallel data transfer, the serial number and the pass number are checked.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は複数のデータバッファを
備え、ホストプロセッサと複数のディスク装置との間で
並列データ転送を行なうディスク制御装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a disk control device that includes a plurality of data buffers and performs parallel data transfer between a host processor and a plurality of disk devices.

【0002】0002

【従来の技術】従来、この種のディスク制御装置はホス
トインタフェース制御部と書込みデータおよび読取りデ
ータを格納するN個のデータバッファを有し、ホストプ
ロセッサとN台のディスク装置との間で並列データを転
送するとき、ホストインタフェース制御部はN個のサブ
コントローラのうち、指定されたサブコントローラとの
間でデータ転送を行なうものとなっていた。
2. Description of the Related Art Conventionally, this type of disk control device has a host interface control unit and N data buffers for storing write data and read data, and parallel data processing is performed between a host processor and N disk devices. When transferring data, the host interface control unit transfers data to a designated subcontroller among the N subcontrollers.

【0003】0003

【発明が解決しようとする課題】上述した従来のディス
ク制御装置は、ホストインタフェース制御部より順次指
定されたサブコントローラがホストインタフェース制御
部との間でデータ転送を行なうようになっているので、
故障または誤動作などにより、サブコントローラが順次
指定されず、またサブコントローラで誤ってデータ転送
を行なった場合に、分配または結合においてデータ誤り
が発生するという欠点がある。
[Problems to be Solved by the Invention] In the conventional disk control device described above, the subcontrollers sequentially designated by the host interface control unit transfer data between them and the host interface control unit.
If the subcontrollers are not designated sequentially due to a failure or malfunction, or if data is transferred by mistake in the subcontrollers, data errors may occur during distribution or combination.

【0004】0004

【課題を解決するための手段】本発明に係る並列転送の
ディスク制御装置は、書込みデータの1バイト毎にシリ
アル番号およびパス番号を付加する手段と、このパス番
号をデコードしてサブコントローラを選択する選択信号
を出力する手段と、シリアル番号をデコードして書込み
データをファイル毎に分配する手段と、1バイトのデー
タ転送毎に出力するインクリメント信号によりシリアル
番号およびパス番号と書込みデータに付加したシリアル
番号およびパス番号をそれぞれ比較する手段と、読取り
データの1バイト毎に付加したシリアル番号およびパス
番号を用いて読取りデータを結合する手段と、この読取
り動作で出力するインクリメント信号により作成したシ
リアル番号およびパス番号と読取りデータに付加したシ
リアル番号およびパス番号をそれぞれ比較する手段とを
有している。
[Means for Solving the Problems] A disk control device for parallel transfer according to the present invention includes means for adding a serial number and a pass number to each byte of write data, and means for decoding this pass number to select a subcontroller. a means for outputting a selection signal for decoding the serial number, a means for decoding the serial number and distributing the write data for each file, and a means for decoding the serial number and distributing the write data for each file, and an increment signal output for each 1-byte data transfer. means for comparing the serial number and pass number respectively, means for combining the read data using the serial number and pass number added to each byte of read data, and the serial number and pass number created by the increment signal output in this read operation. It has means for comparing the pass number, the serial number added to the read data, and the pass number, respectively.

【0005】[0005]

【作用】本発明はデータ転送時のデータの分配および結
合に際し、データ誤りを確実に検出することができる。
[Operation] The present invention can reliably detect data errors when distributing and combining data during data transfer.

【0006】[0006]

【実施例】図1は本発明に係る並列転送のディスク制御
装置の一実施例を示すブロック図である。同図において
、1はホストプロセッサ、2はこのホストプロセッサ1
との間でデータ転送を制御し、このホストプロセッサ1
から転送された書込みデータ1バイト毎にシリアル番号
とパス番号を付加して下記のサブコントローラに転送す
るホストインタフェース制御部、3はこのホストインタ
フェース制御部2を介してホストプロセッサ1から出力
したチャネルコマンドを受取り、下記のディスク装置に
対するデータの書込みおよび読取りを制御し、終了報告
をホストインタフェース制御部2を介してホストプロセ
ッサ1に対して行なうマイクロプロセッサ、4はホスト
インタフェース制御部2と下記のサブコントローラとの
間でデータ転送を行なうとき、1バイトのデータ転送毎
に出力するインクリメント信号によりシリアル番号およ
びパス番号を計数するシリアル/パスカウンタ、5はこ
のシリアル/パスカウンタから出力するパス番号をデコ
ードし、下記4個のサブコントローラに対して選択信号
を出力するパスデコーダである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram showing an embodiment of a disk control device for parallel transfer according to the present invention. In the figure, 1 is a host processor, 2 is this host processor 1
This host processor 1 controls data transfer between
A host interface control unit adds a serial number and a pass number to each byte of write data transferred from the controller and transfers it to the following subcontroller. 3 is a channel command output from the host processor 1 via this host interface control unit 2. A microprocessor 4 receives the data, controls writing and reading of data to and from the disk device described below, and reports completion to the host processor 1 via the host interface control unit 2. 4 is the host interface control unit 2 and the following subcontrollers. 5 is a serial/pass counter that counts the serial number and pass number using an increment signal that is output every time 1 byte of data is transferred. 5 decodes the pass number that is output from this serial/pass counter. , is a path decoder that outputs selection signals to the following four sub-controllers.

【0007】6は下記のディスク装置からのデータ読取
りのとき、ホストインタフェース制御部部2から出力す
るシリアル番号およびパス番号とシリアル/パスカウン
タ4から出力するシリアル番号およびパス番号とを比較
するシリアル/パス番号比較部、7、8、9および10
は下記のディスク装置に対するデータの書込みおよび読
取りを行なうサブコントローラ、11、12、13およ
び14はそれぞれサブコントローラ7、8、9および1
0に接続し、ファイルを記憶するディスク装置である。 なお、上記のホストインタフェース制御部2、マイクロ
プロセッサ3、シリアル/パスカウンタ4、パスデコー
ダ5、シリアル/パス番号比較部6、サブコントローラ
7、8、9および10からディスク制御装置15を構成
するが、この実施例では4台のディスク装置にそれぞれ
接続する4個のサブコントローラを設けた場合を示す。 また、図2はホストプロセッサ1から転送された書込み
データをホストインタフェース制御部2からサブコント
ローラ7〜10への分配を示す図である。
Reference numeral 6 denotes a serial/pass number which compares the serial number and pass number output from the host interface control section 2 with the serial number and pass number output from the serial/pass counter 4 when reading data from the disk device described below. Pass number comparison section, 7, 8, 9 and 10
11, 12, 13 and 14 are subcontrollers 7, 8, 9 and 1, respectively, which write and read data to and from the following disk devices.
This is a disk device that is connected to 0 and stores files. Note that the disk control device 15 is composed of the above-mentioned host interface control section 2, microprocessor 3, serial/pass counter 4, pass decoder 5, serial/pass number comparison section 6, and subcontrollers 7, 8, 9, and 10. In this embodiment, four subcontrollers each connected to four disk devices are provided. Further, FIG. 2 is a diagram showing the distribution of write data transferred from the host processor 1 from the host interface control section 2 to the subcontrollers 7 to 10.

【0008】また、上記サブコントローラ7、8、9お
よび10は同一構成であり、その詳細な構成をサブコン
トローラ7に示す。このサブコントローラ7において、
16は前記パスデコーダ5から選択信号が出力している
とき、ホストインタフェース制御部2との間でシリアル
番号およびパス番号が付加されたデータを転送し、下記
のデータバッファに対するデータの書込みおよび読取り
を行なうデータ転送制御部、17はディスク装置11に
対する書込みデータおよび読取りデータを格納するデー
タバッファ、18はこのデータバッファ17から読出し
たデータをディスク装置11への書込みを制御し、そし
て前記ディスク装置11から読出したデータ1バイト毎
にシリアル番号とパス番号を付加してデータバッファ1
7への書込みを制御するディスク制御部、19はホスト
インタフェース制御部2とデータ転送制御部16との間
のデータ転送時に1バイトの転送毎にシリアル番号を計
数し、いいかえればデータの書込時にはデータ転送制御
部16から出力するインクリメント信号44によりシリ
アル番号を計数し、また、ディスク制御部18とディス
ク装置11との間のデータ転送時に1バイトの転送毎に
シリアル番号を計数し、いいかえればデータの読取り時
にはディスク制御部18から出力するインクリメント信
号47によりシリアル番号を計数するサブシリアルカウ
ンタ、20はこのサブコントローラ7のパス番号を示す
アドレスを出力するアドレススイッチである。21は書
込みデータをデータバッファ17へ格納するとき、デー
タ転送制御部16から出力するシリアル番号およびパス
番号とサブシリアルカウンタ19から出力するシリアル
番号およびアドレススイッチ20から出力するアドレス
とを比較するサブ比較部である。
Further, the sub-controllers 7, 8, 9 and 10 have the same configuration, and the detailed configuration is shown in sub-controller 7. In this sub-controller 7,
16 transfers data to and from the host interface control unit 2 to which a serial number and a pass number are added when the selection signal is output from the path decoder 5, and writes and reads data to and from the data buffer described below. 17 is a data buffer that stores write data and read data for the disk device 11; 18 is a data buffer that controls writing of data read from the data buffer 17 to the disk device 11; Add a serial number and pass number to each byte of read data and write it to data buffer 1.
A disk control unit 19 controls writing to the host interface control unit 2 and the data transfer control unit 16, and counts a serial number every time 1 byte is transferred during data transfer between the host interface control unit 2 and the data transfer control unit 16. In other words, when writing data, The serial number is counted by the increment signal 44 output from the data transfer control unit 16, and the serial number is counted every time 1 byte is transferred during data transfer between the disk control unit 18 and the disk device 11. In other words, the serial number is A sub-serial counter counts the serial number using an increment signal 47 output from the disk controller 18 when reading the sub-controller 7. Reference numeral 20 is an address switch that outputs an address indicating the pass number of the sub-controller 7. Reference numeral 21 denotes a sub-comparison that compares the serial number and pass number output from the data transfer control unit 16 with the serial number output from the sub-serial counter 19 and the address output from the address switch 20 when writing data is stored in the data buffer 17. Department.

【0009】次に、上記構成による並列転送のディスク
制御装置の動作について説明する。まず、ホストインタ
フェース制御部2はホストプロセッサ1から転送する書
込みデータ22に対して、1バイト毎にシリアル/パス
カウンタ4から出力するシリアル番号およびパス番号2
7を付加したデータ30を出力したのち、シリアルカウ
ンタ4に対してインクリメント信号25を出力する。こ
のシリアル/パスカウンタ4はホストインタフェース制
御部2からインクリメント信号25が出力すると、パス
番号を+1し、パス番号が「3」のとき、インクリメン
ト信号25が出力すると、このパス番号を「0」とし、
シリアル番号を+1とする。そして、パスデコーダ5は
このシリアル/パスカウンタ4から出力したパス番号2
8をデコードし、パス番号が「0」のとき選択信号33
を出力し、パス番号がインクリメントすると、選択信号
33、34、35および36を順次出力する。そして、
データ転送制御部16はこの選択信号33が入力してい
るときだけ、応答信号32を出力し、シリアル番号およ
びパス番号が付加されたデータ30を受取り、データバ
ッファ17に格納すると共にインクリメント信号44を
サブシリアルカウンタ19に出力する。
Next, the operation of the parallel transfer disk control device having the above configuration will be explained. First, the host interface control unit 2 receives the serial number and pass number 2 output from the serial/pass counter 4 for each byte with respect to the write data 22 transferred from the host processor 1.
After outputting data 30 to which 7 has been added, an increment signal 25 is output to the serial counter 4. This serial/pass counter 4 increments the pass number by 1 when the increment signal 25 is output from the host interface control unit 2, and sets this pass number to "0" when the increment signal 25 is output when the pass number is "3". ,
Set the serial number to +1. Then, the path decoder 5 outputs the path number 2 from the serial/pass counter 4.
8 is decoded, and when the path number is "0", the selection signal 33
is output, and when the pass number is incremented, selection signals 33, 34, 35 and 36 are output in sequence. and,
The data transfer control unit 16 outputs the response signal 32 only when the selection signal 33 is input, receives the data 30 to which the serial number and the pass number are added, stores it in the data buffer 17, and outputs the increment signal 44. Output to sub-serial counter 19.

【0010】そして、サブ比較部21はシリアル番号お
よびパス番号が付加されたデータ30とサブシリアルカ
ウンタ19から出力したシリアル番号42およびアドレ
ススイッチ20から出力したアドレス43とを比較する
。ここで、データに付加されたシリアル番号はサブシリ
アルカウンタ19から出力したシリアル番号42と比較
し、またデータに付加されたパス番号はアドレススイッ
チ20から出力したアドレス43と比較する。そして、
サブ比較部21はシリアル番号およびパス番号を比較し
、不一致を検出すると不一致信号37をマイクロプロセ
ッサ3に出力する。そして、ディスク制御部18はデー
タバッファ17からシリアル番号およびパス番号が付加
された書込みデータ48の読出しデータ50のみをディ
スク装置11へ書き込む。このようにして、サブコント
ローラ7、8、9および10はパスデコーダ5から選択
信号33、34、35および36が出力したとき、ホス
トインタフェース制御部2から出力するシリアル番号お
よびパス番号が付加されたデータ30を受取り、データ
50、51、52および53のみをそれぞれディスク装
置11、12、13および、14へ書込むことができる
[0010] Then, the sub-comparison section 21 compares the data 30 to which the serial number and pass number have been added with the serial number 42 output from the sub-serial counter 19 and the address 43 output from the address switch 20. Here, the serial number added to the data is compared with the serial number 42 output from the sub-serial counter 19, and the pass number added to the data is compared with the address 43 output from the address switch 20. and,
The sub comparison section 21 compares the serial number and the pass number, and outputs a mismatch signal 37 to the microprocessor 3 if a mismatch is detected. Then, the disk control unit 18 writes only the read data 50 of the write data 48 to which the serial number and pass number are added from the data buffer 17 to the disk device 11. In this way, when the selection signals 33, 34, 35 and 36 are output from the path decoder 5, the sub-controllers 7, 8, 9 and 10 have the serial number and path number output from the host interface control unit 2 added. It is possible to receive data 30 and write only data 50, 51, 52 and 53 to disk devices 11, 12, 13 and 14, respectively.

【0011】次に、ディスク装置11、12、13およ
び14からのデータ読取り動作について説明する。まず
、図2においては分配と逆方向でデータの結合が行なわ
れる。サブコントローラ7、8、9および10はそれぞ
れディスク装置11、12、13および14からデータ
50、51、52および53を読取る。まず、サブコン
トローラ7について説明すると、ディスク制御部18は
ディスク装置11から読出したデータ50の1バイト毎
にサブシリアルカウンタ19から出力するシリアル番号
46とアドレススイッチ20から出力するパス番号を示
すアドレス49が付加されたデータ48をデータバッフ
ァ17に格納し、サブシリアルカウンタ19へインクリ
メント信号47を出力する。
Next, the operation of reading data from the disk devices 11, 12, 13 and 14 will be explained. First, in FIG. 2, data is combined in the opposite direction to distribution. Subcontrollers 7, 8, 9 and 10 read data 50, 51, 52 and 53 from disk devices 11, 12, 13 and 14, respectively. First, to explain the sub-controller 7, the disk control unit 18 outputs a serial number 46 from the sub-serial counter 19 for each byte of data 50 read from the disk device 11 and an address 49 indicating a pass number output from the address switch 20. The data 48 to which is added is stored in the data buffer 17, and an increment signal 47 is output to the sub-serial counter 19.

【0012】このサブシリアルカウンタ19はディスク
制御部18からインクリメント信号47が出力するとシ
リアル番号を+1する。そして、データ読取りには、サ
ブ比較部21は動作せず、データ転送制御部16はサブ
シリアルカウンタ19へのインクリメント信号44は出
力しない。そして、このデータ転送制御部16はデータ
バッファ17からシリアル番号およびパス番号が付加し
たデータ45を読出して、パスデコーダ5から選択信号
33が出力し、かつホストインタフェース制御部2から
リクエスト信号31が出力しているとき、シリアル番号
およびパス番号が付加したデータ30を出力し、応答信
号32を出力し、ホストインタフェース制御部2へ転送
する。このホストインタフェース制御部2はサブコント
ローラ7、8、9および10からシリアル番号およびパ
ス番号が付加したデータ30を受け取ると、データ22
のみをホストプロセッサ1へ転送し、シリアル番号およ
びパス番号24をシリアル/パス番号比較部6に出力し
たのち、シリアル/パスカウンタ4へインクリメント信
号25を出力する。このシリアル/パス番号比較部6は
ホストインタフェース制御部2から出力するシリアル番
号およびパス番号24とシリアル/パスカウンタ4から
出力するシリアル番号およびパス番号26とを比較し、
不一致が生じると、マイクロプロセッサ3に対する不一
致信号29を出力する。
This sub-serial counter 19 increments the serial number by 1 when an increment signal 47 is output from the disk control section 18. When reading data, the sub comparison section 21 does not operate, and the data transfer control section 16 does not output the increment signal 44 to the sub serial counter 19. Then, this data transfer control unit 16 reads data 45 to which a serial number and a path number are added from the data buffer 17, and the path decoder 5 outputs a selection signal 33 and the host interface control unit 2 outputs a request signal 31. When a serial number and a pass number are added, data 30 is outputted, a response signal 32 is outputted, and the data 30 is transferred to the host interface control unit 2. When this host interface control unit 2 receives data 30 with serial numbers and pass numbers added from subcontrollers 7, 8, 9, and 10, it
After the serial number and pass number 24 are output to the serial/pass number comparator 6, an increment signal 25 is output to the serial/pass counter 4. This serial/pass number comparison unit 6 compares the serial number and pass number 24 output from the host interface control unit 2 with the serial number and pass number 26 output from the serial/pass counter 4,
If a mismatch occurs, a mismatch signal 29 to the microprocessor 3 is output.

【0013】そして、シリアル/パス番号比較部6での
比較動作が終了すると、シリアル/パスカウンタ4はホ
ストインタフェース制御部2から出力したインクリメン
ト信号25によりパス番号およびシリアル番号を計数す
る。このように、マイクロプロセッサ3は、ディスク装
置11、12、13および14に対するデータの書込み
およびデータの読取り時に、シリアル/パス番号比較部
6からの不一致信号あるいはサブコントローラ7、8、
9および10からの不一致信号のうち、どれか1つでも
出力すると、ホストインタフェース制御部2を介してホ
ストプロセッサ1へエラー報告を行なうことができる。 なお、上述の実施例ではサブコントローラを4個設けた
場合を示したが、これに限定せずN個設けても同様にで
きることはもちろんである。
When the comparison operation in the serial/pass number comparator 6 is completed, the serial/pass counter 4 counts the pass number and serial number based on the increment signal 25 output from the host interface controller 2. In this way, the microprocessor 3 receives the discrepancy signal from the serial/pass number comparator 6 or the subcontrollers 7, 8,
If any one of the mismatch signals from 9 and 10 is output, an error report can be made to the host processor 1 via the host interface control section 2. In addition, although the above-mentioned example showed the case where four sub-controllers were provided, it is needless to say that it is not limited to this, and the same effect can be achieved even if N sub-controllers are provided.

【0014】[0014]

【発明の効果】以上詳細に説明したように、本発明に係
る並列転送のディスク制御装置によれば、データ書込み
時にはホストインタフェース制御部でシリアル番号およ
びパス番号を付加したデータを複数個のサブコントロー
ラに分配し、この分配されたデータをそれぞれサブコン
トローラでシリアル番号およびパス番号をチェックし、
一方、データ読取り時には複数個のサブコントローラで
シリアル番号およびパス番号を付加したデータをホスト
インタフェース制御部により結合したデータのシリアル
番号およびパス番号をチェックすることにより、並列デ
ータの転送時の分配および結合データ誤りを検出するこ
とができる効果がある。
As described above in detail, according to the disk control device for parallel transfer according to the present invention, when writing data, the host interface control section transfers data to which serial numbers and path numbers have been added to a plurality of subcontrollers. This distributed data is then checked for serial number and pass number in each sub-controller.
On the other hand, when reading data, the host interface control unit checks the serial number and pass number of the combined data to which multiple subcontrollers have added serial numbers and pass numbers, thereby distributing and combining data during parallel data transfer. This has the effect of being able to detect data errors.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明に係る並列転送のディスク制御装置の一
実施例を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of a parallel transfer disk control device according to the present invention.

【図2】図1のホストプロセッサから転送された書込み
データをホストインタフェース制御部からサブコントロ
ーラへの分配を示す図である。
FIG. 2 is a diagram showing distribution of write data transferred from the host processor of FIG. 1 from a host interface control unit to a subcontroller.

【符号の説明】[Explanation of symbols]

1  ホストプロセッサ 2  ホストインタフェース制御部 3  マイクロプロセッサ 4  シリアル/パスカウンタ 5  パスデコーダ 6  シリアル/パス番号比較部 7〜10  サブコントローラ 11〜14  ディスク装置 15  ディスク制御装置 16  データ転送制御部 17  データバッファ 18  ディスク制御部 19  サブシリアルカウンタ 20  アドレススイッチ 21  サブ比較部 1 Host processor 2 Host interface control unit 3. Microprocessor 4 Serial/pass counter 5 Path decoder 6 Serial/pass number comparison section 7-10 Sub controller 11-14 Disk device 15 Disk control device 16 Data transfer control unit 17 Data buffer 18 Disk control section 19 Sub-serial counter 20 Address switch 21 Sub comparison section

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  ホストインタフェース制御部と書込み
データおよび読取りデータを格納するN個のデータバッ
ファを有し、ホストプロセッサとN台のディスク装置と
の間で並列データを転送するディスク制御装置において
、書込みデータの1バイト毎にシリアル番号およびパス
番号を付加して出力する手段と、パス番号をデコードし
てサブコントローラを選択する選択信号を出力する手段
と、シリアル番号をデコードして書込みデータをファイ
ル毎に分配する手段と、1バイトのデータ転送毎に出力
するインクリメント信号により作成したシリアル番号お
よびパス番号と書込みデータに付加したシリアル番号お
よびパス番号をそれぞれ比較する手段と、読取りデータ
の1バイト毎に付加したシリアル番号およびパス番号を
用いて読取りデータを結合する手段と、この読取り動作
で出力するインクリメント信号により作成したシリアル
番号およびパス番号と読取りデータに付加したシリアル
番号およびパス番号をそれぞれ比較する手段とから構成
し、並列データ転送時の分配および結合データ誤りを検
出可能にしたことを特徴とする並列転送のディスク制御
装置。
1. A disk control device that has a host interface control unit and N data buffers for storing write data and read data, and that transfers parallel data between a host processor and N disk devices. A means for adding and outputting a serial number and a pass number to each byte of data, a means for decoding the pass number and outputting a selection signal for selecting a subcontroller, and a means for decoding the serial number and outputting write data for each file. means for distributing the data to the data, means for comparing the serial number and pass number created by the increment signal output every byte of data with the serial number and pass number added to the write data, Means for combining read data using the added serial number and pass number, and means for comparing the serial number and pass number created by the increment signal output in this read operation with the serial number and pass number added to the read data, respectively. What is claimed is: 1. A disk control device for parallel transfer, characterized in that it is made up of: and is capable of detecting errors in distribution and combined data during parallel data transfer.
JP3128303A 1991-05-02 1991-05-02 Disk controller for parallel transfer Expired - Fee Related JP2569997B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3128303A JP2569997B2 (en) 1991-05-02 1991-05-02 Disk controller for parallel transfer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3128303A JP2569997B2 (en) 1991-05-02 1991-05-02 Disk controller for parallel transfer

Publications (2)

Publication Number Publication Date
JPH04330513A true JPH04330513A (en) 1992-11-18
JP2569997B2 JP2569997B2 (en) 1997-01-08

Family

ID=14981451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3128303A Expired - Fee Related JP2569997B2 (en) 1991-05-02 1991-05-02 Disk controller for parallel transfer

Country Status (1)

Country Link
JP (1) JP2569997B2 (en)

Also Published As

Publication number Publication date
JP2569997B2 (en) 1997-01-08

Similar Documents

Publication Publication Date Title
US8281067B2 (en) Disk array controller with reconfigurable data path
US4757440A (en) Pipelined data stack with access through-checking
US5127088A (en) Disk control apparatus
GB1588396A (en) Data processing apparatus
JPH06119724A (en) Array type recording device
US3676851A (en) Information retrieval system and method
JPS6235704B2 (en)
JPS6221143B2 (en)
US5157670A (en) Error correction code interruption system
JPH04330513A (en) Disk controller for parallel transfer
JP2754722B2 (en) Duplicate data check device
JP2000155737A (en) Data packet receiving device
JPS59123918A (en) Buffer memory controlling system
JPH0146890B2 (en)
JP3019175B2 (en) Improved mirrored array disk and its data input / output method
JPS5985560A (en) File management device
JPS61259353A (en) Data storage device
JPH04271430A (en) Data buffer device
JPH086871A (en) Fault detection system
JPS5927936B2 (en) Partial write control line parity bit generation method
JPH0713704A (en) Magnetic disk controller
JPH01158554A (en) Data processing system providing dma device
JPS6237412B2 (en)
JPS60179968A (en) Data securing system of disk cache
JPH05134934A (en) Storage controller

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees