JPH0433043A - Adapter - Google Patents

Adapter

Info

Publication number
JPH0433043A
JPH0433043A JP2135600A JP13560090A JPH0433043A JP H0433043 A JPH0433043 A JP H0433043A JP 2135600 A JP2135600 A JP 2135600A JP 13560090 A JP13560090 A JP 13560090A JP H0433043 A JPH0433043 A JP H0433043A
Authority
JP
Japan
Prior art keywords
timing
signal
handshake signal
adapter
handshake
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2135600A
Other languages
Japanese (ja)
Inventor
Koichi Shibata
浩一 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Mita Industrial Co Ltd
Original Assignee
Mita Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mita Industrial Co Ltd filed Critical Mita Industrial Co Ltd
Priority to JP2135600A priority Critical patent/JPH0433043A/en
Publication of JPH0433043A publication Critical patent/JPH0433043A/en
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

PURPOSE:To connect a peripheral device having the different timing relation of a hand-shake signal to a host computer by converting the hand-shake signal having the prescribed timing relation into the hand-shake signal of the other timing relation, and repeating the converted signal. CONSTITUTION:A timing relation changing means 11 is provided to change the timing relation between hand-shake signals A and B to be inputted to the other timing relation. Then, two pulse signals A and B having the prescribed timing relation inputted from a printer 2 are outputted after being converted to the other timing relation provided for a host computer 3. Thus, hand shaking is enabled between the host computer 3 and the printer 2 equipped with interfaces different each other.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、所定のタイミング関係を有する/ACK信号
及びBUSY信号からなるセントロニクス仕様準拠のハ
ンドシェイク信号を他のタイミング関係のハンドシェイ
ク信号に変換するアダプタに関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention converts a handshake signal compliant with the Centronics specification, consisting of an /ACK signal and a BUSY signal having a predetermined timing relationship, into a handshake signal with other timing relationships. Regarding the adapter.

〔従来の技術〕[Conventional technology]

プリンタやプロッタ等の周辺装置は一般にセントロニク
スインターフェイスを介してホストコンピュータに接続
され、所定のタイミング関係を有する/ACK信号とB
USY信号とからなるセントロニクス仕様に準拠したハ
ンドシェイク信号により相手状態を確認しながらパラレ
ルデータの送受信が行われている。
Peripheral devices such as printers and plotters are generally connected to a host computer via a Centronics interface, and the /ACK and B signals have a predetermined timing relationship.
Parallel data is sent and received while checking the other party's status using a handshake signal that complies with Centronics specifications and includes a USY signal.

セントロニクス仕様準拠のハンドシェイク信号ニハ、一
般に/ACKとBUSY間の発生タイミングの相違によ
り第8図〜第10図に示すように3種類のものがあり、
通常、プリンタ及びホストコンピュータは少なくともい
ずれかのハンドシェイク信号の送受信を可能にするセン
トロニクスインターフェイスが装備されている。
There are generally three types of handshake signals based on Centronics specifications, as shown in Figures 8 to 10, depending on the difference in the timing of generation between /ACK and BUSY.
Typically, printers and host computers are equipped with a Centronics interface that allows them to send and receive at least some handshake signals.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところで、ホストコンピュータとプリンタとでそれぞれ
サポートされているハンドシェイク信号のタイミング関
係が1種類しかない場合、相互のタイミング関係が一致
しないことが生じる。この場合は、データの授受の際に
ハンドシェイクすることができず、プリンタとホストコ
ンピュータとは接続することができない。このため、例
えばホストコンピュータ若しくはプリンタ等を拡張、充
実させる場合、増設設備の機種が限定されたり、増設設
備と既存設備との接続に一定の制限を受けたりして設備
の有効利用を図ることができなくなる。
By the way, if there is only one type of timing relationship between handshake signals supported by the host computer and the printer, the mutual timing relationships may not match. In this case, handshake cannot be performed when exchanging data, and the printer and host computer cannot be connected. For this reason, for example, when expanding or enriching host computers or printers, etc., the types of additional equipment may be limited, or the connections between the additional equipment and existing equipment may be subject to certain restrictions, making it difficult to make effective use of the equipment. become unable.

本発明は、上記に鑑みてなされたものであり、セントロ
ニクス仕様準拠の1つのタイミング関係を有するハンド
シェイク信号から他のタイミング関係を有するハンドシ
ェイク信号に変換し、相互に異なるセントロニクスイン
ターフェイスを備えたホストコンピュータとプリンタ等
との接続を可能にするアダプタを提供することを目的と
する。
The present invention has been made in view of the above, and converts a handshake signal having one timing relationship compliant with the Centronics specification into a handshake signal having another timing relationship, and provides a host with mutually different Centronics interfaces. The purpose is to provide an adapter that enables connection between computers and printers.

〔課題を解決するための手段〕[Means to solve the problem]

上記課題を解決するために本発明は、ホストコンビエー
タと周辺装置間に介在され、該周辺装置からホストコン
ピュータへ送出される所定のタイミング関係を有する2
つのパルス信号からなるノ\ンドシエイク信号の中継を
行うアダプタであって、入力されるハンドシェイク信号
のタイミング関係を他のタイミング関係に変更するタイ
ミング関係変換手段を備えたものである。
In order to solve the above problems, the present invention provides two combiators that are interposed between a host combinator and a peripheral device, and have a predetermined timing relationship between the peripheral device and the host computer.
This adapter relays a handshake signal consisting of two pulse signals, and is equipped with a timing relation conversion means for changing the timing relation of the input handshake signal to another timing relation.

なお、前記タイミング関係の変換は、前記2つのパルス
信号の少なくとも一方を所定時間だけ遅延させるように
するとよい。
Note that the conversion of the timing relationship is preferably such that at least one of the two pulse signals is delayed by a predetermined time.

〔作用〕[Effect]

上記のように構成されたアダプタは、プリンタとホスト
コンピュータとの間に接続される。プリンタから入力さ
れた所定のタイミング関係を有する2つのパルス信号は
、ホストコンピュータの備えた他のタイミング関係に変
換されて出力される。
The adapter configured as described above is connected between the printer and the host computer. Two pulse signals inputted from the printer and having a predetermined timing relationship are converted into another timing relationship provided by the host computer and output.

これにより相互に異なるインターフェイスを備えたホス
トコンピュータとプリンタとのハンドシェイクを可能に
する。
This allows handshaking between a host computer and a printer that have mutually different interfaces.

また、前記2つのパルス信号のタイミング関係は、少な
くとも一方のパルス信号を所定時間だけ遅延させること
により他のタイミング関係に変換される。
Further, the timing relationship between the two pulse signals is converted to another timing relationship by delaying at least one of the pulse signals by a predetermined time.

〔実施例〕〔Example〕

第1図は、本発明に係るアダプタをプリンタとホストコ
ンピュータとの間に介在させた構成図である。同図にお
いて、1はアダプタ、2はプリンタ、3はホストコンピ
ュータである。アダプタ1は、/ACK信号及びBUS
Y信号の各入出力ボートと他の複数の信号線の入出力ボ
ートとを有し、入力ポートをプリンタ側にしてプリンタ
とホストコンピュータとの間に接続される。11及び1
1′は遅延回路であり、入力されるハンドシェイク信号
(/ACK’ 、BUSY’ )の少なくとも一方を予
め設定された所定時間だけ遅延させ、該ハンドシェイク
信号(/ACK’ 、BUSY’ )と異なる他のタイ
ミング関係のハンドシェイク信号(/A CK、  B
 U S Y)に変換するものである。
FIG. 1 is a configuration diagram in which an adapter according to the present invention is interposed between a printer and a host computer. In the figure, 1 is an adapter, 2 is a printer, and 3 is a host computer. Adapter 1 uses /ACK signal and BUS
It has input/output ports for each Y signal and input/output ports for a plurality of other signal lines, and is connected between the printer and the host computer with the input port facing the printer. 11 and 1
1' is a delay circuit that delays at least one of the input handshake signals (/ACK', BUSY') by a predetermined time period, which is different from the handshake signal (/ACK', BUSY'). Other timing-related handshake signals (/ACK, B
(U.S.Y.).

前記遅延回路11.11’ は遅延時間が固定されたも
ののほか、例えば箪2図に示す抵抗Rとバリアプルコン
デンサVCとからなるCR積分回路若しくは第3図に示
す数種類の遅延量を切換設定可能なデイレイライン4で
構成するようにしてもよい。第2図におけるCR積分回
路はバリアプルコンデンサVCの容量を変化させること
により時定数を変化させ、所望の遅延時間が設定される
The delay circuit 11.11' has a fixed delay time, a CR integration circuit consisting of a resistor R and a variable pull capacitor VC as shown in FIG. It may be configured with a delay line 4. In the CR integration circuit shown in FIG. 2, the time constant is changed by changing the capacitance of the variable pull capacitor VC, and a desired delay time is set.

また、前記第3図に示すデイレイライン4は、入力ポー
ト11.■2の一方に入力された信号をそのボートに予
め設定された所定の遅延時間だけ遅延させて出力ポート
0から出力するものである。
In addition, the delay line 4 shown in FIG. 3 is connected to the input port 11. (2) A signal input to one of ports 2 is delayed by a predetermined delay time set in advance for that port, and then output from output port 0.

なお、入力ラインは、例えばデイツプスイッチにより前
記入力ポートI□、I2に切換設定される。
Note that the input lines are switched to the input ports I□ and I2 by, for example, a dip switch.

例えば遅延回路11の遅延量を0にし、遅延回路11′
の遅延量を所定の値に設定にすることによりアダプタ1
をタイミングAのハンドシェイク信号からタイミングB
又はCのハンドシェイク信号に変換するアダプタとする
ことができる。すなわち、遅延回路11′の遅延量をt
Dl (=t1十t2)に設定すると、第4図に示すよ
うにタイミングAのハンドシェイク信号(/ACKI、
BUSYI)がタイミングBのハンドシェイク信号(/
ACK2.BUSY2)に変換される。従って、このア
ダプタ1によりタイミングAのハンドシェイク信号を出
力するプリンタとタイミングBのハンドシェイク信号を
受は付けるホストコンピュータとの接続が可能となる。
For example, the delay amount of the delay circuit 11 is set to 0, and the delay circuit 11'
By setting the delay amount to a predetermined value, adapter 1
from the handshake signal at timing A to timing B
Alternatively, it can be an adapter that converts it into a C handshake signal. That is, the delay amount of the delay circuit 11' is t
When set to Dl (=t1 + t2), the handshake signal (/ACKI,
BUSYI) is the handshake signal at timing B (/
ACK2. BUSY2). Therefore, this adapter 1 enables connection between a printer that outputs a handshake signal at timing A and a host computer that receives and receives a handshake signal at timing B.

更に遅延回路11′の遅延量をio2 (=t□+ta
)すると、タイミングAのハンドシェイク信号(/AC
KI。
Furthermore, the delay amount of the delay circuit 11' is io2 (=t□+ta
), the handshake signal at timing A (/AC
K.I.

BUSYI)はタイミングCのハンドシェイク信号(/
ACK2.BUSY2)に変換される。
BUSYI) is the handshake signal at timing C (/
ACK2. BUSY2).

また、例えば遅延回路11′の遅延量を0にし、遅延回
路11の遅延量を所定の値に設定にすることによりアダ
プタ1をタイミングCのハンドシェイク信号からタイミ
ングA又はBのハンドシェイク信号に変換するアダプタ
とすることができる。
Also, for example, by setting the delay amount of the delay circuit 11' to 0 and setting the delay amount of the delay circuit 11 to a predetermined value, the adapter 1 is converted from a handshake signal at timing C to a handshake signal at timing A or B. It can be used as an adapter.

すなわち、第5図に示すように遅延回路11の遅延量を
tDl  (=t3+t1)に設定すると、タイミング
Cのハンドシェイク信号(/ACK3゜BUSY3)は
タイミングAのハンドシェイク信号(/ACKI、BU
SYI)に変換され、更に遅延回路11の遅延量をto
2  (=t3   t2)すると、タイミングCのハ
ンドシェイク信号(/ACK3.BUSY3)はタイミ
ングBのハンドシェイク信号(/ACK2.BUSY2
)に変換される。
That is, when the delay amount of the delay circuit 11 is set to tDl (=t3+t1) as shown in FIG. 5, the handshake signal at timing C (/ACK3°BUSY3) becomes the handshake signal at timing A (/ACKI, BUSY3)
SYI) and further converts the delay amount of the delay circuit 11 to
2 (=t3 t2), the handshake signal at timing C (/ACK3.BUSY3) becomes the handshake signal at timing B (/ACK2.BUSY2).
) is converted to

また、遅延回路11及び遅延回路11′のいずれか一方
の遅延量を0にし、他方の遅延量を所定の値に設定にす
ることによりアダプタ1をタイミングBのハンドシェイ
ク信号からタイミングA又はCのハンドシェイク信号に
変換するアダプタとすることができる。すなわち、箪6
図に示すように遅延回路11′の遅延量を0にし、遅延
回路11の遅延量をtDl  (=t1+tz)に設定
すると、タイミングBのハンドシェイク信号(/ACK
2.BUSY2)はタイミングAのハンドシェイク信号
(/ACKI、BUSYI)に変換され、遅延回路11
の遅延量を0にし、遅延回路11′の遅延量をto2 
 (=ta   t2)すると、タイミングBのハンド
シェイク信号(/ACK2゜BUSY2)はタイミング
Cのハンドシェイク信号(/ACK3.BUSY3)に
変換される。
Also, by setting the delay amount of either the delay circuit 11 or the delay circuit 11' to 0 and setting the delay amount of the other to a predetermined value, the adapter 1 can be changed from the handshake signal at timing B to the timing A or C. It can be an adapter that converts the handshake signal. In other words, kettle 6
As shown in the figure, when the delay amount of the delay circuit 11' is set to 0 and the delay amount of the delay circuit 11 is set to tDl (=t1+tz), the handshake signal (/ACK
2. BUSY2) is converted into a handshake signal (/ACKI, BUSYI) at timing A, and the delay circuit 11
The delay amount of the delay circuit 11' is set to 0, and the delay amount of the delay circuit 11' is set to2.
(=ta t2) Then, the handshake signal at timing B (/ACK2°BUSY2) is converted to the handshake signal at timing C (/ACK3.BUSY3).

ところで、/ACK信号及びBUSY信号の各入出力ポ
ート間に対応する/ACK信号及びBUSY信号の各遅
延回路を2個ずつ並設し、これを切換えるようにしても
よい。
Incidentally, two delay circuits for the /ACK signal and the BUSY signal may be arranged in parallel between the respective input/output ports for the /ACK signal and the BUSY signal, and the circuits may be switched.

第7図は、そのための実施例を示す回路構成図である。FIG. 7 is a circuit configuration diagram showing an embodiment for this purpose.

同図において、51.52.51’ 、52′は遅延回
路11.11’ と同様の構成からなる遅延回路である
。また、SWは/A CK’信号入力と前記遅延回路5
1.52との接続及びBUSY’信号入力と前記遅延回
路51’、52’ との接続をそれぞれ連動して切換え
るスイッチである。
In the figure, 51, 52, 51' and 52' are delay circuits having the same structure as the delay circuit 11, 11'. Further, SW is connected to the /A CK' signal input and the delay circuit 5.
1.52 and the connection between the BUSY' signal input and the delay circuits 51' and 52', respectively.

例えば遅延回路51.52の各遅延量を0に設定し、遅
延回路51’、52’の各遅延量をそれぞれtDl (
=t1+t2)、tD2 (=t1+ta)に設定する
ことによりアダプタ5はタイミングAのハンドシェイク
信号からタイミングB又はCのいずれかのハンドシェイ
ク信号に変換可能なアダプタとすることができる。すな
わち、コモン端子(c、c’ )が端子(a、a)に接
続された場合は、BUSYI信号のみがtDl(”tl
+t2)だけ遅延され、第4図に示すようにタイミング
Aのハンドシェイク信号(/ACKI。
For example, each delay amount of the delay circuits 51 and 52 is set to 0, and each delay amount of the delay circuits 51' and 52' is set to tDl (
By setting tD2 (=t1+t2) and tD2 (=t1+ta), the adapter 5 can be configured as an adapter capable of converting a handshake signal at timing A to a handshake signal at either timing B or C. In other words, when the common terminals (c, c') are connected to the terminals (a, a), only the BUSYI signal is tDl ("tl
+t2), and the handshake signal (/ACKI.+t2) at timing A is delayed as shown in FIG.

BUSYI)はタイミングBのハンドシェイク信号(/
ACK2.BUSY2)に変換される。また、コモン端
子(c、c’ )が端子(b、b’ )に接続された場
合は、BUSYI信号のみがtD 2  (=tl +
 t3 )だけ遅延され、第4図に示すようにタイミン
グAのハンドシェイク信号(/ACKI、BUSYI)
はタイミングCのハンドシェイク信号(/ACK3.B
USY3)に変換される。
BUSYI) is the handshake signal at timing B (/
ACK2. BUSY2). Moreover, when the common terminals (c, c') are connected to the terminals (b, b'), only the BUSYI signal is tD 2 (=tl +
t3), and the handshake signal (/ACKI, BUSYI) at timing A is delayed as shown in Figure 4.
is the handshake signal at timing C (/ACK3.B
USY3).

また、遅延回路51.52の各遅延量をそれぞれtD□
 (=ta +t1 ) 、tDz ’  (=t:1
−t2)に設定し、遅延回路51’、52’の各遅延量
を0に設定することによりアダプタ5はタイミングCの
ハンドシェイク信号からタイミングA又はBのいずれか
のハンドシェイク信号に変更可能なアダプタとすること
ができる。この場合、出力されるハンドシェイク信号(
/ACK、BUSY)は、スイッチSWのコモン端子(
c、c’ )が端子(a、a’ )に接続されると、端
子(a。
Also, each delay amount of the delay circuits 51 and 52 is tD□
(=ta +t1), tDz' (=t:1
-t2) and setting each delay amount of the delay circuits 51' and 52' to 0, the adapter 5 can change the handshake signal at timing C to the handshake signal at either timing A or B. Can be an adapter. In this case, the output handshake signal (
/ACK, BUSY) are the common terminals of the switch SW (
c, c') is connected to the terminal (a, a'), the terminal (a.

a′)に接続されると、タイミングAのハンドシェイク
信号(/ACKI、BUSYI)となり、端子(b、b
’ )に接続されると、タイミングBのハンドシェイク
信号(/ACK2.BUSY2)となる(第5図参照)
a'), it becomes a handshake signal (/ACKI, BUSYI) at timing A, and the terminals (b, b
), it becomes a handshake signal (/ACK2.BUSY2) at timing B (see Figure 5).
.

また、遅延回路51.52の各遅延量をそれぞれtDx
   (=tl +t2 ) 、0に設定し、遅延回路
51’、52’の各遅延量をOS tD2(=t3  
tz)に設定することによりアダプタ5はタイミングB
のハンドシェイク信号からタイミングA又はCのいずれ
かのハンドシェイク信号に切換可能なアダプタとするこ
とができる。この場合、出力されるハンドシェイク信号
(/A CK。
In addition, each delay amount of the delay circuits 51 and 52 is tDx.
(=tl +t2), set to 0, and set each delay amount of the delay circuits 51' and 52' to OS tD2 (=t3
tz) by setting the adapter 5 to timing B.
The adapter can switch from the handshake signal at timing A to the handshake signal at timing A or C. In this case, the handshake signal (/ACK) is output.

B U S Y)は、スイッチSWのコモン端子(C9
C′)が端子(a、a’ )に接続されると、タイミン
グAのハンドシェイク信号(/ACKI、BUSYI)
となり、端子(b、b’ )に接続されると、タイミン
グCのハンドシェイク信号(/ACK3.BUSY3)
となる(第6図参照)。
BUSY) is the common terminal (C9
C') is connected to the terminal (a, a'), the handshake signal (/ACKI, BUSYI) at timing A
When connected to the terminals (b, b'), the handshake signal (/ACK3.BUSY3) at timing C is generated.
(See Figure 6).

この実施例では、スイッチSWを切換えることにより異
なるタイミング関係のハンドシェイク信号に変換して出
力することができるので、プリンタをセントロニクスイ
ン・ターフェイスを有する全てのホストコンピュータに
簡単、かつ、容易に接続することができる。
In this embodiment, by changing the switch SW, it is possible to convert and output handshake signals with different timing relationships, so the printer can be easily and easily connected to any host computer that has a Centronics interface. can do.

なお、所定のタイミング関係を有するハンドシェイク信
号を異なるタイミング関係のハンドシェイク信号に変換
するための/ACK信号及びBUSY信号の各遅延回路
の遅延量は、上記実施例に限られるものではなく、種々
の組合せを採用することができる。
Note that the amount of delay of each delay circuit for the /ACK signal and the BUSY signal for converting a handshake signal having a predetermined timing relationship into a handshake signal having a different timing relationship is not limited to the above embodiment, and may be varied. A combination of these can be adopted.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、周辺装置からホス
トコンピュータへ送出される所定のタイミング関係を有
するハンドシェイク信号を他のタイミング関係を有する
ハンドシェイク信号に変換して中継するようにしたので
、周辺装置のサポートしているハンドシェイク信号のタ
イミング関係がホストコンピュータのサポートしている
ハンドシェイク信号のタイミング関係と異なる場合にも
、該周辺装置を簡単、かつ、容易にホストコンピュータ
に接続することできる。従って、本発明に係るアダプタ
を使用することによりプリンタ等の周辺装置若しくはホ
ストコンピュータを増設したり、システム変更を行う場
合、低コストで設備の有効利用を図ることができる。
As explained above, according to the present invention, a handshake signal having a predetermined timing relationship sent from a peripheral device to a host computer is converted into a handshake signal having another timing relationship and then relayed. Even when the timing relationship of the handshake signals supported by the peripheral device is different from the timing relationship of the handshake signals supported by the host computer, the peripheral device can be simply and easily connected to the host computer. . Therefore, by using the adapter according to the present invention, when adding peripheral devices such as printers or host computers, or changing the system, it is possible to effectively utilize equipment at low cost.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係るアダプタをプリンタとホストコン
ピュータとの間に介在させた構成図、東2図は遅延回路
の一実施例を示す図、第3図は遅延回路の他の実施例を
示す図、第4図はハンドシェイク信号のタイミング関係
をタイミングAからタイミングB、Cへ変換する動作を
説明するためのタイムチャート、第5図はハンドシェイ
ク信号ノタイミング関係をタイミングBからタイミング
A、Cへ変換する動作を説明するためのタイムチャート
、第6図はハンドシェイク信号のタイミング関係をタイ
ミングCからタイミングA、Bへ変換する動作を説明す
るためのタイムチャート、第7図は、本発明に係るアダ
プタの第2実施例の回路構成を示す図、第8図〜第10
図はセントロニクス仕様準拠の/ACK信号とBUSY
信号とのタイミングの関係を示すタイムチャートである
。 1.5・・・アダプタ、2・・・プリンタ、3・・・ホ
ストコンピュータ、4・・・デイレイライン、11.1
1’ 、51.51’ 、52.52’・・・遅延回路
、R・・・抵抗、VC・・・バリアプルコンデンサ。 特許出願人      三田工業株式会社代 理 人 
     弁理士 小谷悦司同        弁理士
 長1)正 向        弁理士 伊藤孝夫 第 図 第 図 第 図 第 図 第 図 第 図 bulb工 第 図 第 図 第 図
Fig. 1 is a block diagram showing an adapter according to the present invention interposed between a printer and a host computer, Fig. 2 is a diagram showing one embodiment of a delay circuit, and Fig. 3 is a diagram showing another embodiment of the delay circuit. 4 is a time chart for explaining the operation of converting the timing relationship of handshake signals from timing A to timing B, C, and FIG. 5 is a time chart for explaining the operation of converting the timing relationship of handshake signals from timing B to timing A, FIG. 6 is a time chart for explaining the operation of converting the handshake signal from timing C to timing A and B. FIG. 7 is a time chart for explaining the operation of converting the timing relationship of the handshake signal from timing C to timing A and B. 8 to 10 are diagrams showing the circuit configuration of the second embodiment of the adapter according to
The diagram shows the /ACK signal and BUSY according to Centronics specifications.
3 is a time chart showing a timing relationship with a signal. 1.5...Adapter, 2...Printer, 3...Host computer, 4...Delay line, 11.1
1', 51.51', 52.52'...Delay circuit, R...Resistor, VC...Variable pull capacitor. Patent applicant Agent: Sanda Kogyo Co., Ltd.
Patent Attorney Etsushi Kotani Patent Attorney Chief 1) Masamukai Patent Attorney Takao Ito

Claims (1)

【特許請求の範囲】 1、ホストコンピュータと周辺装置間に介在され、該周
辺装置からホストコンピュータへ送出される所定のタイ
ミング関係を有する2つのパルス信号からなるハンドシ
ェイク信号の中継を行うアダプタであって、入力される
ハンドシェイク信号のタイミング関係を他のタイミング
関係に変更するタイミング関係変換手段を備えたことを
特徴とするアダプタ。 2、前記タイミング関係変換手段は、前記2つのパルス
信号の少なくとも一方を所定時間だけ遅延させる遷延手
段からなることを特徴とする請求項1記載のアダプタ。
[Claims] 1. An adapter that is interposed between a host computer and a peripheral device and relays a handshake signal consisting of two pulse signals having a predetermined timing relationship and sent from the peripheral device to the host computer. An adapter characterized in that it is provided with a timing relationship converting means for changing the timing relationship of the input handshake signal to another timing relationship. 2. The adapter according to claim 1, wherein the timing relationship conversion means comprises delay means for delaying at least one of the two pulse signals by a predetermined time.
JP2135600A 1990-05-24 1990-05-24 Adapter Pending JPH0433043A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2135600A JPH0433043A (en) 1990-05-24 1990-05-24 Adapter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2135600A JPH0433043A (en) 1990-05-24 1990-05-24 Adapter

Publications (1)

Publication Number Publication Date
JPH0433043A true JPH0433043A (en) 1992-02-04

Family

ID=15155609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2135600A Pending JPH0433043A (en) 1990-05-24 1990-05-24 Adapter

Country Status (1)

Country Link
JP (1) JPH0433043A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6295300B1 (en) 1998-07-30 2001-09-25 Nec Corporation Circuit and method for symmetric asynchronous interface
US6677107B1 (en) 1999-06-30 2004-01-13 Hitacji, Ltd. Method for manufacturing semiconductor integrated circuit device, optical mask used therefor, method for manufacturing the same, and mask blanks used therefor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6295300B1 (en) 1998-07-30 2001-09-25 Nec Corporation Circuit and method for symmetric asynchronous interface
US6677107B1 (en) 1999-06-30 2004-01-13 Hitacji, Ltd. Method for manufacturing semiconductor integrated circuit device, optical mask used therefor, method for manufacturing the same, and mask blanks used therefor
US7125651B2 (en) 1999-06-30 2006-10-24 Renesas Technology Corp. Method of manufacturing semiconductor integrated circuit device optical mask therefor, its manufacturing method, and mask blanks
KR100738288B1 (en) * 1999-06-30 2007-07-12 가부시키가이샤 히타치세이사쿠쇼 Method for manufacturing semiconductor integrated circuit device, optical mask used therefor, method for manufacturing the same, and mask blanks used therefor

Similar Documents

Publication Publication Date Title
US5696949A (en) System for PCI slots expansion using asynchronous PCI-to-PCI bridge with clock generator for providing clock signal to the expansion mother board and expansion side of bridge
EP1134668B1 (en) Data communication link between two ASICs
US7231473B2 (en) Dual channel universal serial bus structure
JPH0433043A (en) Adapter
JPH0433041A (en) Adapter
US6098135A (en) Bus arbitration interface for transferring signals converted in serial
JPH0433042A (en) Adapter
JP2719734B2 (en) Serial communication device
JPS59177629A (en) Data transfer system
JPS62159174A (en) Synchronous signal processing circuit
KR900007704B1 (en) Periphery control system in electronic exchanges
JPH11175126A (en) Function adding method for cnc device
JPH0363161A (en) Printer server exclusive system
JP3037174B2 (en) Serial data transmission device and serial data transmission method
JP3275975B2 (en) Interface circuit
JP3440794B2 (en) Communication terminal device
JPH05252163A (en) Remote input/output device
JP2677274B2 (en) Variable length serial data communication system
JPH0433044A (en) Peripheral device
KR880002509Y1 (en) Network interface circuit of computer
KR930007593Y1 (en) Control signal oscillating circuit for data input & output between apparatus
JPH0434639A (en) Peripheral device
JPH0421231A (en) Serial input and output communication method
JPH0425250A (en) Local area network
JPS63100559A (en) Bus arbitrating circuit