KR880002509Y1 - Network interface circuit of computer - Google Patents

Network interface circuit of computer Download PDF

Info

Publication number
KR880002509Y1
KR880002509Y1 KR2019850004128U KR850004128U KR880002509Y1 KR 880002509 Y1 KR880002509 Y1 KR 880002509Y1 KR 2019850004128 U KR2019850004128 U KR 2019850004128U KR 850004128 U KR850004128 U KR 850004128U KR 880002509 Y1 KR880002509 Y1 KR 880002509Y1
Authority
KR
South Korea
Prior art keywords
data
network
computer
terminal
input
Prior art date
Application number
KR2019850004128U
Other languages
Korean (ko)
Other versions
KR860013736U (en
Inventor
정병권
이상은
Original Assignee
주식회사 금 성 사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금 성 사, 허신구 filed Critical 주식회사 금 성 사
Priority to KR2019850004128U priority Critical patent/KR880002509Y1/en
Publication of KR860013736U publication Critical patent/KR860013736U/en
Application granted granted Critical
Publication of KR880002509Y1 publication Critical patent/KR880002509Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/437Ring fault isolation or reconfiguration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)

Abstract

내용 없음.No content.

Description

퍼스널 컴퓨터의 네트워크 인터페이스 회로Network interface circuit of personal computer

제1도는 본 고안의 네트워크 인터페이스 회로를 이용한 링 네트워크의 구성도.1 is a configuration diagram of a ring network using a network interface circuit of the present invention.

제2도는 본 고안의 네트워크 인터페이스 회로의 상세 회로도.2 is a detailed circuit diagram of a network interface circuit of the present invention.

제3도는 네트워크 상태 검색 인터 페이스의 타이밍 챠트.3 is a timing chart of a network state search interface.

제4도는 종래의 네트워크 인터페이스의 블록 구성도.4 is a block diagram of a conventional network interface.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 시리알 이터페이스 20 : 네트워크 상태 검색 인터 페이스10: Serial interface 20: Network status search interface

30 : 퍼스널 컴퓨터 본체 RxD : 수신 데이타 입력단자30: Personal computer main unit RxD: Receive data input terminal

TxD : 전송 데이타 출력단자TxD: Transmission data output terminal

IEI : 데이타 전송 가능여부 검색 입력단자IEI: Search input terminal for data transmission

IEO : 데이타 전송 가능여부 검색 출력단자IEO: Search output terminal for data transmission

IC1: IC I1~I3: 인버터IC 1 : IC I 1 ~ I 3 : Inverter

OR : 오어 게이트 B1,B2: 버퍼OR: or gate B 1 , B 2 : buffer

R1,R2: 저항 C1,C2: 콘덴서R 1 , R 2 : Resistor C 1 , C 2 : Capacitor

D1,D2: 다이오드D 1 , D 2 : Diode

본 고안은 링 네트워크(Ring Network)를 형성하기 위한 퍼스널 컴퓨터의 네트워크 인터페이스 회로에 관한 것이다.The present invention relates to a network interface circuit of a personal computer for forming a ring network.

종래의 네트워크 인터페이스 회로 구성은 제4도에 나타내 바와같이, 버스(Bus) 인터베이스, 네트워크 인터페이스 제어기, 메모리 등으로 이루어지며, 퍼스널 컴퓨터 상호간의 정보 교환은, 시분할(Time Sharing) 방식 혹은 토큰패싱(Token Passing)에 의한 전송에 의하여 이루어 진다.The conventional network interface circuit configuration is composed of a bus interbase, a network interface controller, a memory, and the like, as shown in FIG. 4, and information exchange between personal computers is time-sharing or token passing. By passing).

즉, 퍼스널 컴퓨터 본체가, 네트워크 내의 다른 가입자가 데이타 전송 선로를 사용하고 있는지의 여부를 판단하여, 자신이 데이타를 전송 할 수 있는 상태가 되면, 데이타 전송을 제어하는 네트워크 인터페이스 제어기 및 버스 인터페이스를 이용하여 다른 퍼스널 컴퓨터와 상호 전송을 행하게 되므로서 정보와 상호 교환이 이루어지도록 구성된 것이었으므로, 이는, 고가의 인터페이스 제어회로를 사용하여야 함은 물론 별도의 소프트웨어를 필요로하는 결점이 있었다.That is, the personal computer main body determines whether or not another subscriber in the network is using a data transmission line, and when it is in a state where it can transmit data, it uses a network interface controller and a bus interface that controls data transmission. Since it was configured to exchange information with other personal computers, it was necessary to use expensive interface control circuits, as well as to require separate software.

본 고안은 상기와 같은 결점을 감안하여 간단한 구성의 하드웨어 검색(Hardware Check) 회로에 의하여 네트워크를 구성하고 았는 퍼스널 컴퓨터 상호간의 데이타 전송을 용이하게 행할 수 있도록 안출한 것으로서, 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.The present invention has been made in view of the above-described drawbacks to facilitate data transmission between personal computers that have constituted a network by a hardware check circuit of a simple configuration. The explanation is as follows.

제2도는, 제1도에 도시한 링 네트워크를 구성하고 있는 네트워크 인터페이스의 상세 회로도로서, 네트워크내의 데이타 전송 선로에 다른 컴퓨터의 데이타가 이미 전송되고 있는지(Busy 상태)의 여부를 판단하여 자신의 데이타 전송 가능 여부를 판단하는 인버터(I1), (I2), (I3), 콘덴서(C1), (C2), 저항(R1), (R2), 다이오드(D1), (D2), IC(IC1) 및 버퍼 (B1), (B2)로 된 네트워크 상태 검색 인터페이스(20)에 데이타의 송수신에 의한 시리알 인터페이스(10) 및 퍼스널 컴퓨터 본체(30)의 입출력 포트(I/O)와 데이타 입출력 단자(DT1)를 접속하고, 상기 시리알 인터페이스(10)의 출력단자와 수신 데이타 입력단자(RxD)는, 출격측이 전송데이타 출력 단자(TxD)에 접속된 오어 게이트(OR)의 양측 입력단자에 접속하여 구성한다.FIG. 2 is a detailed circuit diagram of the network interface constituting the ring network shown in FIG. 1, which determines whether or not data of another computer is already transmitted (Busy state) on a data transmission line in the network. Inverter (I 1 ), (I 2 ), (I 3 ), capacitor (C 1 ), (C 2 ), resistor (R 1 ), (R 2 ), diode (D 1 ), (D 2 ) of the serial interface 10 and the personal computer body 30 by sending and receiving data to and from the network state retrieval interface 20 composed of (D 2 ), IC (IC 1 ), and buffers (B 1 ), (B 2 ). The input / output port I / O and the data input / output terminal DT 1 are connected, and the output terminal and the received data input terminal RxD of the serial interface 10 are connected to the transmission data output terminal TxD. It is configured by connecting to both input terminals of the connected OR gate OR.

또한, 링 네트워크를 구성하기 위하여는, 링 네트워크내에 가입될 n개의 퍼스널 컴퓨터수에 대응한 수량만큼 상기의 네트워크 인터페이스 회로를 구성하여 n개의 퍼스널 컴퓨터에 각각 접속하고, 다음에 설명하는 바와같이 연결하여서 제1도에 도시한 바와 같은 링 네트워크를 구성한다.In addition, in order to form a ring network, the network interface circuits described above are configured by the number corresponding to the number of n personal computers to be joined in the ring network, connected to each of the n personal computers, and connected as described below. A ring network as shown in FIG. 1 is constructed.

즉, 상기한 바와같이 구성된 네트워크 인터페이스 회로중 n-1번째의 네트워크 인터페이스 회로(Nn-1)(n-1번째의 퍼스널 컴퓨터에 접속된 것임)의 수신데이타 입력단자(RxD)와 네트워크 상태 검색 인터 페이스(20)의 데이타 전송 가능여부 검색 입력단자(IEI)는, 앞단의 n-2번째의 퍼스널 컴퓨터에 접속된 n-2번째 네트워크 인터페이스 회로(Nn-2)의 전송 데이타 출력단자(TxD) 및 네트워크 상태 검색 인터페이스(20)의 데이타 전송 가능여부 검색 출력단자 (IEO)에 각각 연결하고, 상기 n-1번째 워크 인터 페이스 회로(Nn-1)의 전송데이타 출력단자(TxD) 및 네트워크 상태 검색 인터 페이스(20)의 데이타 전송 가능여부 검색 출력단자(IEO)는, 뒷단의 n번째 퍼스널 컴퓨터에 접속된 n번째 네트워크 인터 페이스 회로(Nn)의 수신 데이타 입력단자(RxD) 및 네트워크 상태 검색 인터 페이스(20)의 데이타 전송가능여부 검색 입력 단자(IEI)에 연결되며, 상기 n-2번째 및 n 번째 네트워크 인터 페이스 회로(Nn-2),(Nn)의 수신 데이타 입력단자(RxD)와 전송 데이타 출력단자(TxD) 및 네트 워크 상태 검색 인터 페이스(20)의 데이타 전송 가능엽여부 검색 입, 출력 단자(IEI),(IEO)는 상기에서 설명한 바와같은 방법으로 앞단 및 뒷단 컴퓨터에 접속된 네트 워크 페이스 회로에 각각 연결하여 링 네트워크를 구성한다.That is, the reception data input terminal RxD and the network state search of the n-1 th network interface circuit N n-1 (connected to the n-1 th personal computer) among the network interface circuits configured as described above. The data transfer possibility search input terminal (IEI) of the interface 20 is a transmission data output terminal (TxD) of the n-2nd network interface circuit (N n-2 ) connected to the n-2th personal computer of the preceding stage. And the transmission data output terminal (TxD) and the network of the n-1 th work interface circuit (N n -1), respectively, connected to the data transmission availability search output terminal (IEO) of the network status search interface 20, respectively. The data transmission availability search output terminal IEO of the status search interface 20 is a reception data input terminal RxD of the nth network interface circuit N n connected to the nth personal computer at the rear stage and a network state. Search Whether or not data transfer is possible in the interface 20 is coupled to the search input (IEI), the n-2-th and n-th network interface circuitry (N n-2), (N n) receive data input (RxD of ), And the data transmission possibility of the transmission data output terminal (TxD) and the network status search interface 20. The input, output terminals (IEI), and (IEO) are connected to the front and rear computers in the manner described above. Each ring network is connected to each connected network face circuit.

이와같이 구성된 본 고안의 작용효과를 설명하면 다음과 같다.Referring to the effect of the present invention configured as described above are as follows.

제1도에 도시한 n-1번째의 퍼스널 컴퓨터가 n번째의 퍼스널 컴퓨터에 데이타를 송신하는 과정을 살펴보면, n-1번째 컴퓨터는 제2도에 도시한 버터(B1)를 통하여 데이타 전송 가능여부 검색 포트(DT2)로 인가되는 신호로서 데이타 전송 가능여부 검색 출력단자(IEO)의 데이타 전송 가능 상태를 확인하여 하이상태(즉, Non Busy 상태)이면, 입출력 포트(I/O)로 클럭 신호를 출력하여 IC (IC1)의 클럭단자(CK)에 인가하므로서 IC(IC1)로 하여금 데이타 전송 가능여부 검색 출력단자(IEO)의 신호를 로우상태로 만들어 n-1번째의 컴퓨터 자신이 지금부터 데이타 전송 선로를 사용하겠다는 신호(Busy 상태)를 n번째 컴퓨터에 알려주게 된다.Referring to a process in which the n-1th personal computer shown in FIG. 1 transmits data to the nth personal computer, the n-1th computer can transmit data through the butter B 1 shown in FIG. Whether the data can be transmitted as a signal applied to the search port (DT 2 ). Check the data transmission possible state of the search output terminal (IEO), and if it is high (ie, non-busy state), the clock is input to the input / output port (I / O). outputting a signal to IC (IC 1) clock terminal (CK) is hameuroseo IC (IC 1) to enable data transfer availability search output (IEO) to create a low state n-1 of the second computer on their signals to the From now on, it will signal the nth computer that it is using the data transmission line (Busy state).

이때 데이타 전송 가능여부 검색 입력 단자(IEI)를 통하여 n-1번째 컴퓨터의 데이타 전송 가능 여부 검색 출력단자(IEO)로 부터 데이타 전송 선로를 사용하겠다는 신호인 로우상태의 신호를 받은 n번째 컴퓨터에 접속된 네트워크 상태 검색 인터 페이스(20)의 인버터(I1), 콘덴서(C2), 저항(R2), 다이오드(D2) 및 인버터(I3)를 통하여 IC (IC1)의 클리어 단자(CL)에 펄스를 인가하게 되므로 제3도에 도시한 바와같이 데이타 전송 가능여부 검색 출력단자(IEO)를 로우상태로 만들게 되고, 이때의 로우상태(Busy 상태)의 신호는 다음단에 연결된 네트워크 상태 검색 이터 페이스(20)의 데이타 전송 가능 여부 검색 출력단자(IEO)를 로우상태로 만든다.In this case, the n-1 computer receives data from the n-1 computer that can transmit data from the n-1 computer. Terminal of the IC (IC 1 ) via the inverter (I 1 ), capacitor (C 2 ), resistor (R 2 ), diode (D 2 ) and inverter (I 3 ) of the network status search interface 20. Since a pulse is applied to CL), as shown in FIG. 3, the data transmission possibility search output terminal (IEO) is made low, and the signal of the low state (Busy state) is connected to the next stage. Whether or not the search data interface 20 can transmit data The search output terminal IEO is set low.

이와 같이 순차적으로 n번째 이후의 컴퓨터들에 데이타 전송선로를 사용한다는 신호를 알려주어 데이타 전송선로를 이용하지 못하도록 한 다음 n-1번째 컴퓨터만의 데이타를 시리알 인터페이스(10)의 출력단자에서 오어게이트(OR) 및 전송데이타 출력단자(TxD)를 통하여 다른 컴퓨터로 전송하기 시작한다.As such, signals to the nth and subsequent computers are used to transmit the data transmission line so that the data transmission line cannot be used, and then the data of only the n-1th computer is taken from the output terminal of the serial interface 10. The transmission starts to another computer via the gate OR and the transmission data output terminal TxD.

이와같이 전송 데이타 출력단자(TxD)를 통하여 데이타를 전송하면 n번째 컴퓨터는 본 고안 네트워크 인터페이스 회로(20)에서의 수신 데이타 입력단자(RxD)를 통하여 데이타를 수신하게 되고, 오어 게이트(OR)를 통하여는 다음의 컴퓨터에 수신된 데이타를 전송하게 되며, 네트워크에 가입된 모든 컴퓨터들을 상기에서 설명한 바와같은 동일한 절차에 의하여 순차적으로 n-1번째의 컴퓨터에서 전송한 데이타를 수신하다.When data is transmitted through the transmission data output terminal TxD in this manner, the nth computer receives the data through the reception data input terminal RxD in the network interface circuit 20 of the present invention, and through the OR gate OR. Transmits the received data to the next computer, and all the computers joined to the network receive the data transmitted from the n-th computer sequentially by the same procedure as described above.

한편, 상기에서 설명한 바와같이 데이타가 전송될때 n-1번째 컴퓨터는 전송 데이타 출력단자(TxD)를 통하여 전송한 자신의 데이타가 네트워크내에 전송되면, 자신의 수신 데이타 입력단자(RxD)를 통하여 자신의 데이타를 수신하게 되는데, 이와같이 수신한 데이타는 송신한 데이타와 비교할 수 있게 되므로 전송상의 이상 유무를 판별할 수 있게 됨은 물론 에러(Error)의 교정이 용이하게 된다.On the other hand, as described above, when data is transmitted, the n-th computer receives its own data through its received data input terminal RxD if its data transmitted through the transmission data output terminal TxD is transmitted in the network. The data is received, and thus the received data can be compared with the transmitted data, so that it is possible to determine whether there is an abnormality in the transmission, as well as to correct an error.

한편, 상기한 바와같이 데이터가 전송되고, 이어서 데이타 전송이 완료되면, n-1번째 컴퓨터는 입출력 포토(I/O)로 클럭신호를 출력하여 IC (IC)의 클럭 신호단자(CK)에 인가하므로서, IC (IC)로 하여금 데이타 전송 가능여부 검색 출력단자 (IEO)의 신호를 하이 상태로 만들어 n번째 컴퓨터에 접속된 네트 워크 상태 검색 인터페이스(20)의 데이타 전송 가능여부 검색 입력단자(IEI)에 인가하여 데이타 전송 선로가 비어있는 상태(Non Busy 상태)임을 n번째 컴퓨터에 알려주게 된다.On the other hand, when data is transferred as described above, and then data transfer is completed, the n-th computer outputs a clock signal to the input / output port (I / O) and applies it to the clock signal terminal CK of the IC (IC). Thus, the IC (IC) causes the data transfer possible search output terminal (IEO) signal to be in a high state so that the data transfer capability search input terminal (IEI) of the network state search interface 20 connected to the nth computer is allowed. In this case, the nth computer is informed that the data transmission line is empty (Non Busy state).

이와같이 n번째 컴퓨터의 데이타 전송 가능여부 검색 입력단자(IEI)를 통하여 인가된 하이상태의 신호는, 버퍼(B2), 콘덴서(C1), 저항(R1), 다이오드 (D1) 및 인버터(I2)를 통하여 IC (IC1)의 프리세트 단자(PR)에 제3도에 도시한 바와같은 리세트(Reset) 펄스를 인가하여 데이타 전송 가능여부 검색 출력단자(IEO)를 하이상태(Non Busy상태)로 만들게 되고, 이와 동일한 절차에 의하여 순차적으로 n번째 이후의 컴퓨터들에게 선로가 비어 있는 상태(Non Busy상태)임을 알려주어 다른 컴퓨터가 데이터 전송 선로를 사용할 수 있도록 하는 것이다.In this way, the high-state signal applied through the nth computer's data transmission availability search input terminal (IEI) includes a buffer (B 2 ), a capacitor (C 1 ), a resistor (R 1 ), a diode (D 1 ), and an inverter. A reset pulse as shown in FIG. 3 is applied to the preset terminal PR of the IC (IC 1 ) via (I 2 ) to turn the data transmission possible search output terminal (IEO) high ( Non-busy state, and the same procedure sequentially informs the nth and subsequent computers that the line is empty (Non Busy state) so that other computers can use the data transmission line.

이상에서 설명한 바와같이 동작되는 본 고안은 링 네트워크를 이용한 간단한 구성의 하드웨어 검색에 의하여 제작비가 저렴하고, 인터페이스 소프트 웨어 작성이 용이할뿐만이 아니라, 에러의 교정 또한 용이한 효과를 제공하는 것이다.The present invention, which is operated as described above, provides an effect that the manufacturing cost is low by a simple hardware search using a ring network, and the interface software is not only easy to write, but also easy to correct errors.

Claims (1)

네트워크 내의 데이타 전송 선로에 다른 컴퓨터의 데이타가 이미 전송되고 있는지 여부를 판단하여 자신의 데이타 전송 가능 여부를 판단하는 인버터 (I1),(I2),(I3), 콘덴서(C),(C), 저항(R1)(R2), 다이오드(D1)(D2), IC(IC2) 및 버퍼(B1)(B2)로 네트워크 상태 검색 인터페이스(20)에 데이타의 송수신을 위한 시리알 인터페이스(10) 및 퍼스널 컴퓨터 본체(30)의 입출력포트(I/O)와 데이타 입출력 단자(DT)를 접속하고, 상기 시리알 인터페이스(10)의 출력단자와 수신 데이타 입력단자(RxD)는 출력측이 전송 데이타 출력측이 전송 데이타 출력 단자(TxD)인 오어 게이트(OR)의 양측 입력단자에 접속하여 네트워크 인터페이스를 구성하고, 상기 네트워크 인터페이스의 수신 데이타 입력단자(RxD) 및 전송 데이타 출력단자(TxD)는 앞단 컴퓨터의 전송 데이타 출력단자(TxD) 및 뒷단 컴퓨터의 수신 데이타 입력단자(RxD)에 각각 연결하고, 상기 네트워크 인터페이스의 데이타 전송 가능 여부 검색 입,출력 단자(IEI),(IEO)는 앞단 및 뒷단 컴퓨터의 데이타 전송 가능여부 검색 출력단자(IEO) 및 입력단자(IEI)에 각각 연결 구성하여 링 네트워크를 형성하므로서, 에러의 교정 및 데이타 전송이 쉽게 이루어지도록 한 퍼스널 컴퓨터의 네트워크 인터 페이스 회로.Inverter (I 1 ), (I 2 ), (I 3 ), condenser (C), () to determine whether data of another computer is already transmitted to the data transmission line in the network. C), resistance (R 1 ) (R 2 ), diode (D 1 ) (D 2 ), IC (IC 2 ) and buffer (B 1 ) (B 2 ) to send and receive data to the network status search interface 20 Connecting the input / output port (I / O) and the data input / output terminal (DT) of the serial interface 10 and the personal computer main body 30 for the first time, and the output terminal and the received data input terminal of the serial interface 10 ( RxD) is connected to both input terminals of an OR gate whose output side is a transmission data output terminal (TxD) or a transmission data output terminal (TxD) to form a network interface, and the received data input terminal (RxD) and transmission data output of the network interface. Terminal (TxD) is the transmission data output terminal (TxD) of the front computer. Connect to the receiving data input terminal (RxD) of the back computer, and search for data transmission capability of the network interface. Input and output terminals (IEI) and (IEO) are the data transmission of the front and back computers. Network interface circuit of a personal computer that makes it easy to correct an error and transmit data by forming a ring network by connecting to an input terminal (IEI) and an input terminal (IEI), respectively.
KR2019850004128U 1985-04-13 1985-04-13 Network interface circuit of computer KR880002509Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850004128U KR880002509Y1 (en) 1985-04-13 1985-04-13 Network interface circuit of computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850004128U KR880002509Y1 (en) 1985-04-13 1985-04-13 Network interface circuit of computer

Publications (2)

Publication Number Publication Date
KR860013736U KR860013736U (en) 1986-11-18
KR880002509Y1 true KR880002509Y1 (en) 1988-07-13

Family

ID=19241349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850004128U KR880002509Y1 (en) 1985-04-13 1985-04-13 Network interface circuit of computer

Country Status (1)

Country Link
KR (1) KR880002509Y1 (en)

Also Published As

Publication number Publication date
KR860013736U (en) 1986-11-18

Similar Documents

Publication Publication Date Title
US5416909A (en) Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor
US4390969A (en) Asynchronous data transmission system with state variable memory and handshaking protocol circuits
US5179670A (en) Slot determination mechanism using pulse counting
US4050097A (en) Synchronization technique for data transfers over an asynchronous common bus network coupling data processing apparatus
US4385350A (en) Multiprocessor system having distributed priority resolution circuitry
US5469473A (en) Transceiver circuit with transition detection
US4257099A (en) Communication bus coupler
JP3384838B2 (en) Interface device
US6839785B2 (en) System for and method of interfacing expansion modules with programmable logic controllers (PLC)
US4612542A (en) Apparatus for arbitrating between a plurality of requestor elements
US5128666A (en) Protocol and apparatus for a control link between a control unit and several devices
US5008880A (en) Data transmission apparatus
KR880002509Y1 (en) Network interface circuit of computer
US3999170A (en) Multiple access interconnect system
US5056110A (en) Differential bus with specified default value
US5371863A (en) High speed processor bus extension
US4437158A (en) System bus protocol interface circuit
US4972518A (en) Logic integrated circuit having input and output flip-flops to stabilize pulse durations
JP3021855B2 (en) Serial data transfer device
US5175832A (en) Modular memory employing varying number of imput shift register stages
EP0130471A2 (en) Interface controller for connecting multiple asynchronous buses and data processing system including such controller
US4910705A (en) ESDI interface control circuit
US4241419A (en) Asynchronous digital data transmission system
US6408353B1 (en) Microcomputer having sampling function of retry requesting signal in syncronization with strobe signal
US4747106A (en) Parity checker circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19951226

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee