JPH0432941A - Method of controlling update of data base of redundant processor in process control system - Google Patents

Method of controlling update of data base of redundant processor in process control system

Info

Publication number
JPH0432941A
JPH0432941A JP2138633A JP13863390A JPH0432941A JP H0432941 A JPH0432941 A JP H0432941A JP 2138633 A JP2138633 A JP 2138633A JP 13863390 A JP13863390 A JP 13863390A JP H0432941 A JPH0432941 A JP H0432941A
Authority
JP
Japan
Prior art keywords
controller
primary
database
updating
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2138633A
Other languages
Japanese (ja)
Other versions
JP2603880B2 (en
Inventor
F Mclaughlin Paul
ポール・エフ・マクラフリン
H Modi Pankai
パンカイ・エイチ・モデイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell Inc
Original Assignee
Honeywell Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Inc filed Critical Honeywell Inc
Priority to JP2138633A priority Critical patent/JP2603880B2/en
Publication of JPH0432941A publication Critical patent/JPH0432941A/en
Application granted granted Critical
Publication of JP2603880B2 publication Critical patent/JP2603880B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Safety Devices In Control Systems (AREA)
  • Control By Computers (AREA)

Abstract

PURPOSE: To hold the data base of a redundant controller at a process control system by updating the data base related with a 1st-order controller and simultaneously transferring prescribed information stored in a 1st-order data base to a 2nd-order controller. CONSTITUTION: A 1st-order controller 30 executes the defined control function of a process control system 10. This function also contains the update of the data base related with the 1st-order controller 30 after the execution of the defined control function, and the change due to that update is utilized for updating the data base related with a 2nd-order controller 40. Then, the predetermined information stored in the 1st-order data base is collected simultaneously with the update of the data base. After the execution of the control function is completed, the predetermined information is transferred to the 2nd-order controller 40 and the data base of the 2nd-order controller is updated. Thus, the data base of a redundant controller 20 at the system 10 can be held.

Description

【発明の詳細な説明】 この発明は、1次データベースとプロセスコントロール
システム内の1つの冗長プロセッサの1つのデータベー
スの2次イメージとの間の一貫性を維持する方法、詳述
すれば、1次データベースへの変更を追跡し、2次デー
タベースへの変更を行い、変更した所定のエリヤだけ更
新し、それによって更新機能の実行効率を上げる方法に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a method for maintaining consistency between a primary database and a secondary image of a database of a redundant processor in a process control system. The present invention relates to a method for tracking changes to a database, making changes to a secondary database, and updating only predetermined areas that have changed, thereby increasing the efficiency of the update function.

1979年2月2日J、A、Hoganに交付された米
ri1%許第4.133.027号および1979年2
月20日Y、Ks11esに交付された米国特許第4.
141.066号に記載のバックアッププロセスコント
ローラの有するプロセスコントロールシステムには、専
用のランダムアクセスメモリ(RAM)および専用読出
し専用記憶素子(ROM)を含んでいる。バックアップ
コントローラは本質的には使用されていないか、または
バックグラウンドタスクを果すことができるが、そのタ
スクは直接プロセスコントロール機能に関連しているも
のではない。1次プロセスコントローラのどれかが故障
した場合、それを検知した後すぐに故障したコントロー
ラのRAMに記憶されているデータは、1次コントロー
ラを作動させるためにバックアップコントローラのRA
Mに転送しなければならない。これらのシステムは1対
N冗長方式を示す。
U.S. RI 1% Permit No. 4.133.027 issued to J.A. Hogan on February 2, 1979 and 2/1979.
U.S. Patent No. 4 issued to Y, Ks11es on May 20th.
The backup process controller described in No. 141.066 includes a process control system that includes dedicated random access memory (RAM) and dedicated read-only storage (ROM). The backup controller may be essentially unused or perform background tasks that are not directly related to process control functions. If any of the primary process controllers fails, the data stored in the failed controller's RAM is immediately transferred to the backup controller's RA in order to activate the primary controller.
Must be forwarded to M. These systems exhibit a 1:N redundancy scheme.

この発明には、1対1冗長方式における1つの方法が提
供されておシ、それによって2次装置(すなわち、2次
またはバックアップコントローラ)のデータベースが定
期的に更新され、更新プロセスが1次(基本)機能に透
過的であシ、CPUまたはプロセッサの実行をさせなく
する(を九はペナルティ化する)ことをさせず、また使
用時間を最小限におさえる。この発明の方法は変更した
情報だけを更新し、CPUまたはマイクロプロセッサを
よシ効果的に使用でき、ま九リアルタイムペースで更新
プロセスをよシ頻繁に実行でき、またコントロールタイ
ナξツクスが7エイルオーバー(fai−1over)
に影響されないように大量のデータを追跡することを実
践的にする。このようにして、フェイルオーバー状態が
起こった場合、故障した1次コントローラに代って2次
コントローラを作動させるのにかかる時間が実質的に短
縮されるばかシでなく、制御下にあるプロセスに与える
衝撃をよシ少なくする。
The present invention provides a method in a one-to-one redundancy scheme whereby the database of a secondary device (i.e., a secondary or backup controller) is periodically updated and the update process is (Basically) Transparent to functionality, does not prevent the CPU or processor from executing (9 is a penalty), and minimizes usage time. The method of the present invention updates only the information that has changed, makes more efficient use of the CPU or microprocessor, allows the update process to be performed more frequently at a real-time pace, and allows the control register to have up to 7 failovers. (fai-1over)
Make it practical to track large amounts of data without being affected by it. In this way, if a failover situation occurs, the time it takes to bring a secondary controller into service in place of a failed primary controller is substantially reduced; Reduce the impact.

従って、この発明には、プロセスコントロールシステム
の冗長コントローラ内のデータベースのメンテナンス(
すなわち更新)を制御する方法がa供されている。プロ
セスコントロールシステムには、第1および第2コント
ローラ、すなわち前者社1次コントローラとしてのコン
トローラで、後者は2次コントローラとしてのコントロ
ーラを有スるプロセスコントローラが含まれている。各
コントローラにはデータベースのイメージがあシ、1次
コントローラはデータベースに基づいて作動し、更新し
、また2次コントローラはデータベースの等価イメージ
を保持する。1次コンドローラバ、フロセスコントロー
ルシステムの定義済制御機能を実行する。それにL1定
定義側御機能を実行した後の1次コントローラと関連の
あるデータベースの更新も含まれている。1次コントロ
ーラと関連あるデータベースを更新するこの発明の方法
は、この制御機能を実行する手段から構成されている。
Therefore, the present invention includes maintenance of databases in redundant controllers of process control systems (
In other words, a method for controlling the update) is provided. The process control system includes first and second controllers, the former as a primary controller and the latter as a secondary controller. Each controller has an image of the database; the primary controller operates on and updates the database, and the secondary controller maintains an equivalent image of the database. The primary controller performs the defined control functions of the flow control system. It also includes updating the database associated with the primary controller after performing the L1 defined side control functions. The method of the present invention for updating a database associated with a primary controller comprises means for performing this control function.

それによる変更が2次コン) el−1と関連あるデー
タベースを更新するのに利用される。
The resulting changes are used to update the database related to el-1 (secondary control).

データベースの更新と同時に、1次データベースに記憶
されているあらかじめ定めである情報が収集される。制
御機能の実行完了後、あらかじめ定めである情報が2次
コントローラに転送され、2次コントローラのデータベ
ースが更新される。
At the same time as the database is updated, predetermined information stored in the primary database is collected. After the execution of the control function is completed, predetermined information is transferred to the secondary controller and the database of the secondary controller is updated.

従って、この発明の目的は、プロセスコン)。Therefore, the object of this invention is to provide a process controller.

−ルシステムの冗長コントローラのデータベースを保持
する方法を提供することにある。
- To provide a method for maintaining a database of redundant controllers in a system.

この発明の別の目的は、あらかじめ定めである変更だけ
を更新する冗長コントローラのデータベースを保持する
方法を提供することにある。
Another object of the invention is to provide a method for maintaining a database of redundant controllers that is updated only with predetermined changes.

この発明のさらに目的とするところは、CPU tたけ
マイクロプロセッサに重大な衝撃を与えず、プロセスコ
ントロールシステムの冗長コントローラのデータベース
を保持する方法を提供することにある。
It is a further object of the present invention to provide a method for maintaining a database of redundant controllers in a process control system without significantly impacting the CPU microprocessor.

この発明のこれらの目的および他の目的は、以下の説明
および添付図によれば更に明らかになるであろう。それ
らの中の同一文字は同一部品を示しておシ、また図面は
、この出願の一部である。
These and other objects of the invention will become more apparent from the following description and accompanying drawings. Like characters in the drawings indicate like parts, and the drawings are part of this application.

図1について説明する。それは、この発明の方法を使用
している冗長コントローラを有するプロセスコントロー
ルシステム10のブロックダイアグラムを示しておシ、
更に具体的にいうと、冗長プロセスコントローラ20の
機能ブロックダイアグラムを示しておシ、そのコントロ
ーラには、1次コントローラ30および2次コントロー
ラ4゜が含まれている。彼達してあシ、またコントロー
ラは1次コントローラ30および2次コントローラ40
というように識別しであるが、そのコントローラは、冗
長性については双方向性で、冗長な(または2次的と言
われることもある)コントローラのどちらかが1次的ま
たは2次的なものとして十分に作動できることを意味し
ている。1次的および2次的と本書中識別しである符号
は、厳密に識別および説明の目的で実施されている。
FIG. 1 will be explained. It shows a block diagram of a process control system 10 having redundant controllers using the method of the present invention.
More specifically, a functional block diagram of a redundant process controller 20 is shown, which includes a primary controller 30 and a secondary controller 4°. The controllers are the primary controller 30 and the secondary controller 40.
However, the controller is bidirectional with respect to redundancy, with either the redundant (or sometimes referred to as secondary) controller being the primary or secondary controller. This means that it can operate satisfactorily. The numbers identified herein as primary and secondary are strictly for identification and description purposes.

プロセスコントロールシステム10には、プラントコン
トロールネットワーク11が含まれておシ、複数のプロ
セスコントローラをデータハイウェイ12に取付は可能
にしているデータハイウェイ12がここに接続されてい
る。1次コントローラ30には1次プロセッサ31.1
次メモリ32および1次追跡装[33がある。2次コン
トローラ40には2次プロセッサ41.2次メモリ42
および2次追跡装置43がある。1次プロセッサ31お
よび2次プロセッサ41は、それぞれデータハイウェイ
12に接続されている。1次プロセッサ31は、1次メ
モリ32およびその1次追跡装置33に接続されている
。2次プロセッサ41はその2次メモリ42およびその
2次追跡装置43に接続されている。アナログインプラ
) (A/I)、アナログアウトプット(A10)、デ
ィジタルインプット(D/I)およびディジタルアウト
プット(Dlo)を含む様々なインプットおよびアウト
プットがプロセスコントローラ20に接続されている。
Process control system 10 includes a plant control network 11 to which is connected a data highway 12 that allows multiple process controllers to be attached to data highway 12 . The primary controller 30 includes a primary processor 31.1.
There is a secondary memory 32 and a primary tracking device [33]. The secondary controller 40 includes a secondary processor 41 and a secondary memory 42.
and a secondary tracking device 43. The primary processor 31 and the secondary processor 41 are each connected to the data highway 12. The primary processor 31 is connected to a primary memory 32 and its primary tracking device 33 . Secondary processor 41 is connected to its secondary memory 42 and its secondary tracking device 43. Various inputs and outputs are connected to the process controller 20, including an analog input (A/I), an analog output (A10), a digital input (D/I), and a digital output (Dlo).

またどれらのインプットおよびアウトプットは現在の情
報または状況を表示したシ、プロセスコントロールシス
テムのプロセスを制御するのに使用される種々な弁、圧
力スイッチ、圧力計、熱電対などにも接続されている。
These inputs and outputs display current information or status and are also connected to various valves, pressure switches, pressure gauges, thermocouples, etc. used to control the process in a process control system. There is.

プラントコントロールネットワーク11は、1986年
8月19日、R,A、Hanzelに発行した米国特許
第4.607.256号に述べであるタイプのものにで
きるし、またこの出願と同じ譲受人に譲渡することもで
きる。ここに示されていないけれども、種々のアナログ
およびディジタルのインプットおよびアウトプットが1
次プロセッサ31および2次プロセッサ41に適切なイ
ンターフェイス装置を介して接続されることも周知のこ
とである。
Plant control network 11 may be of the type described in U.S. Pat. You can also. Although not shown here, various analog and digital inputs and outputs
It is also known to be connected to the secondary processor 31 and the secondary processor 41 via suitable interface devices.

プロセスコントローラ2G内で、コントローラ30.4
0のどちらのコントローラを1次とするか、2次とする
かの決定は、プラントコントロールネットワーク11か
らのダウンロードコントロ−ルパーソナリティ(すなわ
ち動作ソフトウェアおよびデータベース情報)によって
なされる。その時、コントローラ30.40のうちロー
ディングされた最初のコントローラが1次コントローラ
となり、もう一方は2次コントローラの役割を果たすこ
とになる。説明および例のために図1で示しであるプロ
セスコントローラ20のうちのコントローラ30.40
はすでにコントローラ30が1次コントローラとして、
またコントローラ40が2次コントローラとして識別し
であるが、1次コントローラがコントローラ40となシ
、2次コントローラがコントローラ30となることも周
知のことである。このようにしてコントローラ30゜4
0の基本的/2次次的側を設定しであるので、1次コン
トローラ30は制御処理アルゴリズム(算法)1に実行
するが、それには、弁、圧力計などからの入力データの
読込み、あらかじめ定めである計算実行および結果の出
力が含まれてhる。データは、また基本メモリ32で記
憶される。追跡メモリ(ま九は追跡RAM)と指定され
る1次メモリ32のエリヤがある。このエリャナなわち
追跡RAMへの書込みは1次追跡装置33によシシャド
ウがつけられる。1次追跡装置33はパケットとして示
される設定したフォーマットで内部にある記憶装置(示
されていない)に追跡RAM i書込むと同時にあらか
じめ足めであるデータを記憶する。
In process controller 2G, controller 30.4
The decision as to which controller of 0 is the primary or secondary controller is made by the download control personality (i.e., operating software and database information) from the plant control network 11. At that time, the first loaded controller among the controllers 30 and 40 becomes the primary controller, and the other one plays the role of the secondary controller. Controller 30.40 of process controller 20 is shown in FIG. 1 for purposes of illustration and example.
controller 30 is already the primary controller,
Although controller 40 is identified as a secondary controller, it is also well known that controller 40 is the primary controller and controller 30 is the secondary controller. In this way, the controller 30°4
Since the basic/secondary side of 0 is set, the primary controller 30 executes the control processing algorithm (algorithm) 1, which requires reading input data from valves, pressure gauges, etc. Contains routine calculation execution and output of results. Data is also stored in base memory 32. There is an area of primary memory 32 designated as trace memory (also referred to as trace RAM). This write to the tracking RAM is shadowed by the primary tracker 33. The primary tracking device 33 stores additional data in advance in a set format shown as a packet in an internal storage device (not shown) at the same time as writing into the tracking RAM i.

所定の時間のその処理機能の完了後、1次プロセッサ3
1は1次追跡装置33に制御信号を送って、1次追跡装
置33内に記憶したデータを2次追跡装置43に転送し
始める。ヘッド情報、バイトカウント、データの種類な
どの制御情報も1次プロセッサ31によシ確実に転送さ
れる。それから2次プロセッサ41が2次追跡装置43
に記憶されているデータを取出して、2次追跡装置43
に記憶されている情報パケットから必要な情報を作成す
る。2次プロセッサ41はこのパケットを受入れ、完全
性テストを実行し、テスト結果を1次プロセッサ31に
伝達し、データ値を引き出し、それから2次メモリ42
の情報パケット内で識別したアドレスのデータ値を記憶
するアドレスを計算する。この方法で2次メモリを更新
することによって、1次プロセッサ31の実行ペナルテ
ィは大幅に少なくなシ、1次プロセッサ31の制御処理
容量(ここでは帯域幅と称することもある)が増大する
。この方法の別の利点はコントロールデータすべてが自
動追跡され、制御がより確かなものにな、6、tたソフ
トウェアのエラーが大幅に減少する。好ましい実施態様
におけるプロセッサ31゜41に使用されているCPU
は、タイプMotorola68000である。
After completing its processing function for a predetermined time, the primary processor 3
1 sends a control signal to the primary tracking device 33 to begin transferring the data stored in the primary tracking device 33 to the secondary tracking device 43. Control information such as head information, byte count, data type, etc. is also reliably transferred to the primary processor 31. The secondary processor 41 then controls the secondary tracking device 43.
The data stored in the secondary tracking device 43 is retrieved and
Create the necessary information from the information packets stored in the. Secondary processor 41 accepts this packet, performs an integrity test, communicates the test results to primary processor 31, retrieves the data value, and then stores it in secondary memory 42.
Compute an address that stores the data value of the address identified in the information packet of. By updating the secondary memory in this manner, the execution penalty for the primary processor 31 is significantly reduced, while the control processing capacity (sometimes referred to herein as bandwidth) of the primary processor 31 is increased. Another advantage of this method is that all control data is automatically tracked, making control more reliable and significantly reducing software errors. CPU used in the processor 31-41 in the preferred embodiment
is of type Motorola 68000.

図2について説明する。それは、1次プロセッサ31に
よシ使用される時間の配分を示している。
FIG. 2 will be explained. It shows the distribution of time used by the primary processor 31.

この発明の好ましい実施態様においては、サイクルは、
1秒間という時間の長さと定義し、8つのサブサイクル
に分けである。サブサイクル毎に、プロセッサはあらか
じめ定めであるアルゴリズム(図2ではポイント処理と
称する)を実行する。
In a preferred embodiment of this invention, the cycle is
It is defined as a length of time of one second, and is divided into eight subcycles. In each subcycle, the processor executes a predetermined algorithm (referred to as point processing in FIG. 2).

ポイント処理に必要な時間は、サブサイクルの時間よシ
も少ない。ポイント処理を開始する前に基本プロセッサ
31は、追跡データを2次コントローラ4Dに転送(図
ではDBAデータ転送と示しである)し始める。このタ
イムフレームダイアグラムから、2次コントローラ40
のデータベースに含まれているデータは1次コントロー
ラ30のデータベースに含まれているデータの後の1つ
の手段(すなわちサブサイクル)であることがすぐにわ
かる。従って、1次コントローラがサブサイクルnの制
御操作(すなわちポイント処理)を実行している間、2
次コントローラは、サブサイクルN−1での変化につれ
てそのデータベースを更新する。(1次メモリへの各書
込みが2次メモリに書き込まれることになるシステムで
は、1次コントローラと2次コントローラは同一のデー
タベースを保持する。しかし、エラー、すなわち部分的
バイトの伝送中故障が生じた場合には、1次コントロー
ラと2次コントローラの両方とも部分的バイトデータ、
すなわち同一の不完全データを持つことになる。)この
発明においては、前述し九通シ、2次データベースは完
全データを持つことになるが、1次コントローラよシも
後の1つの手段である。他の機能は、サブサイクルの時
間内に実行できる。好ましい実施態様においては、ネッ
トワークの他のノードからの外部データ記憶も実行され
るが、それはこの発明の一部とならないのでここでは説
明しない。
The time required for point processing is less than the subcycle time. Before starting point processing, primary processor 31 begins to transfer tracking data to secondary controller 4D (denoted as DBA data transfer in the figure). From this time frame diagram, the secondary controller 40
It can be readily seen that the data contained in the database of the primary controller 30 is one means (ie, a subcycle) after the data contained in the database of the primary controller 30. Therefore, while the primary controller is performing the control operation (i.e. point processing) of subcycle n, the 2
The next controller updates its database as changes occur in subcycle N-1. (In a system where each write to primary memory results in a write to secondary memory, the primary and secondary controllers maintain the same database. However, errors, i.e. failures during transmission of partial bytes, If both the primary and secondary controllers have partial byte data,
In other words, they will have the same incomplete data. ) In this invention, although the aforementioned secondary database has complete data, the primary controller is also one of the latter means. Other functions can be performed within the time of the subcycle. In the preferred embodiment, external data storage from other nodes of the network is also performed, but it does not form part of this invention and will not be described here.

@3について説明する。それは、1次メモリ32の部分
的メモリマツプを示している。弁、圧力計などから読込
まれる通シのIloの実際値を含んでいるスキャンデー
タが含まれている。セクションがマークされている構成
データには、どのオプションが選択されているか、ポイ
ントがどのように構成されているか、どのようなアルゴ
リズムが作動しているかなどが示しである情報が含まれ
ている。バックアップするプロセスデータを示している
セクションには、アルゴリズムの結果が含まれている。
@3 will be explained. It shows a partial memory map of primary memory 32. Contains scan data containing actual values of Ilo throughout, read from valves, pressure gauges, etc. The configuration data marked sections contain information that indicates which options are selected, how points are configured, what algorithms are operating, etc. The section indicating the process data to be backed up contains the results of the algorithm.

またセットされている種々のタイマーセットされている
種々のアラーム装置などの種々の機能の働きを示してい
る情報も含まれている。
Also included is information indicating the operation of various functions, such as various timers that have been set and various alarm devices that have been set.

メモリマークDBAデータのエリヤは、「追跡メモリ」
と呼ばれる1次メモリ32(すなわちRAM )のエリ
ヤである。1次メモリ32のこのエリヤへの書込みが、
1次追跡装置33によって収集(すなわちシャドク化ま
たはキャプチャー化(収集)と称する)される。1次追
跡装置33によって収集されたデータは、定義済パケッ
トでフォーマットされる。
The memory mark DBA data area is "tracking memory"
This is an area of primary memory 32 (ie, RAM) called RAM. Writing to this area of the primary memory 32 is
The information is collected by the primary tracking device 33 (referred to as shadowing or capture (collection)). The data collected by the primary tracking device 33 is formatted in defined packets.

図4について説明する。それは、この発明の好ましい実
施態様における1次追跡装置33によって作られたパケ
ットのフォーマットを示している。
FIG. 4 will be explained. It shows the format of the packets produced by the primary tracking device 33 in the preferred embodiment of the invention.

上部および下部データストローブ値は、最下位の7ドレ
スビツト値を示しておシ、また最上位の5つのアドレス
ビットが追跡メモリのレイアウトによ)仮定できる(す
なわち暗黙に知られている)0追跡メモリパケツトが、
追跡メモリへの書込み(バイトま九はワード)毎に作ら
れるがメモリの追跡が要求されている場合にのみである
。1次追跡装置330重要な特徴は、上述し九過シ、本
質的に追跡メモリへの書込み時実行ペナルティがないこ
とである。
The upper and lower data strobe values indicate the lowest 7 address bit values and also indicate that the most significant 5 address bits are 0 trace memory packets that can be assumed (i.e. implicitly known) depending on the layout of the trace memory. but,
Created on every write (byte or word) to trace memory, but only if memory trace is requested. An important feature of primary tracker 330, as discussed above, is that there is essentially no execution penalty when writing to track memory.

追跡データパケットが1次追跡操作s3のメモリ記憶装
置(示されていない)に記憶される03つのワードパケ
ットは、連続してでなくてコラムフォーマットに記憶さ
れる。1次追跡装置は、1次追跡装置33のカウンター
(示されていない)に基づいてパケットを記憶される。
The tracking data packets are stored in the memory storage (not shown) of the primary tracking operation s3 in three word packets, not sequentially but in a column format. The primary tracker is stored packets based on a counter (not shown) of the primary tracker 33.

そのカウンターはパケットが記憶される時はいつでも1
つずつ増やされる。このカウンターは、転送するデータ
量を確認するために1次プロセッサ31によって読込み
可能である。1次追跡装置33Fi、「2次データベー
スを更新するために所定のデータを追跡する装置」とい
う名称の同時係属出願第号に詳しく述べられている。な
お、この出jIiは、この発明の出願と同時に提出され
たもので、この発明と同一の瞼受入に醸渡されたもので
ある。
The counter is 1 whenever a packet is stored.
Increased by increments. This counter can be read by the primary processor 31 to ascertain the amount of data to be transferred. The primary tracking device 33Fi is described in detail in co-pending application no. Note that this document was filed at the same time as the application for this invention, and was created in the same eyelid application as this invention.

図5について説明する。それは、この発明の方法を笑施
化している1次コントローラ30と2次コントローラ4
0の両方のソフトウェアの70−ダイアグラムを示して
いる。そのソフトウェアの作動開始彼すぐに、各プロセ
ッサは必要な初期化を実行するが、それには診断テスト
、自己試験、種々のバッファおよびメモリ位置のゼロ化
・・・など(ブロック100 )を含めることができる
。各プロセッサは、プロセッサが1次プロセッサかまた
は2次プロセッサとして作動しているかどうか決定する
。この決定は、コントローラのパーソナリティイメージ
がダウンロードされている時になされる。その決定は1
次コントローラ(ブロック1o5)が存在しているかど
うかに基づく。プロセッサが1次プロセッサとして作動
するかどうかを決定する場合には、このコントローラは
基本の正規機能(ブロック110)の一部として2次コ
ントローラが操作可能なようにローテイングされている
かどうかを定期的にテストする。2次コントローラが検
知されると、全データベースが2次プロセッサ(フロッ
ク115)に転送され、1次プロセッサ31がコントロ
ール動作(ブロック120)を実行し始める。実行制御
機能に杜、全制御機能、すなわち制御に関連あるすべて
のものが含まれている。これにはインプットの入手、ア
ウトプット機能の実行、ポイント処理の実行、データハ
イウェイ12からの変更の処理、データノ・イタエイ1
2t−介したプラントコントロールネットワーク11に
対する必要な、あらかじめ定めである情報の出力、内1
11Of−タベースの更新等が含まれている。実行制御
機能が、上記図2によって説明したポイント処理として
表示され九すブサイクル中実行される。
FIG. 5 will be explained. It includes a primary controller 30 and a secondary controller 4 that implement the method of this invention.
70-diagram of both software. Immediately upon the start of its software operation, each processor performs the necessary initializations, which may include diagnostic tests, self-tests, zeroing of various buffers and memory locations, etc. (block 100). can. Each processor determines whether it is operating as a primary processor or a secondary processor. This determination is made when the controller's personality image is being downloaded. The decision is 1
Based on whether the next controller (block 1o5) is present. When determining whether a processor operates as a primary processor, this controller periodically determines whether a secondary controller is operationally rotated as part of the basic normal function (block 110). to test. Once the secondary controller is detected, the entire database is transferred to the secondary processor (block 115) and the primary processor 31 begins executing control operations (block 120). The execution control function includes all control functions, that is, everything related to control. This includes obtaining input, performing output functions, performing point processing, processing changes from Data Highway 12, and Data Highway 12.
2t- Output of necessary predetermined information to the plant control network 11 via
11Of-database updates, etc. are included. The execution control function is displayed as the point processing described above with reference to FIG. 2 and executed during the nine subcycle.

実行制御機能を終了した後、データベースの変更が2次
コントローラに転送される。変更データがあらかじめ定
めてあシ、DBAデータ(ブロック125)と呼ばれる
。この発明のプロトコルにおいて、2次コントローラが
現在作動していることを基本コントローラに表示する他
の機能の実行に加えて、すべてのデータが受取られ、エ
ラーが検知されていないことを2次コントローラが基本
コントローラに応答する。この機能は、2次コントロー
ラが適切に作動しているかどうか(ブロック130)の
決定に従う。2次コントローラがエラーなしで適切に実
行している場合には、プロセスは実行された制御機能(
ブロック120)に戻す。エラーがなくて、2次コント
ローラが作動可能な普通の状況の場合には、ブロック1
20.125および130から構成されているループが
、サブサイクルごとに連続作動している。1次コントロ
ーラf)エラーが2次コントローラによって検知される
場合には、フェイルオーバー状態が発生するが、2次コ
ントローラ40は1次コントローラになシ、また1次コ
ントローラ30はオフラインになる。2次コントローラ
40(現在は1次コントローラ)の処理が制御機能ブロ
ック135を実行し、ブロック110に戻る。以前の1
次コントローラ30がまだオフラインの場合には、2次
コントローラがあるかどうかのブロック110での決定
に対する応答は無効になシ、またブロック135および
110から構成されているループが以前の1次コントロ
ーラ30が作動可能になるまでに連続実行される。コン
トローラ30かまたは40のどちらかが1次コントロー
ラとして作動できるので、回復されると以前の1次コン
トローラへのスイッチパックは、この発明の好ましい実
施態様では必要ないし、また望ましいものでもない。
After finishing the execution control function, database changes are transferred to the secondary controller. The change data is predetermined and is called DBA data (block 125). In addition to performing other functions to indicate to the primary controller that the secondary controller is currently operating, in the protocol of the present invention, the secondary controller indicates that all data has been received and no errors have been detected. Respond to basic controllers. This function is subject to a determination whether the secondary controller is operating properly (block 130). If the secondary controller is performing properly without errors, the process will perform the control functions performed (
Return to block 120). If there are no errors and there is a normal situation where the secondary controller is operational, block 1
A loop consisting of 20.125 and 130 is running continuously for each subcycle. Primary Controller f) If an error is detected by the secondary controller, a failover condition occurs, but the secondary controller 40 becomes the primary controller and the primary controller 30 goes offline. Processing of secondary controller 40 (now the primary controller) executes control function block 135 and returns to block 110. Previous 1
If the next controller 30 is still offline, the response to the determination at block 110 as to whether there is a secondary controller has no effect, and the loop consisting of blocks 135 and 110 is executed continuously until it becomes operational. Since either controller 30 or 40 can operate as the primary controller, a switch pack to the previous primary controller once restored is neither necessary nor desirable in the preferred embodiment of the invention.

初期起動および初期化後、コントローラが2次コントロ
ーラ(ブロック105)として作動すると決定すると、
2次コントローラは、1次コントローラ(ブロック14
0)から転送される全データブロックを受けるように設
定する。その全データブロックには、スキャンデータお
よびプラントコントロールネットワーク11によって定
められているパーソナリティイメージが含まれている構
成データが含まれている。フェイルオーバーを効果ある
ものにするために、2次コントローラは1次コントロー
ラが作動可能であるか(ブロック145)テストスる。
After initial startup and initialization, the controller determines to operate as a secondary controller (block 105);
The secondary controller is connected to the primary controller (block 14
Set to receive all data blocks transferred from 0). The entire data block contains scan data and configuration data that includes a personality image defined by the plant control network 11. To effectuate failover, the secondary controller tests whether the primary controller is operational (block 145).

1次コントローラが作動不可能な場合には、2次コント
ローラが1次状態またはモード(ブロック150 ”)
 ’t−帯び、1次コントローラとなシ、処理がブロッ
ク110で続行する。1次コントローラが作動可能な場
合には、2次コントローラとして作動するコントローラ
は、1次コントローラ(ブロック155)の転送変更(
ブロック125)機能の結果として1次コントローラに
転送されるデータベースの変更を受けるように設定し、
またそれを受ける。変更を受取った後、2次プロセッサ
として作動するプロセッサは、データパケットを2次追
跡装置で解釈し、このパケットに含まれている新しい値
を2次メモリ42、すなわち2次データベースに書込む
ことによって2次プロセッサのデータベースで受けたデ
ータを記憶するように働く。2次プロセッサがデータパ
ケットすべての処理完了後(たとえばフラッグの設定)
、2次プロセッサによって1次プロセッサに表示がなさ
れる。1次プロセッサは、2次コントローラがその処理
を完了しているかどうか判断するためのフラッグのテス
トをする。以前転送したデータが2次コントローラによ
ってまだ記憶されている間に新しい転送を要求する場合
には、2次コントローラは1次コントローラにその要求
を休止するよう要求することによって応答できる。従っ
て、上述した通シ、1次処理から受けたサブサイクルN
−1のデータパケットを解釈し、記憶する2次プロセッ
サが、1次コントローラがセグメントNを実行している
間サブサイクルNに発生する。すなわち2次プロセッサ
のデータベース内に記憶されたデータが、上述した通シ
、1つのサブサイクルによる1次プロセッサのデータベ
ース内にデータをラギングする。2次プロセッサはデー
タを受けるように設定する。2次プロセッサは、本質的
にスタンバイモードにあり、すなわちそれ自身の迅速さ
モニター診断のような様々なバックグラウンドタスクを
実行する。
If the primary controller is inoperable, the secondary controller returns to the primary state or mode (block 150'').
If no primary controller is selected, processing continues at block 110. If the primary controller is operational, the controller acting as the secondary controller transfers changes (block 155) to the primary controller (block 155).
block 125) configuring to receive database changes transferred to the primary controller as a result of the function;
I will receive it again. After receiving the changes, the processor acting as a secondary processor interprets the data packet with a secondary tracking device and writes the new value contained in this packet to the secondary memory 42, i.e. the secondary database. It serves to store the data received in the database of the secondary processor. After the secondary processor has processed all data packets (e.g. setting a flag)
, are displayed to the primary processor by the secondary processor. The primary processor tests the flag to determine whether the secondary controller has completed its processing. If a new transfer is requested while previously transferred data is still being stored by the secondary controller, the secondary controller can respond by requesting the primary controller to pause its request. Therefore, as mentioned above, the subcycle N received from the primary processing
A secondary processor interpreting and storing -1 data packets occurs in subcycle N while the primary controller is executing segment N. That is, data stored in the database of the secondary processor lags data into the database of the primary processor by one subcycle, as described above. The secondary processor is configured to receive data. The secondary processor is essentially in standby mode, ie performing various background tasks such as its own speed monitor diagnostics.

1次コントローラ30および2次コントローラ40は、
3つの媒体、すなわちデータフ1イウエイ12.1次追
跡装置33と2次追跡装置43とのリンク13およびI
10リンク(示されていない)−一このリンクは、A/
I 、 &、Φ、 D/IおよびDloでインターフェ
イスするために1次プロセッサ31と2次プロセッサ4
1とをバスーーによってお互い伝達し合える。これらの
伝達バスによって、1次コントローラ30は、確実に2
次コントローラ40が存在し、作動可能なようにするこ
とができ、また2次コントローラは、いつそれ(すなわ
ち2次コントローラと示されたコントローラ)が1次状
態(またはモード)となるか判断するために1次コント
ローラが作動可能であるかテストできる。
The primary controller 30 and the secondary controller 40 are
3 media, i.e. data file 1 12. link 13 between primary tracking device 33 and secondary tracking device 43;
10 Link (not shown) - This link is A/
I, &, Φ, primary processor 31 and secondary processor 4 to interface with D/I and Dlo.
1 and 1 can be communicated to each other through the bus. These communication buses ensure that the primary controller 30
A secondary controller 40 may be present and operable, and the secondary controller may be configured to determine when it (i.e., the controller designated as the secondary controller) is in the primary state (or mode). The primary controller can be tested to see if it is operational.

この発明の好ましい実施態様と考えられているものをこ
こに示したが、この発明の本質的な精神と範囲に反する
ことなくいろいろと変更して実施できることが明白であ
る。従って、この発明の真の範囲内にある変更はすべて
添付フレイムに含まれるものである。
While there has been shown what is considered to be a preferred embodiment of the invention, it will be obvious that the invention may be practiced with various modifications without departing from the essential spirit and scope of the invention. All modifications that come within the true scope of this invention are therefore intended to be included in the accompanying frames.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は冗長コントローラを有するプロセスコントロー
ルシステムのブロックダイアグラムを示し、第2図はコ
ントローラのサイクルを定義する時間配分を示し、第3
図はこの発明の好ましい実施態様のコントローラの1次
メモリの部分的メモリマツプであシ、第4図はこの発明
の好ましい実施態様における収集データのパケットフォ
ーマットであシ、第5図はこの発明の方法を実施化して
いる基本コントローラと2次コントローラ両方のソフト
ウェアのフローダイアグラムである。 11・・・−プラントコントロールネツトワ−り、12
−・・・データノ・イウエイ、20−・O・プロセスコ
ントローラ、30・・・拳1次コントローラ、31・・
・・1次プロセッサ、32・e・・1次メモリ、33・
・・・1次追跡装置、40・・・・2次コントローラ、
41−・・・2次プロセッサ、42・・・・2次メモリ
、43−φ・・2次追跡装置。 図面の浄書(内容に変更なし)
FIG. 1 shows a block diagram of a process control system with redundant controllers, FIG. 2 shows the time allocation that defines the controller cycles, and FIG.
4 is a partial memory map of the primary memory of the controller in a preferred embodiment of the present invention, FIG. 4 is a packet format of collected data in a preferred embodiment of the present invention, and FIG. 5 is a method of the present invention. 1 is a flow diagram of the software for both the primary and secondary controllers implementing the . 11...-Plant control network, 12
-...Datano Iway, 20-.O.Process Controller, 30...Fist Primary Controller, 31...
・・Primary processor, 32・e・・Primary memory, 33・
...Primary tracking device, 40...Secondary controller,
41--Secondary processor, 42-Secondary memory, 43-φ Secondary tracking device. Engraving of drawings (no changes to content)

Claims (3)

【特許請求の範囲】[Claims] (1)第1次コントローラである第1のコントローラと
第2次コントローラである第2のコントローラを含むプ
ロセスコントローラを有し、前記各コントローラがデー
タベースの対応するイメージを有し、また前記第1次コ
ントローラが前記第1次コントローラと関連するデータ
ベースの更新を含む前記プロセスコントローラの所定の
機能を実行することによつて、該データベースを更新す
るプロセスコントロールシステムにおいて、 a)制御機能の遂行、 b)第1次コントローラと関連するデータベースの更新
、 c)前記更新手段と同時に1次データベースに記憶され
ている所定の情報の収拾、及び d)制御機能の遂行及びデータベースの更新手段の完了
時、所定の情報の第2次コントローラへの転送 の各工程から成る前記第2次コントローラと関連するデ
ータベースの更新方法。
(1) having a process controller including a first controller being a primary controller and a second controller being a secondary controller, each controller having a corresponding image of a database; A process control system in which a controller updates a database by performing predetermined functions of the process controller, including updating a database associated with the primary controller, comprising: a) performing a control function; b) a second database; updating a database associated with the primary controller; c) collecting predetermined information stored in the primary database simultaneously with said updating means; and d) upon completion of the performance of the control function and the database updating means, predetermined information. A method for updating a database associated with a secondary controller, the method comprising the steps of transferring the data to a secondary controller.
(2)第1次コントローラである第1コントローラと第
2次コントローラである第2コントローラを含むプロセ
スコントローラを有し、前記各コントローラがデータベ
ースの対応するイメージを有し、また前記第1次コント
ローラがその所定の機能を遂行するようになつているプ
ロセス・コントロール・システムにおいて、 a)所定の制御機能の遂行、 b)前記所定の制御機能を遂行する事による第1次コン
トローラと関連のあるデータベースの更新、 c)前記更新手段と同時に第1時データベースに記憶さ
れている所定の情報の捕捉、 d)前記すべての所定の制御機能が遂行されるまで前記
手段a)〜e)の反復、 e)手段e)で捕捉された所定の情報の第2次コントロ
ーラへの転送、 の各工程からなる第2次コントローラと関連するデータ
ベースの更新方法。
(2) a process controller including a first controller that is a primary controller and a second controller that is a secondary controller, each controller having a corresponding image of a database; In a process control system adapted to perform its predetermined functions, a) performing a predetermined control function; b) updating a database associated with a primary controller by performing said predetermined control function; updating; c) capturing predetermined information stored in a first time database simultaneously with said updating means; d) repeating said means a) to e) until all said predetermined control functions have been performed; e) A method for updating a database associated with a secondary controller, comprising the steps of: transmitting the predetermined information captured by means e) to the secondary controller.
(3)作動可能なコントローラ及び前記バックアップコ
ントローラの各々がデータベースのイメージを有するも
のにおいて、 a)作動可能なコントローラによる計算及びアルゴリズ
ムの遂行を含む所定の制御機能の遂行、 b)前記a)で実行した計算及びアルゴリズムの結果を
もとにした作動可能なコントローラと関連するデータベ
ースの更新、 c)前記更新手段と同時に作動可能なコントローラのデ
ータベース内に記憶されている所定情報の収拾及びそれ
による作動可能なプロセッサの帯域幅の増大化、 d)実行の手段完了後、ステップc)で収拾された所定
の情報を受け取るために待機モードにある前記バツクア
ツプコントローラへの該情報の転送、 の各工程から成り、上記バックアップコントローラと協
働するデータベースを更新する方法。
(3) Where each of the operational controller and the backup controller has an image of a database, a) performing predetermined control functions, including performing calculations and algorithms by the operational controller; b) performing in a) above; c) collecting predetermined information stored in the database of the operable controller simultaneously with the updating means and enabling the controller to be actuated thereby; d) the transfer of said information to said backup controller in standby mode for receiving the predetermined information collected in step c) after the completion of the means of execution; A method of updating a database that cooperates with the backup controller described above.
JP2138633A 1990-05-30 1990-05-30 A method for controlling updating of a database of a redundant processor in a process control system. Expired - Lifetime JP2603880B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2138633A JP2603880B2 (en) 1990-05-30 1990-05-30 A method for controlling updating of a database of a redundant processor in a process control system.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2138633A JP2603880B2 (en) 1990-05-30 1990-05-30 A method for controlling updating of a database of a redundant processor in a process control system.

Publications (2)

Publication Number Publication Date
JPH0432941A true JPH0432941A (en) 1992-02-04
JP2603880B2 JP2603880B2 (en) 1997-04-23

Family

ID=15226613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2138633A Expired - Lifetime JP2603880B2 (en) 1990-05-30 1990-05-30 A method for controlling updating of a database of a redundant processor in a process control system.

Country Status (1)

Country Link
JP (1) JP2603880B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56153460A (en) * 1980-04-28 1981-11-27 Yokogawa Hokushin Electric Corp Backup method for file
JPS59177666A (en) * 1983-03-28 1984-10-08 Toshiba Corp Dual bulk controller
JPS61118848A (en) * 1984-11-15 1986-06-06 Hitachi Ltd File back-up method of terminal system
JPS63231652A (en) * 1987-03-20 1988-09-27 Fujitsu Ltd Memory copy system for control system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56153460A (en) * 1980-04-28 1981-11-27 Yokogawa Hokushin Electric Corp Backup method for file
JPS59177666A (en) * 1983-03-28 1984-10-08 Toshiba Corp Dual bulk controller
JPS61118848A (en) * 1984-11-15 1986-06-06 Hitachi Ltd File back-up method of terminal system
JPS63231652A (en) * 1987-03-20 1988-09-27 Fujitsu Ltd Memory copy system for control system

Also Published As

Publication number Publication date
JP2603880B2 (en) 1997-04-23

Similar Documents

Publication Publication Date Title
US4958270A (en) Method for control data base updating of a redundant processor in a process control system
US4959768A (en) Apparatus for tracking predetermined data for updating a secondary data base
KR100247875B1 (en) Multi-processor system
JP3058743B2 (en) Disk array controller
US7844856B1 (en) Methods and apparatus for bottleneck processing in a continuous data protection system having journaling
JP2003223287A (en) Storage device, backup method of the same, and program therefor
JP2008546044A (en) Method and apparatus for redundancy technique in processor-based controller design
JP2002041368A (en) Method and device for processing data to access independently of duplicated data
JP3481737B2 (en) Dump collection device and dump collection method
JP2000297444A (en) Information control device for construction machine
JPH0432941A (en) Method of controlling update of data base of redundant processor in process control system
JPH1049418A (en) Method and device for reflecting journal data, and redundant constitution type computer system
JP2602731B2 (en) A device that tracks certain data to update a secondary database
JPH10320040A (en) Gathering/preservation system for fixed cycle data
JP3026350B2 (en) System switching method for a redundant system
JP6907976B2 (en) Controller and data storage method
AU638011B2 (en) Apparatus for tracking predetermined data for updating a secondary data base
JPS6218060B2 (en)
JPS6243408Y2 (en)
JPS6218059B2 (en)
JPS6136641B2 (en)
JP3028836B2 (en) Arithmetic processing system
JP3128791B2 (en) FA controller
JPH08263450A (en) Multiprocessor system and constituting method for the same
JPH02284246A (en) Control system for disk cache device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110129

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110129

Year of fee payment: 14