JPH04325868A - 電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【産業上の利用分野】本発明は、放電灯点灯回路等の負
荷に電力を供給するスイッチング方式の電源装置に関す
るものである。

【従来の技術】近年、電源装置は、小形・軽量・高効率
・安価といったことが要求されており、スイッチング方
式の安定化電源装置が広く採用されている。以下に従来
の電源装置について説明する。図４は従来の電源装置の
構成を示すものである。図４において、１は出力電圧の
極性が一定である直流電源である。５２は、一般的なフ
ライバックコンバータ方式による昇圧手段であり、イン
ダクタンス要素であるトランス４０の１次巻線４１と制
御端子付スイッチング素子であるトランジスタ４２との
直列回路と、トランジスタ４２の制御端子に接続された
制御回路１１と、トランス４０の２次巻線４７とダイオ
ード４３との直列回路と、この直列回路にそれぞれ並列
に接続された平滑用コンデンサ４４と、昇圧手段５２の
出力端であるコンデンサ４４の両端に発生する電圧を検
出するための抵抗４５と抵抗４６とで構成され、制御回
路１１の出力信号によりトランジスタ４２はオン・オフ
する。また４８はスナバ回路であり、ダイオード４９と
コンデンサ５１と抵抗５０とで構成され、トランジスタ
４２のターンオフ時に発生するサージ電圧を低減させる
ものである。制御回路１１は、スイッチングコントロー
ルＩＣのＴＬ４９４などのようにＰＷＭ制御部１２とそ
の入力部のエラーアンプ１３と基準電源１４とで構成さ
れ、抵抗４５、４６で検出した昇圧手段５２の出力電圧
に比例した信号をエラーアンプ１３の負入力とし、基準
電圧１４を正入力とし、トランジスタ４２を昇圧手段５
２の出力電圧を一定にするごとくオン・オフ制御する。 そのため、直流電源１から１次巻４１とトランジスタ４
２に断続的に電流が流れ、トランジスタ４２がオフのと
き、トランス４０に蓄積されたエネルギーを２次巻線４
７から取り出しダイオード４３を介してコンデンサ４４
で平滑蓄積する。この時制御回路１１によりトランジス
タ４２は、コンデンサ４４の両端に発生する電圧を一定
にするごとくオン・オフ制御されるので、直流電源１の
出力電圧が変化してもコンデンサ４４の両端に発生する
電圧は常に一定に制御される。３０は負荷であり、イン
バータ回路３１と放電ランプ３２と放電ランプ３２のラ
ンプ電流制限用であるチョークコイル３３とで構成され
ている。昇圧手段５２の直流安定化出力をインバータ回
路３１へ入力しインバータ回路３１により交流に変換さ
れ、放電ランプ３２へ電力を供給し点灯させる。この時
チョークコイル３３は、放電ランプ３２のランプ電流を
制限するための設けてある。

【発明が解決しようとする課題】このような従来の電源
装置では、トランス４０の１次巻線と２次巻線は、磁気
的に結合されているものの、完全に結合することはなく
特にフライバックコンバータ方式の場合、トランスにギ
ャップを設けるため、漏れ磁束が増加する。そのため、
漏れインダクタンスが生じ、この漏れインダクタンスは
磁気的に結合されていない成分のため、トランジスタ４
２がターンオフした瞬間に大きな逆起電圧が発生し、ト
タンジスタ４２に重畳さる。この電圧を低下させるため
、スナバ回路４８を用いるが、コンデンサ５１で吸収し
た漏れインダクタンスから発生した電圧を抵抗５０で消
費するので回路効率が低下する大きな要因となっていた
。また、このようなスナバ回路４８はトランジスタ４２
のターンオフ時に常に動作するので発振周波数を上げれ
ば上げるほど回路効率を低下させ高周波化による小型化
も困難であった。さらに、トランジスタ４２に重畳され
る電圧を低下させるためには、コンデンサ５１の容量を
大きくするか、または抵抗５０の値を小さくする必要が
あり、そのためスナバ回路４８が大きくなるとともに回
路効率が低下し装置が大きくなるという問題点があった
。また、昇圧手段５２の入力である直流電源１の出力電
圧に対して、出力であるコンデンサ４４の両端に発生さ
せる電圧が非常に高い時トランス４０の１次巻線４１と
２次巻線４７の巻数比が大きくなり、トランス４０の結
合がさらに悪くなり漏れ磁束がさらに増加し上記に示し
た問題点がさらに大きくなる。さらに、従来の電源装置
では瞬時低電圧状態になった場合には、制御回路１１の
動作電圧以下になるとトランジスタ４２のオン・オフ動
作が停止し、コンデンサ４４へのエネルギー供給が停止
し、負荷３０への電力供給はコンデンサ４４に蓄えられ
ていたエネルギーを電源として行なわれる。そのため、
このような瞬時低電圧状態になると負荷３０に印加され
る電圧の低下が大きく、放電ランプ３２が立消えをおこ
したりするという問題点があった。またこの電圧低下を
小さくするためにはコンデンサ４４の容量を増加させる
方法しかなく、そのため装置が大きくなるという問題点
があった。本発明は、上記従来の問題を解決するもので
、負荷に電力を供給する電源装置において、小形で高効
率の電源装置を提供することを目的とする。

【課題を解決するための手段】本発明は上記課題を解決
するために、第１のインダクタンス要素と制御端子付ス
イッチング素子との直列回路を有する第１の昇圧手段と
、前記第１の昇圧手段の出力端に接続され少なくとも前
記第１のインダクタンス要素と磁気的に結合された第２
のインダクタンス要素を有し前記電源に対し順方向また
は逆方向に誘導性である第２の昇圧手段を構成要素とし
、第１の昇圧手段の出力を電磁結合を介しないで第２の
昇圧手段の出力に加える手段をを設けたことを特徴とす
る。また、第１の昇圧手段と第２の昇圧手段との間に接
続され少なくともダイオードとコンデンサとの直列回路
を有する平滑回路を備えたものである。さらに、第１の
インダクタンス要素と磁気的に結合された第３のインダ
クタンス要素を備え、前記第３のインダクタンス要素か
ら少なくとも制御回路の駆動電圧を供給するものである
。

【作用】本発明は上記した構成により、第１の昇圧手段
と第２の昇圧手段との加算値を出力でき、第１、第２の
インダクタンス要素の巻数比を小さくできるので２つの
インダクタンス要素の結合を高めることができるととも
に、漏れインダクタンスに発生するエネルギーを第２の
昇圧手段へ出力可能な構成にできる。また、第１の昇圧
手段と第２の昇圧手段の間に平滑回路を設けることによ
って漏れインダクタンスから発生したエネルギーを平滑
回路に蓄え、第２の昇圧手段へ出力する構成にでき、ス
イッチング素子に重畳されるサージ電圧を低下させるこ
とができるので電源の利用効率を向上できる。また、制
御回路に第３のインダクタンス要素から駆動電圧を供給
するので、従来より小さい電圧で制御回路を動作させる
ことができる。

【実施例】以下、本発明の第１の実施例を添付図面に基
づいて説明する。図１において、１は出力電圧の極性が
一定である直流電源、２は第１の昇圧手段であり第１の
インダクタンス要素である１次巻線３と制御端子付スイ
ッチング素子であるトランジスタ４との直列回路で構成
されている。また５は第２の昇圧手段であり１次巻線３
と磁気的に結合された第２のインダクタンス要素である
２次巻線６とダイオード７とコンデンサ８と抵抗９と抵
抗１０とで構成され、ダイオード７と２次巻線６とコン
デンサ８との直列回路は直流電源１に対して順方向すな
わちダイオード７のアノードからカソードの方向に対し
て誘導性の回路を構成し、コンデンサ８を出力端として
いる。抵抗９と抵抗１０はコンデンサ８の両端に発生す
る電圧を分圧し、第２の昇圧手段の出力電圧を検出する
回路であり、抵抗９と抵抗１０の中点を出力端とする。 トランジスタ４の制御端子に接続された制御回路１１は
、スイッチングコントロールＩＣのＴＬ４９４などのよ
うにＰＷＭ制御部１２とその入力部のエラーアンプ１３
と基準電源１４とで構成され、コンデンサ８の両端に発
生した電圧に比例した信号をエラーアンプ１３の負入力
とし、基準電圧１４を正入力とし、トランジスタ４をコ
ンデンサ８の両端に発生する電圧を一定にするごとくオ
ン・オフ制御する。以上のような構成により、直流電源
１から１次巻線３とトランジスタ４に断続的に電流が流
れ、トランジスタ４がオフのとき、１次巻線３に蓄積さ
れたエネルギーを１次巻線３と２次巻線６から放出する
。第１の昇圧手段２は直流電源１を入力し、直流電源１
の出力電圧と１次巻線３から発生する電圧の加算値が出
力され、これを第２の昇圧手段５は入力し第１の昇圧回
路２の出力電圧と２次巻線６から発生する電圧の加算値
が出力され、コンデンサ８で平滑蓄積する。この時制御
回路１１によりトランジスタ４は、コンデンサ８の両端
電圧を一定にするごとくオン・オフ制御されるので、直
流電源１の出力電圧が変化してもコンデンサ８の両端に
発生する電圧は常に一定に制御される。３０は負荷でで
あり、インバータ回路３１と放電ランプ３２と放電ラン
プ３２のランプ電流制限用であるチョークコイル３３と
で構成されている。第２の昇圧手段５の直流安定化出力
をインバータ回路３１へ入力しインバータ回路３１によ
り交流に変換され、放電ランプ３２へ電力を供給し点灯
させる。この時チョークコイル３３は、放電ランプ３２
のランプ電流を制限するために設けてある。以上のよう
な構成により、負荷３０に供給する電圧は直流電源１と
第１の昇圧手段２と第２の昇圧手段５との加算の構成に
できるので、トランス構成の１次巻線３と２次巻線６と
の巻数比を小さくできるので２つの巻線の結合をよくす
ることができ漏れ磁束を小さくでき、漏れインダクタン
スを小さくできる。また、等価的に１次巻線３に直列に
存在する漏れインダクタンスから発生するエネルギーは
、ダイオード７と２次巻線６を介してコンデンサ８に蓄
積できる構成にできるのでスナバ回路が不要となるとと
もにそこでの電力損失がなくなるので回路効率が非常に
高くなる。また、１次巻線３と２次巻線６との間にダイ
オード７を配置することにより、２つの巻線間に存在す
る容量成分を小さくでき、２つの巻線の結合をさらによ
くすることができる。次に本発明の第２の実施例を添付
図面に基づいて説明する。図２において１から１４と３
０から３３は第１の実施例と同様の構成である。第１の
実施例と構成上異なる点は第１の昇圧手段２と第２の昇
圧手段５との間に接続された平滑回路１５を付加したこ
とでありでありダイオード１６とコンデンサ１７とで構
成されている。この平滑回路１５の動作は、第１の昇圧
手段２の出力電圧を平滑するものであり、トランジスタ
４のオン・オフ動作によって発生する第１の昇圧手段２
の矩形波出力を平滑する。この時、等価的に１次巻線３
に直列に存在する漏れインダクタンスから発生するエネ
ルギーも一端コンデンサ１７に蓄積される。このコンデ
ンサ１７に発生する平滑された電圧を第２の昇圧手段５
へ出力する。このような構成にすることによって第１の
実施例では、漏れインダクタンスから発生するエネルギ
ーは、ダイオード７と２次巻線６を介してコンデンサ８
に蓄積できる構成にしていたのに対して、第２の実施例
ではダイオード１６を介して直接コンデンサ１７に蓄積
する構成にできるので、トランジスタ４に漏れインダク
タンスから発生する電圧が重畳されることがなく耐圧の
低い、オン時の抵抗成分の小さいトランジスタが使用可
能となり、さらに回路効率を向上させることが可能とな
る。次に本発明の第３の実施例を添付図面に基づいて説
明する。図３において１から１７と３０から３３は第２
の実施例と同様の構成である。第２の実施例と構成上異
なる点は制御回路１１の駆動電圧を供給する制御回路用
電源１８を付加したことであり第１のインダクタンス要
素と磁気的に結合された第３のインダクタンス要素であ
る３次巻線２２とダイオード１９、２０とコンデンサ２
１とで構成されている。この制御回路用電源１８の動作
は、トランジスタ４がオフのとき、１次巻線３に蓄積さ
れたエネルギーを３次巻線２２からも取り出しダイオー
ド２０を介してコンデンサ２１で平滑蓄積する。この時
トランジスタ４は第２の昇圧手段５の出力電圧を一定に
するごとく制御回路１１によってオン・オフ制御される
ため、コンデンサ２１の両端に発生する電圧も一定に制
御される。また、コンデンサ２１の両端に発生する一定
電圧は制御回路１１の動作可能電圧に設定する。また、
ダイオード１９は、制御回路１１の起動電圧を直流電源
１から供給するためのものである。以上の構成により、
電源投入時ダイオード１９より制御回路１１に起動電圧
が供給されると制御回路１１が動作を開始し、コンデン
サ８およびコンデンサ２１に一定の電圧が発生し、コン
デンサ８を電源として負荷３０が動作するとともに、コ
ンデンサ２１に発生する電圧または直流電源１の電圧の
高い電圧のどちらか一方を電源として、制御回路１１が
動作する。そのため、直流電源１の電圧が制御回路１１
の動作可能電圧以下になったとしてもコンデンサ２１の
両端に発生する電圧により、制御回路１１は安定に動作
し続ける。その結果、トランジスタ４のオン・オフ動作
は停止することがないので、コンデンサ８には、常に電
力が供給され続けるので、コンデンサ８に発生する電圧
が大きく変化することはない。そのため、低容量のコン
デンサが使用可能となり、装置を小形化できる。 なお、以上の実施例のでは、出力電圧の極性が一定であ
る電源として直流電源を用いたが交流を整流平滑した電
源でもよく他の構成の電源でもよい。また、制御回路は
ＰＷＭ制御方式のものでも、周波数制御方式のものでも
よいことはいうまでもない。また、他励方式でなく自励
でもよい。制御回路は第２の昇圧手段の出力信号を検出
したが、第１の昇圧手段の出力信号を検出してもいいし
、平滑回路の出力信号を検出してもいいし、制御回路用
電源の出力信号を検出してもいいし、他の部分を検出し
てもよい。さらに、トランジスタはＦＥＴでもＩＧＢＴ
でもサイリスタでもよいことは言うまでもない。また、
負荷はインバータ回路により放電ランプを点灯させるも
のを用いたが、抵抗負荷でもいいし、他の負荷でのよい
。さらに、第２の実施例においてダイオード７は、２次
巻線６とコンデンサ８の間に設けても同様であることは
言うまでもない。また、制御回路用電源のダイオード１
９は、制御回路１１の起動時だけ導通すればよいのでト
ランジスタとタイマーで構成してもよい。さらに制御回
路用電源は３次巻線２２から電力と供給するものならば
、他の構成のものでもよい。

【発明の効果】本発明は上記の構成により、トランス構
成の１次巻線と２次巻線の結合をよくでき漏れインダク
タンスを小さくできるとともに、漏れインダクタンスに
蓄えられたエネルギーを出力に供給できる構成にできる
ので、回路効率を高くすることができ、またスナバ回路
などが不要となり、小形・高効率で高周波化に適した電
源装置を実現できる。また、低入力電圧時に補償するこ
となく制御回路を動作させることができ、回路構成が簡
単かつ小形にできる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の電源装置の回路図

【図
２】本発明の第２の実施例の電源装置の回路図

【図３】
本発明の第３の実施例の電源装置の回路図

【図４】従来
例の電源装置の回路図

【符号の説明】

１　　直流電源 ２　　第１の昇圧手段 ５　　第２の昇圧手段 １１　　制御回路 １５　　平滑回路 １８　　制御回路用電源 ３０　　負荷 ４８　　スナバ回路 ５２　　昇圧手段

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　出力電圧の極性が一定である電源と、
   前記電源の出力端に接続された少なくとも第１のインダ
   クタンス要素と制御端子付スイッチング素子との直列回
   路を有する第１の昇圧手段と、前記第１の昇圧手段の出
   力端に接続され少なくとも前記第１のインダクタンス要
   素と磁気的に結合された第２のインダクタンス要素を有
   し前記電源に対し順方向または逆方向に誘導性である第
   ２の昇圧手段と、前記第２の昇圧手段の出力端に接続さ
   れた負荷と、前記制御端子付スイッチング素子の制御端
   子に接続され前記制御端子付スイッチング素子をオン・
   オフ制御する制御回路を備えた電源装置。
2. 【請求項２】　　第２の昇圧手段は第１のインダクタン
   ス要素と第２のインダクタンス要素の間に接続されたダ
   イオードを有することを特徴とする請求項１記載の電源
   装置。
3. 【請求項３】　　第１の昇圧手段と第２の昇圧手段との
   間に接続され少なくともダイオードとコンデンサとの直
   列回路を有する平滑回路を備えた請求項１または２記載
   の電源装置。
4. 【請求項４】第１のインダクタンス要素と磁気的に結合
   された第３のインダクタンス要素を備え、前記第３のイ
   ンダクタンス要素から少なくとも制御回路の駆動電圧を
   供給する請求項１、２または３記載の電源装置。