JPH04323885A

JPH04323885A - 低ノイズ電気出力信号の生成回路、低ノイズ電気出力信号の生成及び磁気抵抗素子の保護回路及び磁気記録ディスクファイル

Info

Publication number: JPH04323885A
Application number: JP3323684A
Authority: JP
Inventors: Stephen A Jove; スティーヴン　アラン　ジョヴ; Charles R Nielsen; チャールズ　リチャード　ニールセン; Calvin S Nomura; カルヴィン　シズオ　ノムラ; Michael L Workman; マイケル　リー　ワークマン
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1991-01-31
Filing date: 1991-11-12
Publication date: 1992-11-13
Anticipated expiration: 2012-01-22
Also published as: US5204789A; EP0497581A3; JP2574960B2; EP0497581A2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、磁気抵抗（ｍａｇｎｅ
ｔｏｒｅｓｉｓｔｉｖｅ、以下ＭＲと記す）素子によっ
て生成される信号を増幅するための回路に関する。更に
詳細には、本発明は、ＭＲ素子を電圧でバイアスして、
ＭＲ素子がディスク表面へ接触した場合に、望ましくな
い大きな電流が素子と周囲環境との間に流れることを防
止する短絡回路保護を提供する低ノイズ増幅器を備えた
ディスクファイルに関する。

【０００２】

【従来の技術】センタタップのないＭＲヘッド型のＭＲ
素子は、ディスクファイルシステムで現在使用されてお
り、将来の多数のディスクドライブ用に設計されている
。これらのＭＲヘッドは、電流でバイアスされているの
が典型的であり、増幅されるべき信号として電流又は電
圧の何れかが使用されている。更に、増幅器は、ＭＲヘ
ッドの空気軸受表面とディスクとの間にしばしば生じる
電気的短絡を介して流れる電流を少なくするようにも設
計されている。もし増幅器が短絡回路電流の大きさを最
小限にするように設計されていないと、この短絡が生じ
たときに、ディスク（一般に接地されている）及びヘッ
ド（一般に別の電位を有する）が回路を完成し、大きな
電流が流れる。理想条件下の電圧バイアスは、磁気抵抗
ストライプの定電流密度の電流バイアスよりも明らかな
利点をもたらし、これによって、電気移動のおそれが低
減される。

【０００３】米国特許第４、７８６、９９３号は、ＭＲ
素子を電圧バイアスする増幅回路を開示しているが、こ
の増幅回路は、ノイズが高く、且つ短絡回路保護を提供
しない。

【０００４】１９９０年５月１日に出願された本出願の
同時係属出願である米国特許出願番号第０７／５１７、
０９３号は、短絡回路保護を提供する低ノイズの増幅器
を開示している。しかしながら、ＭＲ素子は電流でバイ
アスされ、ｄＲｈ／Ｒｈに対応する出力信号を生成する
。ここで、ＲｈはＭＲ素子の抵抗であり、ｄＲｈは磁気
信号により誘導されたＭＲ素子の抵抗変化である。この
回路は満足に作動するが、ＭＲ素子のストライプ内に定
電流密度を提供しない。

【０００５】米国特許第４、７０６、１３８号及び第４
、８７９、１６０号は、ＭＲ素子を電流バイアスし、且
つ短絡回路保護又は低ノイズの何れかを提供する他の増
幅回路を開示しているが、これらの回路は、短絡回路保
護及び低ノイズの両方を提供するものではない。

【０００６】

【発明が解決しようとする課題】従って、（ｉ）　ＭＲ
素子を電圧バイアスし、（ｉｉ）より低い抵抗のＭＲ素
子で、大きく改良された信号／ノイズ比（ＳＮ比）を提
供し、且つ　（ｉｉｉ）短絡回路保護を提供する増幅回
路が必要とされる。

【０００７】

【課題を解決するための手段及び作用】上記目的を達成
するために、本発明によると、磁気抵抗（ＭＲ）素子に
よって生成される信号の増幅表示である低ノイズの電気
出力信号を生成すると同時に、前記素子とその環境（す
なわち、磁気記録ディスクの表面）との間で生じ得る電
気的短絡回路から前記素子を保護するための増幅回路が
開示されている。

【０００８】第１フィードバックループは、（ａ）ＭＲ
素子からの信号電流を増幅するための入力増幅器と、（
ｂ）ＭＲ素子をバイアス電圧でバイアスするためのバイ
アス電流源とを有する。入力増幅器は、前記電流によっ
てバイアスされると同時に、ＭＲ素子からの信号電流を
増幅して、ｄＲｈ／ＲｈＲｈに対応し差動直流電流（ｄ
ｃ）出力のオフセットエラーが最小限である回路出力信
号を生成する（ＲｈＲｈはＭＲ素子の時間平均抵抗の２
乗であり、ｄＲｈは磁気信号により誘導されたＭＲ素子
の抵抗変化である）。

【０００９】第１フィードバックループと電気的に直列
である第２フィードバックループは、予め選択された基
準電位へ向けてＭＲ素子をバイアスすると同時に、素子
とその環境（例えば、磁気記録ディスクの記録表面）と
の間に短絡回路が発生した場合に、ＭＲ素子を損傷する
のに十分な電流の流れを防止する。

【００１０】オフセットエラーを更に最小限とするため
に、フィードフォーワード信号が前記第１フィードバッ
クループへ与えられるのが好ましい。第１フィードバッ
クループの出力は、ＭＲ素子と一対の入力バイポーラト
ランジスタのうちの一方のエミッタとの共通接続点にあ
り、第２フィードバックループの出力は、前記トランジ
スタのそれぞれのベースへ接続されている。

【００１１】この回路は、電圧バイアスされたＭＲ素子
に関して上記に引用された米国特許第４、７８６、９９
３号の回路よりも正味　４＋１／２　デシベル（ｄＢ）
改良され、且つ電流バイアスされたＭＲ素子に関して上
記に引用された特許出願の回路よりも　５＋１／２　ｄ
Ｂも改良されたＳＮ比を提供する。

【００１２】

【実施例】本発明を具体化する増幅回路１０は、図１に
概略的に示されるように、ディスクファイルの磁気記録
ディスク１３の空気軸受表面１２に従来の様に隣接して
配設されたＭＲヘッドのようなＭＲ素子１１を含む。

【００１３】図２に示されるように、増幅回路１０は、
２つの入力バイポーラトランジスタＱｉ１及びＱｉ２を
含む。これらのトランジスタのエミッタはＭＲ素子１１
の反対側の端子に接続されている。ＭＲ素子１１は、時
間平均抵抗Ｒｈ及び磁気信号により誘導されたＭＲ素子
の抵抗変化に対応して変動する抵抗ｄＲｈを有する。増
幅回路１０は２つのフィードバックループ１４及び１５
から成る。

【００１４】差動フィードバックループであるループ１
４は、順方向利得パス及び逆方向利得パスを備える。順
方向利得パスは、入力トランジスタＱｉ１及びＱｉ２、
並びに対応するコレクタ抵抗器Ｒｃ１及びＲｃ２を有す
る。ＭＲ素子１１は、各入力トランジスタのエミッタに
おいてループ１４の順方向利得パスの入力へ接続される
。従って、入力は低インピーダンスを有し、順方向利得
はコレクタ抵抗器Ｒｃ１及びＲｃ２を横切る信号電圧出
力についてのトランスインピーダンスを示す。更に、基
準電圧は、電流Ｊｆｆ１とＪｆｆ２によって入力トラン
ジスタのベース間に、及び抵抗器Ｒｘ１とＲｘ２との間
に現れる。

【００１５】ループ１４の逆方向利得パス（破線で囲ま
れた部分）は、ループの順方向利得パスの出力で見られ
るエラー電圧Ｖｊｏｕｔをとる主要な極Ｐ０　を有する
演算相互コンダクタンス増幅器（ｏｐｅｒａｔｉｏｎａ
ｌ　ｔｒａｎｓｃｏｎｎｄｕｃｔａｎｃｅ　ａｍｐｌｉ
ｆｉｅｒ　、以下ＯＴＡと記す）ｇ０　であり、順方向
利得パスの入力にある入力トランジスタＱｉ２のエミッ
タへ制御電流Ｊａ　を与える。これによって、入力トラ
ンジスタは実質的に等しい電流Ｊａ＋Ｊｆｆ３でバイア
スされることが可能であり、それと同時に、ＭＲ素子を
上述の基準電圧でバイアスする。入力トランジスタのベ
ース間のコンデンサＣｘは、増幅回路内の基準電圧から
のノイズを除去する。ノイズを最小にするためには、Ｍ
Ｒ素子及び入力トランジスタは入力ループ内の抵抗のみ
を増幅回路へ供給しなければならない。抵抗器Ｒｘ１及
びＲｘ２は固定されており、実質的に等しい。Ｊｆｆ１
及びＪｆｆ２は、実質的に等しい電流源である。ループ
１４に関連する順方向利得パスの信号出力は、ｄＲｈ／
ＲｈＲｈによって表示される信号成分を有するＶｊｏｕ
ｔと、ｄｃオフセット成分とである。

【００１６】フィードバックループ１４の逆方向パスは
、利得増幅器Ｋｇｄと、ＯＴＡｇ０　と、Ｒ−Ｃフィル
タとを含む。利得増幅器Ｋｇｄは、２つのバイポーラ入
力トランジスタＱｉ１及びＱｉ２のコレクタから２つの
入力をとる。増幅器Ｋｇｄの出力は、Ｒ−Ｃフィルタを
介してＯＴＡｇ０　の入力へ供給される。ＯＴＡｇ０　
の出力は、入力トランジスタＱｉ２のエミッタへ接続さ
れると共に、ＭＲ素子を介して入力トランジスタＱｉ１
のエミッタへも接続される。図示されるように、Ｒ−Ｃ
フィルタは、コンデンサＣｙ、並びに抵抗器Ｒｙ１及び
Ｒｙ２を含む。

【００１７】この第１フィードバックループ１４は、ト
ランジスタＱｉ２のエミッタと、ＭＲ素子１１を介して
トランジスタＱｉ１のエミッタとに存在する”テール（
尾）”電流の量を調整することによって、Ｖｊｏｕｔに
おける差動ｄｃ出力のオフセットエラーを最小限にする
。この第１フィードバックループによって、入力トランジ
スタのベース間に印加される基準電圧が全て、ＭＲ素子
へも実質的に印加されることが保証される。従って、Ｍ
Ｒ素子は、出力オフセットを最小限にしながら電圧バイ
アスされることが可能である。電流源Ｊｆｆ３は、僅か
な条件のためにフィードフォーワード電流を調整して、
出力オフセットを更に最小限にする。そして、ＯＴＡｇ
０　によって発生した”テール”電流は、ＭＲ素子１１
（もし複数の素子が使用される場合は各ＭＲ素子）の種
々の定常状態の抵抗に応答して変化することができるよ
うになる。

【００１８】従って、この第１フィードバックループ１
４は、フィードフォーワード電流Ｊｆｆ３と共に、十分
な”テール”電流を入力トランジスタＱｉ１及びＱｉ２
双方のエミッタへ供給し、ＭＲ素子で発生される電圧と
、前記トランジスタのベースで発生される基準電圧とを
実質的に同一にする。ｄｃ出力オフセットを最小限にす
ることによって、第１フィードバックループは、各入力
トランジスタＱｉ１とＱｉ２とに実質的に等しい電流が
流れることを保証する。

【００１９】第１フィードバックループ１４の関数は、
ｇ０　／（　ｓ／ｐ０　＋１）として表現される。ここ
で、ｇ０　は前記ループのフィードバック部分の全利得
、ｓはラプラス演算子、ｐ０　は前記ループの主要な極
である。Ｒ−Ｃフィルタは主要な極Ｐ０　を生成するの
に必要であり、ｐ０　はループの安定性を保証するのに
必要とされる。

【００２０】第２フィードバックループ１５も、順方向
及び逆方向の利得パスを備えている。またループ１５の
逆方向利得パスは、主要な極Ｐ１を有するＯＴＡｇ１を
含む。ループ１５の逆方向利得パスへの入力は、実質的
に同一の抵抗器Ｒ１ａ及びＲ１ｂから誘導されるＭＲ素
子の電気的中心Ｎにある。次にエラー電圧は抵抗器Ｒ１
ｃによって誘導される。逆方向利得パスの出力で入力ト
ランジスタＱｉ１とＱｉ２双方のベースへ等しい制御電
流を与えるループ１５によって、エラー電圧は実質的に
減少される。順方向利得パス（破線で囲んだ部分）は、
単に、電流利得βと関連して、それぞれのベースでの入
力と、それぞれのエミッタでの出力とを有する、入力ト
ランジスタ双方のベース−エミッタ回路に過ぎない。

【００２１】これによって、ＭＲ素子の電気的中心が、
Ｖｒｅｆ　によって決定される前述の電圧レベルに保持
されることが保証される。何故ならば、入力トランジス
タＱｉ１とＱｉ２双方の結合されたエミッタ電流は、そ
のそれぞれのベース電流を介して、ループ１４の出力及
びフィードフォーワード電流Ｊｆｆ３によって要求され
る電流値へ制御される。またこれによって、有限時間の
電気的短絡回路がＭＲ素子１１と環境（１２）との間に
発生した場合に、短絡回路を通って非常に小さい電流し
か流れないことが保証される。

【００２２】これを説明するために、短絡回路がＭＲス
トライプとディスク１３との間のどこかで発生したとき
、全てのループによって定常状態が得られていると仮定
する。ディスクはある電位Ｖｒｅｆ　であり、ＭＲ素子
１１の電気的中心Ｎも、定常状態で実質的にＶｒｅｆ　
となるよう制御される。ＭＲ素子の電気的中心とは違っ
た点からＶｒｅｆ　への短絡回路の結果、ループ１５の
入力でエラー電圧が現れる。ループ１５の主要な極は、
このような短絡回路の許される有限時間期間に関して意
図的に遅くされるので、このエラー信号に直ちに応答す
ることができない。従って、ループ１５の制御電流出力
は、短絡回路発生の期間全体の間、本質的に変わらない
ままである。

【００２３】ループ１５の制御電流出力は、定常状態動
作と有限期間短絡回路のための動作双方について本質的
に同一となるので、両入力トランジスタの結合されたエ
ミッタ電流は変化しないままになる。

【００２４】ループ１４はその出力における電流に対す
る要求を変えていないので、電流はＭＲ素子１１からデ
ィスク１３へ短絡回路を通って流れることができない。

【００２５】第２フィードバックループの順方向利得パ
スは、利得増幅器Ｋｇｃ、ＯＴＡｇ１及びＲ−Ｃフィル
タを含む。図示するように、Ｒ−Ｃフィルタは、抵抗器
Ｒｍ１及びＲｍ２と、コンデンサＣｍとを含む。増幅器
Ｋｇｃは、基準電圧Ｖｒｅｆ　へ直接接続された一方の
入力と、ＭＲ素子の電気的中心へ接続された他方の入力
とを有する。利得増幅器Ｋｇｃの出力は、ＯＴＡｇ１へ
出力が接続されたＲ−Ｃフィルタの入力へ与えられる。ステージｇ１の出力は、実質的に同一な抵抗器Ｒｘ１及
びＲｘ２を介して入力トランジスタＱｉ１及びＱｉ２の
ベースへ接続される。

【００２６】”共通モード”フィードバックループであ
る第２ループ１５は、こうして、入力トランジスタＱｉ
１及びＱｉ２のベースへのバイアス電流を調節し、それ
によって、ＭＲ素子が前述の共通モード電位Ｖｒｅｆ　
に実質的に保持されて短絡回路保護を提供することを保
証する。この第２ループは、ＭＲ素子の電気的中心Ｎと
抵抗器Ｒ１ｃを横切る基準電位Ｖｒｅｆ　との間の電位
差であるエラー信号を受信する。実質的に同一の抵抗器
Ｒ１ａ及びＲ１ｂを使用して、ＭＲ素子の電気的中心Ｎ
での電位を誘導する。抵抗器Ｒ１ａ、Ｒ１ｂ及びＲ１ｃ
の共通接続点のノードＮは、第２フィードバックループ
のエラー信号を含んでいる。

【００２７】既に記載されたように、この第２フィード
バックループのＯＴＡｇ１からの出力は、抵抗器Ｒｘ１
及びＲｘ２の共通接続点において入力トランジスタへベ
ース電流を供給する。そして、それぞれの電流利得βで
乗算された各トランジスタＱｉ１及びＱｉ２のベース電
流は、第１フィードバックループのＯＴＡｇ０　の出力
及びフィードフォーワード電流Ｊｆｆ３によって要求さ
れる”テール”電流全体に実質的に等しくされる。

【００２８】本発明の特徴によると、フィードフォーワ
ード電流Ｊｆｆ３はまた、平均シフトを除去することに
よってＶｊｏｕｔでのエラー信号を最小限にするために
含まれる。フィードフォーワード電流Ｊｆｆ４は、平均
シフトを除去することによってノードＮでのエラー信号
を最小限にするために含まれる。

【００２９】この第２フィードバックループの順方向利
得パスの関数は、ｇ１／（　ｓ／Ｐ１　＋１）として表
現される。ここで、ｇ１は前記ループのフィードバック
部分の全利得、Ｐ１は前記ループの主要な極である。

【００３０】順方向利得伝達関数及び短絡回路保護に関
する式の誘導始めに、ＭＲ素子によって発生される入力信号は、磁気
抵抗センサの定常状態（又はｄｃ）抵抗を示す固定抵抗
器と直列の電圧源であると考えられるものと仮定する。この信号電圧Ｖｉｎは事実上、バイアス電流Ｉｂｉａｓ
と信号抵抗ｄＲｈとの乗算結果なので、上記仮定は殆ど
真実に近いものである。ここで、このバイアス電流Ｉｂ
ｉａｓは、バイアス電圧ＶｂｉａｓをＭＲ素子の端子抵
抗Ｒｈで除した値に等しい。次に以下の式（１）は、図
２の回路における出力電圧の入力電圧に対する比である
伝達関数を示す。

【数１】ここでｓは、これまでに述べたように、ラプラス演算子
である。係数は次のように定義される。

【数２】

【００３１】電圧伝達関数の上記表現には、フィードフ
ォーワード電流源Ｊｆｆ３　は含まれず、電流源Ｊｆｆ
１　及びＪｆｆ２　も実質的に同様であると考えられ、
第２フィードバックループは順方向利得応答へ実質的に
寄与するとは考えられない。適当に選択された装置／パ
ラメータ値について成された回路シミュレーション結果
によると、これらの仮定は全て妥当なものである。

【００３２】上記の式において、ＲｘはＲｘ１＋Ｒｘ２
であり、αはコレクタ電流のエミッタ電流に対する比で
あり、Ｒｃ　はいずれかのコレクタ抵抗器の抵抗であり
、ｒｅ　は入力トランジスタのアクティブなエミッタの
抵抗であり、ｒｂｂは入力トランジスタの等価ベース拡
散抵抗である。更に、第１差動フィードバックループに
関連する極がＰ０　であり、抵抗器Ｒｙ　の抵抗分割器
に関係する電圧利得Ｋｇｄは単一にされるとすると、ル
ープ利得は単にＯＴＡｇ０　の関数になり、このループ
は、簡単に上記に説明したように以下の式（２）として
モデル化することができる。

【数３】

【００３３】増幅器の中間バンドの利得のために上記の
電圧伝達関数においてｓ＝∞とし、入力信号電圧が式（
３）によって示されると仮定する。

【数４】ここで、Ｖｂｉａｓは入力トランジスタＱｉ１及びＱｉ
２のベース間に印加される電圧である。次に出力信号電
圧Ｖｊｏｕｔは式（４）で表現することができる。

【数５】

【００３４】入力トランジスタのアクティブなエミッタ
の抵抗ｒｅ　及び等価ベース拡散抵抗ｒｂｂは、一般に
、ＭＲ素子抵抗Ｒｈ　の定常状態値より遙に小さく、出
力信号電圧の式（４）の分母はＲｈ２　、即ちＲｈＲｈ
であると近似することができる。そしてもし分子が定数
Ｋ＝２αＲｃ　Ｖｂｉａｓで乗ぜられたｄＲｈであると
示されると、この増幅器によって感知される入力信号電
流として、Ｖｊｏｕｔの表現は式（５）となる。

【数６】

【００３５】図２の回路の順方向利得伝達関数の第１の
表現において、分子及び分母は何れも二次である。実際
には、増幅器は安定性のため順方向利得伝達関数にただ
１つの主要な極を有さなければならない。従って、二次
多項式のこの比は式（６）のように因数に分解される。

【数７】そして、Ｚｂ　及びＰｂ　が、周波数が非常に低く（Ｚ
ａの周波数より遙に低い）、相互に極めて近接し、且つ
相互に有効に相殺するように選択されると、得られる伝
達関数は式（７）によって近似することができる。

【数８】

【００３６】いまゼロＺａ　が極Ｐａ　より低い周波数
にされるとすると、結果はより低い周波数応答であり、
低周波数ｆｚ　で第１の主要なゼロを有し、より高い周
波数ｆｐ　で主要な極を有する。これは、主要な極でよ
り低いロールオフ周波数を持つハイパス特性を有し、電
流を方向付けするためにゼロでない利得を有する。式（
１）のパラメータ値Ａ、Ｂ、Ｃ、Ｄ、Ｅ及びＦの適切な
選択によって、コンピュータシミュレーションで成され
た図３のボードプロットに示されるように、提唱された
図２の回路でこれを達成することができる。図３は、非
常に低い周波数（主要なゼロより遙に低い）で極ゼロ消
去を有するハイパス特性を示す。

【００３７】前述したように、この増幅器の高周波数ロ
ールオフは、入力ループの全直列インダクタンスによっ
て支配され、式（８）で示される。

【数９】ここで、Ｌｉ　はＭＲ素子から増幅器の入力へのリード
線の差動直列インダクタンスであり、Ｒｉ　は入力ルー
プについての抵抗の総和である（Ｒｉ　＝Ｒｈ＋２ｒｅ
　＋２ｒｂｂβ−１）。

【００３８】短絡回路保護は、ＯＴＡｇ１を含む第２フ
ィードバックループ（図２）によって提供される。この
ループの時定数は実質的に遅く保たれ（先行技術におけ
るように）、アースへの短絡回路のようなＭＲ素子付近
の共通モード妨害へループが急速に到達するのを妨げる
。ＭＲ素子をＶｒｅｆ　と実質的に同一な電位に保持す
ることに加えて、入力トランジスタのベース回路周囲の
位相は、ＭＲ素子のある点からある電位Ｖｓｈｏｒｔ　
へ短絡回路が生じるときに、ベースを都合のよいどんな
電位へも”フロート”させる。ＭＲ素子は、バイアスさ
れたとき、磁気抵抗ストライプに印加されるバイアス電
圧Ｖｂｉａｓを有する。

【００３９】ディスクファイル・システムでは、ディス
クは論理的に基準電位Ｖｒｅｆ　に置かれる。次に、空
気軸受表面付近又はこのシステムのディスクのストライ
プに沿った各点は、Ｖｒｅｆ　に関係する電圧と関連し
た電圧を有する。定常状態では、第２フィードバックル
ープはＭＲストライプの電気的中心をある誤差内で実質
的にＶｒｅｆ　に維持する。この誤差は、このループと
関連すると共にフィードフォーワード電流Ｊｆｆ４　に
よって変更される定常状態エラーＶｅｒｒｏｒ　である
。

【００４０】磁気抵抗ストライプに沿ったある任意の点
とディスクとの間で短絡回路が発生する直前に、ストラ
イプ上のこの点と基準電位との間の電位差は式（９）の
ように計算される。

【数１０】ここで、Ｋは磁気抵抗ストライプ上の短絡している点の
実際の位置に関係し、−１／２　から＋１／２　へ変化
することができる。エラー電圧Ｖｅｒｒｏｒ　は、正又
は負の何れかである。短絡回路の立ち上がりでは、どん
なループも即座に応答することができず、ＭＲ素子から
ディスクへの短絡回路電流の初期値は式（１０）で示さ
れる。

【数１１】ここで、Ｒｓｈｏｒｔ　は、磁気抵抗ストライプの任意
点からディスクへの短絡回路に関連する抵抗である。

【００４１】この初期短絡回路電流の後の第１の過渡的
発生は、ＭＲ素子が接続された入力トランジスタのベー
ス回路又はエミッタ回路の何れかに関連する寄生キャパ
シタンスの帯電又は放電である。ベース回路は共通モー
ドの意味で”フロート”可能にされたので、ベース回路
の寄生キャパシタンスＣｐ　は、短絡回路によるエミッ
タ回路の共通モード電圧の変化のために、その電圧をほ
ぼ瞬時に変化させなければならない。これらの寄生キャ
パシタンスには、ベース−コレクタキャパシタンス、ベ
ース−エミッタ接合キャパシタンス及びＣｘ　の配線に
関係する寄生キャパシタンスが含まれる。これらのベー
ス寄生キャパシタンスは、入力トランジスタのエミッタ
を通って放電しなければならず、従ってトランジスタの
電流利得βによって必然的に乗ぜられる。従って、それ
らはこの初期過渡の最大コンポーネントを示す。ＭＲ素
子の増幅器への配線に関連するキャパシタンスを含む残
ったエミッタ寄生キャパシタンスは、実際には主要性が
はるかに低い。この初期（第１）過渡的短絡回路電流は
式（１１）のように記すことができる。

【数１２】

【００４２】寄生キャパシタンスがその電圧を調整可能
にされて、ベース回路がδＶによっって定義される新し
い電位へ”フロート”可能にされた後、ループは短絡回
路によって引き起こされた妨害へゆっくり応答し始める
。第１フィードバックループは増幅器の順方向利得パス
の低周波数ロールオフを決定するので、時定数τ０　は
第２フィードバックループの時定数τ１　よりも高くな
る。従って、より速いループはより遅いループの後に続
く（直列の２つの時定数に類似している）。実際には、
寄生キャパシタンスＣｐ　は比較的小さく、第２フィー
ドバックループτ１　に関連する時定数は比較的遅いの
で、Ｉｓ１（ｔ）　に関連する応答は、ループに関連す
る応答が始まる前に必然的に終結される。

【００４３】フィードバックループへ応答することに関
連する短絡回路電流応答は、式（１２）で近似される。

【数１３】ここで、得られる短絡回路プロファイルは、上記短絡回
路プロファイルの総計であり、式（１３）で計算され、
回路シミュレーションから図４に示される。

【数１４】

【００４４】図４には２つのプロットが示されている。上方のプロットは、最も正の端子（対応するＶｓｈｏｒ
ｔ　への電流方向を持つ）でのＭＲ素子の短絡を示す。下方のプロットは、最も負の端子（Ｖｓｈｏｒｔ　から
の対応する電流方向を持つ）でのＭＲ素子の短絡を示す
。実際は、図４に示される前述の（比較的簡単な）時間
間隔の間だけ短絡が生じることができる。短絡回路電流
の最終値は決して得ることができない。しかしながら、
もし最終値が到達されるなら（有限期間の短絡回路に関
して）、上記の式から、短絡回路電流のこの最終値は適
当に低く維持可能であることが計算できる。

【００４５】これまで記載された式から、基準電位と環
境の電位との電位差が低くなるにつれて短絡回路保護の
程度は増大し、逆もまた同様であること、及びバイアス
電圧が低くなるにつれて短絡回路保護の程度は増大し、
また逆も同様であることがわかるであろう。

【００４６】本発明は、その好ましい実施例に関して示
されると共に記載されたが、本発明の範囲及び教示から
逸脱することなくこの実施例の形式及び詳細に変化が成
され得ることは、当業者によって理解されるであろう。従って、ここに開示された装置及び方法は単なる例示と
して考慮されるべきであり、本発明は特許請求の範囲に
特定されたことによってのみ制限されるものである。

【００４７】

【発明の効果】上記に説明したように、本発明に係る増
幅回路は、ＭＲ素子を電圧でバイアスし、より低い抵抗
のＭＲ素子で大きく改良されたＳＮ比を提供し、且つ短
絡回路保護を提供することができる。

【図面の簡単な説明】

【図１】ディスクファイルの一部を拡張した略図である
。

【図２】本発明を具体化する増幅回路の略図である。

【図３】コンピュータシミュレーションによる周波数応
答のボードプロットであり、特徴的な単一主要低周波数
ロールオフを示す。

【図４】コンピュータシミュレーションによるＭＲ素子
と環境との間の短絡回路プロファイルである。

【符号の説明】

１０　　　　増幅回路１１　　　　ＭＲ素子１２　　　　空気軸受表面１３　　　　磁気記録ディスク

Claims

【特許請求の範囲】

【請求項１】　　磁気抵抗（ＭＲ）素子によって生成さ
れた信号の増幅された表示である低ノイズの電気出力信
号を生成するための回路であって、第１フィードバック
ループ（１４）を含み、前記第１フィードバックループ
（１４）は、（ａ）ＭＲ素子をバイアス電圧（Ｊｆｆ１
又はＪｆｆ２）（Ｒｘ１＋Ｒｘ２）でバイアスするため
のバイアス電流（Ｊａ＋Ｊｆｆ３）源と、（ｂ）ＲｈＲ
ｈをＭＲ素子の時間平均抵抗の２乗とし、ｄＲｈを磁気
信号によって誘導されるＭＲ素子の抵抗変化としたとき
のｄＲｈ／ＲｈＲｈに対応する回路出力信号を生成する
ために、前記電流によってバイアスされ、ＭＲ素子から
の信号電流（（Ｊｆｆ１又はＪｆｆ２）（Ｒｘ１＋Ｒｘ
２）／ｄＲｈ）を増幅する入力増幅器（Ｑｉ１、Ｑｉ２
、Ｒｃ１、Ｒｃ２）と、を含む低ノイズ電気出力信号の
生成回路。
【請求項２】　　ＭＲ素子と、前記ＭＲ素子の反対側の
端部へそれぞれ接続されたエミッタを有する一対のバイ
ポーラ入力トランジスタ（Ｑｉ１、Ｑｉ２）と、前記入
力トランジスタと前記ＭＲ素子とへ前記バイアス電流を
同時に供給するための制御電流を前記第１フィードバッ
クループへ供給し、前記制御電流が変化して定常状態抵
抗（Ｒｈ）の変動に応答して前記ＭＲ素子において前記
電圧を提供するための演算相互コンダクタンス増幅器（
ｇ０）と、を含む請求項１記載の低ノイズ電気出力信号
の生成回路。
【請求項３】　　磁気抵抗（ＭＲ）素子（１１）によっ
て生成された信号の増幅された表示である低ノイズの電
気出力信号を生成すると同時に、前記素子とその環境と
の間に発生し得る電気的短絡回路から前記素子を保護す
るための回路であって、（ａ）ＭＲ素子をバイアス電圧（Ｊｆｆ１又はＪｆｆ２
）（Ｒｘ１＋Ｒｘ２）でバイアスするためのバイアス電
流（Ｊａ＋Ｊｆｆ３）源と、（ｂ）ＲｈＲｈをＭＲ素子
の時間平均抵抗の２乗とし、ｄＲｈを磁気信号によって
誘導されるＭＲ素子の抵抗変化としたときのｄＲｈ／Ｒ
ｈＲｈに対応する回路出力信号を生成し最小の差動ｄｃ
出力のオフセットエラーを有するために、前記電流によ
ってバイアスされ、ＭＲ素子からの信号電流（（Ｊｆｆ
１又はＪｆｆ２）（Ｒｘ１＋Ｒｘ２）／ｄＲｈ）を増幅
する入力増幅器（Ｑｉ１、Ｑｉ２、Ｒｃ１、Ｒｃ２）と
、を有する第１フィードバックループ（１４）と、前記
第１フィードバックループと電気的に直列なループであ
って、予め選択された基準電位（Ｖｒｅｆ）へ向けてＭ
Ｒ素子をバイアスし、ＭＲ素子の電気的中心と前記予め
選択された基準電位との間の電位差を最小限にすると同
時に、ＭＲ素子とその環境との間に短絡回路が発生した
場合にＭＲ素子を損傷させるのに十分な電流が流れるの
を防止するための第２フィードバックループ（１５）と
、を含む低ノイズ電気出力信号の生成及び磁気抵抗素子
の保護回路。
【請求項４】　　前記バイアス電流は、前記オフセット
エラーを更に最小限にするためにフィードフォーワード
電流（Ｊｆｆ３）を含む請求項３記載の低ノイズ電気出
力信号の生成及び磁気抵抗素子の保護回路。
【請求項５】　　前記入力増幅器は一対の入力バイポー
ラトランジスタ（Ｑｉ１、Ｑｉ２）を含み、前記第１フ
ィードバックループはＭＲ素子の一端子と前記入力トラ
ンジスタの一方のエミッタとの共通接続点においてＭＲ
素子の他方の端子を介する前記入力トランジスタの他方
のエミッタへのその出力を有し、前記第２フィードバッ
クループは前記入力トランジスタのそれぞれのベースへ
接続されたその出力を有する請求項３記載の低ノイズ電
気出力信号の生成及び磁気抵抗素子の保護回路。
【請求項６】　　２つの端子を有するＭＲ素子と、回路
ノイズを最小限にすると共に前記信号電流を感知するた
めに、ＭＲ素子の反対の端子へそれぞれ接続されたエミ
ッタを有する一対の入力バイポーラトランジスタと、を
含む請求項３記載の低ノイズ電気出力信号の生成及び磁
気抵抗素子の保護回路。
【請求項７】　　短絡回路保護の程度は、基準電位と環
境の電位との間の電位差が小さくなるにつれて増大する
と共に、逆もまた同様である請求項３記載の低ノイズ電
気出力信号の生成及び磁気抵抗素子の保護回路。
【請求項８】　　短絡回路保護の程度は、バイアス電圧
が小さくなるにつれて増大すると共に、逆もまた同様で
ある請求項３記載の低ノイズ電気出力信号の生成及び磁
気抵抗素子の保護回路。
【請求項９】　　各フィードバックループ内に、エラー
電圧を制御電流出力（Ｊａ、Ｊｂ）へ変換するための演
算相互コンダクタンス増幅器（ｇ０、ｇ１）を含む請求
項３記載の低ノイズ電気出力信号の生成及び磁気抵抗素
子の保護回路。
【請求項１０】　　前記バイアス電流は、平均シフトを
除去することによってｄｃ出力オフセットを統計的に最
小限にするために、前記入力バイポーラトランジスタの
一方のエミッタと前記ＭＲ素子の前記端子の１つとの共
通接続点にフィードフォーワード電流（Ｊｆｆ３）を含
む請求項５記載の低ノイズ電気出力信号の生成及び磁気
抵抗素子の保護回路。
【請求項１１】　　ＭＲ素子の電気的中心でｄｃ出力オ
フセットを統計的に最小限にするために、前記入力トラ
ンジスタ双方のベースでフィードフォーワード電流（Ｊ
ｆｆ４）を与えるための手段を含む請求項５記載の低ノ
イズ電気出力信号の生成及び磁気抵抗素子の保護回路。
【請求項１２】　　磁気抵抗（ＭＲ）素子（１１）によ
って生成された信号の増幅された表示である低ノイズの
電気出力信号を生成すると同時に、前記素子とその環境
との間に発生し得る電気的短絡回路から前記素子を保護
するための回路であって、順方向利得パス及び逆方向利
得パスを有する第１フィードバックループを含み、前記
順方向利得パスは、バイアス電圧をＭＲ素子へ印加する
ための手段と、ＲｈＲｈをＭＲ素子の時間平均抵抗の２
乗とし、ｄＲｈを磁気信号によって誘導されるＭＲ素子
の抵抗変化とするときに、ｄＲｈによって除されたバイ
アス電圧を表示する入力信号電流をｄＲｈ／ＲｈＲｈに
よって示される出力信号電圧へ変換するための手段と、
を含み、前記逆方向利得パスは、順方向利得パス（Ｖｊ
ｏｕｔにおける）のｄｃオフセットエラーを最小限にす
ると同時にバイアス電圧でＭＲ素子をバイアスするバイ
アス電流（Ｊａ）によって順方向利得パスをバイアスす
るために、主要な低周波数極（Ｐ０）を有する演算相互
コンダクタンス増幅器（ＯＴＡ）（ｇ０）を含む、低ノ
イズ電気出力信号の生成及び磁気抵抗素子の保護回路。
【請求項１３】　　順方向利得パスと逆方向利得パスと
を有する第２フィードバックループを含み、前記順方向
利得パスは、ＭＲ素子と予め選択された基準電位（Ｖｒ
ｅｆ）にある環境（１２）との間で現れる短絡回路電流
を最小限にするバイアス電流（Ｊｂ）で、前記第２フィ
ードバックループの逆方向利得パス（Ｑｉ１、Ｑｉ２、
Ｒｃ１、Ｒｃ２）をバイアスするために、主要な低周波
数極（Ｐ１）を有するＯＴＡ（ｇ１）を含み、前記逆方
向利得パスは、前記第２フィードバックループの順方向
利得パスの出力を、ＭＲ素子の電気的中心の電位と前記
環境との電位差を表示するエラー電圧へ変換するための
手段を含む、請求項１２記載の低ノイズ電気出力信号の
生成及び磁気抵抗素子の保護回路。
【請求項１４】　　回転可能な磁気記録ディスクと、デ
ィスク上の磁気変化を感知するためにディスクへ近接し
て支持された磁気抵抗（ＭＲ）素子と、ＭＲ素子によっ
て生成された信号の増幅された表示である低ノイズの電
気出力信号を生成するためのＭＲ素子を含む回路と、を
含む磁気記録ディスクファイルであって、前記回路は更
に、入力増幅器と、ＭＲ素子をバイアス電圧でバイアス
すると同時に入力増幅器をバイアスするための共通バイ
アス電流を提供する、第１フィードバックループを含む
手段と、を含み、前記増幅器は、ＭＲ素子からの信号電
流を増幅するために動作可能であり、ＲｈＲｈをＭＲ素
子の時間平均抵抗の２乗とし、ｄＲｈを磁気信号によっ
て誘導されるＭＲ素子の抵抗変化とするときに、ｄＲｈ
／ＲｈＲｈに対応すると共に最小の差動ｄｃ出力のオフ
セットエラーを有する回路出力信号を生成する、磁気記
録ディスクファイル。
【請求項１５】　　前記回路は、ディスクの電位と実質
的に等しい予め選択された基準電位へ向けて前記ＭＲ素
子をバイアスすると同時に前記ＭＲ素子とディスクとの
間に短絡回路が生じた場合に前記ＭＲ素子を損傷させる
のに十分な電流が流れるのを防ぐための、第１フィード
バックループと電気的に直列な第２フィードバックルー
プを含む請求項１４記載の磁気記録ディスクファイル。