JPH04323823A - Dry etching - Google Patents

Dry etching

Info

Publication number
JPH04323823A
JPH04323823A JP11784391A JP11784391A JPH04323823A JP H04323823 A JPH04323823 A JP H04323823A JP 11784391 A JP11784391 A JP 11784391A JP 11784391 A JP11784391 A JP 11784391A JP H04323823 A JPH04323823 A JP H04323823A
Authority
JP
Japan
Prior art keywords
etching
selectivity
bias
gas
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11784391A
Other languages
Japanese (ja)
Inventor
Tetsuya Tatsumi
哲也 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11784391A priority Critical patent/JPH04323823A/en
Publication of JPH04323823A publication Critical patent/JPH04323823A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To increase a selectivity to the base at the time of overetching in the dry etching of a silicon material layer using no fluorocarbon gas. CONSTITUTION:In overetching, bromine gas is used as etching gas and the RF bias of relatively higher frequency than required in the prior etchings is applied. As clearly known from the fact that the magnitude of interatomic binding energy is SiO>Si-Br, theoretically Br* does not etch SiO2 voluntarily. Due to the increase in frequency, the large-weight ion such as Br<+> loses an electric field follow-up property and ion injection energy into a wafer is reduced. Consequently, a selectivity to the base is increased due to both chemical and physical effects. This invention is specifically effective in gate processing, etc., which requires a high selectivity to a gate oxide film.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は半導体装置の製造分野等
において適用されるドライエッチング方法に関し、特に
シリコン系材料層をオーバーエッチングする際の対下地
選択性を向上させる方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dry etching method applied in the field of manufacturing semiconductor devices, and more particularly to a method for improving selectivity to a substrate when over-etching a silicon-based material layer.

【0002】0002

【従来の技術】近年のVLSI,ULSI等にみられる
ように半導体装置の高集積化および高性能化が進展する
に伴い、シリコン系材料層のエッチングにおいても、高
異方性,高速性,高選択性,低ダメージ性,低汚染性と
いった諸要求をいずれをも犠牲にすることなく達成する
技術が強く望まれている。シリコン系材料層のエッチン
グを行う各種のプロセスの中でも、多結晶シリコン,高
融点金属シリサイド,ポリサイド等のエッチングを行う
ゲート電極加工は、特に高精度を要するプロセスである
。それは、自己整合的にソース/ドレイン領域が形成さ
れるようなMOS−FETの製造工程において、ゲート
電極の寸法精度や断面形状がチャネル長、LDD構造を
実現するためのサイドウォールの寸法精度、ソース/ド
レイン領域の形成領域等に直接に影響するからである。 また、いまひとつ重要な理由は、近年ますます薄膜化し
ているゲート絶縁膜に対し、極めて高い対下地選択性を
もって加工を行う必要が生じているからである。
[Prior Art] As semiconductor devices become more highly integrated and performant as seen in VLSI, ULSI, etc. in recent years, etching of silicon-based material layers also requires high anisotropy, high speed, and high performance. There is a strong desire for technology that can achieve the various requirements of selectivity, low damage, and low contamination without sacrificing any of them. Among various processes for etching silicon-based material layers, gate electrode processing, which involves etching polycrystalline silicon, refractory metal silicide, polycide, etc., is a process that requires particularly high precision. In the manufacturing process of MOS-FET, in which the source/drain regions are formed in a self-aligned manner, the dimensional accuracy and cross-sectional shape of the gate electrode are important, such as the channel length, the dimensional accuracy of the sidewalls to realize the LDD structure, and the source/drain region. This is because it directly affects the formation region of the drain region, etc. Another important reason is that gate insulating films, which have become thinner and thinner in recent years, need to be processed with extremely high selectivity to the underlying layer.

【0003】従来、シリコン系材料のエッチングにはフ
ロン113(C2 Cl3 F3 )等に代表されるフ
ロン系ガスがエッチング・ガスとして広く用いられてき
た。フロン系ガスは1分子内にFとClとを構成元素と
して有するため、ラジカル反応とイオン・アシスト反応
の両方によるエッチングが可能となり、かつ気相中から
堆積する炭素系ポリマーで側壁保護を行いながら異方性
加工を実現することができる。しかしながら、フロン系
ガスは周知のように地球のオゾン層破壊の元凶であるこ
とが指摘されており、近い将来に製造および使用が禁止
される運びである。したがって、ドライエッチングの分
野においてもフロン系ガスの代替品を見出し、その効果
的な利用方法を確立することが急務となっている。また
、半導体装置のデザイン・ルールが今後さらに微細化さ
れると、気相中から堆積する炭素系ポリマーがパーティ
クル汚染源となることも考えられ、この意味からも脱フ
ロン対策が望まれている。
Conventionally, fluorocarbon-based gases such as fluorocarbon 113 (C2 Cl3 F3) have been widely used as etching gases for etching silicon-based materials. Since fluorocarbon-based gas has F and Cl as constituent elements in one molecule, it is possible to perform etching by both radical reactions and ion-assisted reactions, and while protecting the side walls with carbon-based polymers deposited from the gas phase. Anisotropic processing can be achieved. However, as is well known, fluorocarbon gases have been pointed out to be the cause of the destruction of the earth's ozone layer, and their production and use are likely to be prohibited in the near future. Therefore, in the field of dry etching, there is an urgent need to find a substitute for fluorocarbon-based gas and to establish an effective method for using it. Furthermore, if the design rules for semiconductor devices become even smaller in the future, carbon-based polymers deposited in the gas phase may become a source of particle contamination, and in this sense, measures to eliminate fluorocarbons are desired.

【0004】かかる背景から、近年HBrがシリコン系
材料層のエッチング・ガスとして注目されている。たと
えば、Digest  of  Papers  19
89  2nd  Micro  Process  
Conference  190ページには、HBrを
用いたRIE(反応性イオン・エッチング)によりn+
 型多結晶シリコン層の異方性加工を行った例が報告さ
れている。Brは原子半径が大きく、容易にシリコン系
材料層の結晶格子内や結晶粒界内に侵入しないため、自
発的にはシリコン系材料層をエッチングしないが、イオ
ン照射にアシストされた場合にこれをエッチングするこ
とができる。したがって、Brは異方性加工を実現する
上で有利なエッチング種と言える。
Against this background, HBr has recently attracted attention as an etching gas for silicon-based material layers. For example, Digest of Papers 19
89 2nd Micro Process
On page 190 of the Conference, n+
An example of anisotropic processing of a polycrystalline silicon layer has been reported. Br has a large atomic radius and does not easily penetrate into the crystal lattice or grain boundaries of the silicon-based material layer, so it does not spontaneously etch the silicon-based material layer, but when assisted by ion irradiation, Br does not etch the silicon-based material layer. Can be etched. Therefore, Br can be said to be an advantageous etching species for realizing anisotropic processing.

【0005】HBrがシリコン系材料層のエッチング・
ガスとして支持されるもうひとつの理由は、酸化シリコ
ン(SiO2 )からなる下地に対して理論上高い選択
性がとれるからである。これは、Si−O結合の原子間
結合エネルギー111kcal/molと比べてSi−
Br結合のそれが88kcal/molと低く、Br*
 がSiO2 を自発的にはエッチングしないことにも
とづいている。特に、半導体装置の高集積化やデバイス
構造の複雑化が進行してウェハの表面段差が増大してい
る現状では、ウェハ面内における処理の均一性を考慮し
てある程度のオーバーエッチングを行うことが不可欠と
なっている。したがって、たとえば薄いゲート絶縁膜上
で多結晶シリコン層やポリサイド膜等のエッチングを行
うゲート電極加工においては、オーバーエッチング時に
極めて高い対下地選択性が要求される。このような場合
に、HBrの使用が有利となるわけである。
[0005] HBr can be used to etch silicon-based material layers.
Another reason why it is supported as a gas is that it can theoretically have high selectivity with respect to a base made of silicon oxide (SiO2). This is compared to the interatomic bond energy of Si-O bond of 111 kcal/mol.
Br binding is as low as 88 kcal/mol, and Br*
This is based on the fact that SiO2 does not spontaneously etch. In particular, in the current situation where semiconductor devices are becoming more highly integrated and device structures are becoming more complex, and the surface level difference of wafers is increasing, it is necessary to perform a certain amount of over-etching to ensure uniformity of processing within the wafer surface. It has become essential. Therefore, in gate electrode processing in which a polycrystalline silicon layer, polycide film, or the like is etched on a thin gate insulating film, extremely high selectivity to the underlayer is required during overetching. In such cases, the use of HBr becomes advantageous.

【0006】ただし、HBrを使用しても、理論的に予
想されるよりも遙かに低い下地選択性しか得られない場
合がある。月刊セミコンダクターワールド1990年1
月号81〜84ページ(プレスジャーナル社刊)には、
この原因に関する考察と対策とが報告されている。上記
論文によれば、低選択性の原因はエッチング系の炭素汚
染である。すなわち、SiO2 の表面に炭素が吸着す
ることにより、原子間結合エネルギーが257kcal
/molと大きいC−O結合が生成し、これがSi−O
結合を弱めるので、SiO2 がBrによりエッチング
され易くなるのである。この対策としては、HBrガス
の高純度化や、RIE装置の構成部材の材料変更等によ
り炭素の混入を徹底的に排除することが行われている。
However, even when HBr is used, there are cases in which a much lower substrate selectivity is obtained than theoretically expected. Monthly Semiconductor World 1990 1
On pages 81-84 of the monthly issue (published by Press Journal),
Considerations and countermeasures regarding this cause have been reported. According to the above paper, the cause of the low selectivity is carbon contamination in the etching system. In other words, by adsorbing carbon on the surface of SiO2, the interatomic bond energy increases to 257 kcal.
/mol, a large C-O bond is generated, which is Si-O
Since the bond is weakened, SiO2 becomes easier to be etched by Br. As a countermeasure against this, carbon contamination is thoroughly eliminated by increasing the purity of HBr gas, changing the materials of the constituent members of the RIE apparatus, and the like.

【0007】[0007]

【発明が解決しようとする課題】ところで、近年のドラ
イエッチング装置においては、400kHz,2MHz
といった比較的低周波数のRFバイアスをウェハに印加
することが趨勢となっている。これは、半導体デバイス
の高集積化に伴ってチップ面積が増大し、これににより
ウェハが大口径化し、かつ処理の均一性を高める観点か
ら枚葉処理が主流となっている状況下において、従来と
同等以上の生産性を確保するためにエッチング速度の向
上が強く要望されていることと関係がある。つまり、R
Fバイアスの周波数を低減することにより電界の反転に
対するイオンの追従性を高め、大きなイオン入射エネル
ギーを得、これにより高速加工を達成しようとしている
からである。しかしながら、かかる低周波数化の傾向は
、ゲート絶縁膜に対して高選択比を確保する観点からは
不利である。つまり、ゲート絶縁膜を構成するSiO2
 は元来イオン性の強い機構によりエッチングされるた
め、オーバーエッチング時にイオン入射エネルギーを高
めれば当然除去されてしまうのである。そこで本発明は
、オーバーエッチング時にも対SiO2 下地選択性を
劣化させないシリコン系材料層のドライエッチング方法
を提供することを目的とする。
[Problems to be Solved by the Invention] By the way, in recent dry etching equipment, 400kHz, 2MHz
The trend is to apply a relatively low frequency RF bias to the wafer. This is because chip areas are increasing as semiconductor devices become more highly integrated, resulting in larger wafer diameters, and single-wafer processing has become mainstream from the perspective of improving processing uniformity. This is related to the fact that there is a strong demand for an improvement in etching speed in order to ensure productivity equivalent to or higher than that of . In other words, R
This is because by reducing the frequency of the F bias, the ability of ions to follow the reversal of the electric field is improved, and large ion incident energy is obtained, thereby achieving high-speed processing. However, this tendency toward lower frequencies is disadvantageous from the viewpoint of ensuring a high selectivity with respect to the gate insulating film. In other words, SiO2 constituting the gate insulating film
Since it is originally etched by a mechanism with strong ionic properties, it will naturally be removed if the ion incident energy is increased during over-etching. SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a method for dry etching a silicon-based material layer that does not deteriorate the selectivity to SiO2 underlayer even during over-etching.

【0008】[0008]

【課題を解決するための手段】本発明にかかるドライエ
ッチング方法は、上述の目的を達成するために提案され
るものであり、相対的に低い周波数のRFバイアスを印
加しながらシリコン系材料層のエッチングを行う工程と
、相対的に高い周波数のRFバイアスを印加しながら臭
素系ガスを主体とするエッチング・ガスを用いてオーバ
ーエッチングを行う工程とを有することを特徴とするも
のである。
[Means for Solving the Problems] A dry etching method according to the present invention is proposed to achieve the above-mentioned object, and is for etching a silicon-based material layer while applying a relatively low frequency RF bias. This method is characterized by comprising an etching step and an over-etching step using an etching gas mainly composed of bromine gas while applying a relatively high frequency RF bias.

【0009】[0009]

【作用】一般にプラズマ・エッチングにおいてプラズマ
生成領域にRF電界を形成すると、RFバイアス周波数
が低い場合にはイオンと電子の双方が電界の反転に追従
できるので、イオンの一部は被エッチング基板へ入射す
る。しかし、RFバイアス周波数の増大に伴って質量の
大きいイオンから順次追従が不可能となり、被エッチン
グ基板へのイオン入射量が減少する。さらにRFバイア
ス周波数を高めると電子も追従不可能となってプラズマ
中で振動し、ガス分子と衝突して多くのラジカルやイオ
ンを生成するようになる。しかし、電場の反転に追従で
きない重いイオンは電界からエネルギーを吸収すること
が困難となり、被エッチング基板へほとんど入射しなく
なる。
[Operation] In general, when an RF electric field is formed in the plasma generation region in plasma etching, when the RF bias frequency is low, both ions and electrons can follow the reversal of the electric field, so some of the ions are incident on the etched substrate. do. However, as the RF bias frequency increases, it becomes impossible to sequentially track ions starting from the largest mass, and the amount of ions incident on the substrate to be etched decreases. Furthermore, when the RF bias frequency is increased, electrons can no longer be followed and vibrate in the plasma, colliding with gas molecules and generating many radicals and ions. However, heavy ions that cannot follow the reversal of the electric field have difficulty absorbing energy from the electric field, and are hardly incident on the substrate to be etched.

【0010】本発明では、まず相対的に低い周波数のR
Fバイアスを印加しながらシリコン系材料層をほぼその
層厚分だけエッチング(以下、これをジャスト・エッチ
ングと称する。)する。この過程では、大きなイオン衝
撃にアシストされてエッチングは高速に進行する。次に
、RFバイアスの周波数を相対的に高めてイオン衝撃を
弱めた条件で、臭素系ガスを用いてオーバーエッチング
を行う。ここで、Brが理論上SiO2 系材料層を自
発的にエッチングしないことは、前述の原子間結合エネ
ルギーの大小関係から理解されるとおりである。本発明
ではさらに、周波数が高くなることにより質量の大きい
Br+ 等のイオンの電界追従性が低下し、イオン衝撃
が効果的に低減される。したがって、本発明によれば化
学的効果および物理的効果の双方にもとづいて、下地の
SiO2 系材料層に対する選択性を大幅に向上させる
ことができるわけである。
In the present invention, first, the relatively low frequency R
While applying F bias, the silicon-based material layer is etched by approximately the layer thickness (hereinafter, this is referred to as just etching). In this process, etching progresses at high speed, assisted by large ion bombardment. Next, over-etching is performed using a bromine gas under conditions in which the frequency of the RF bias is relatively increased to weaken the ion bombardment. Here, the fact that Br theoretically does not spontaneously etch the SiO2-based material layer is understood from the above-mentioned relationship in magnitude of interatomic bond energy. Furthermore, in the present invention, as the frequency becomes higher, the electric field followability of ions such as Br+ having a large mass decreases, and ion bombardment is effectively reduced. Therefore, according to the present invention, the selectivity to the underlying SiO2 material layer can be significantly improved based on both chemical and physical effects.

【0011】[0011]

【実施例】以下、本発明の具体的な実施例について説明
する。
[Examples] Specific examples of the present invention will be described below.

【0012】実施例1 本実施例は、本発明をゲート電極加工に適用し、HBr
を用いて相対的に低い周波数のRFバイアスを印加しな
がら多結晶シリコン層をジャスト・エッチング状態まで
エッチングした後、引き続きHBrを用いかつRF周波
数を高めた条件でオーバーエッチングを行った例である
。まず、単結晶シリコン基板上にSiO2 からなるゲ
ート酸化膜を介してn+ 型の多結晶シリコン層が形成
され、さらに所定の形状にパターニングされたレジスト
・マスクが形成されてなるウェハを用意した。このウェ
ハを有磁場マイクロ波プラズマ・エッチング装置のウェ
ハ載置電極上にセットした。上記有磁場マイクロ波プラ
ズマ・エッチング装置には、ウェハ載置電極に接続され
るRF電源として周波数2MHzと13.56MHzの
2系統を用意し、切り換えスイッチによりいずれか一方
のRF電源を選択的に接続可能な構成とした。また、上
記ウェハ載置電極には冷却配管を配設し、ここに装置外
部に接続されるチラー等の冷却系統から適当な冷媒を供
給循環させることにより、ウェハを低温冷却することが
可能な構成とした。ここでは、エタノール冷媒を使用し
、ウェハを約−50℃に冷却した。この状態で、HBr
流量50SCCM,ガス圧1.3Pa(10mTorr
),マイクロ波パワー850W,RFバイアス・パワー
50W,RFバイアス周波数2MHzの条件にて上記多
結晶シリコン層をほぼその層厚分だけエッチング(ジャ
スト・エッチング)した。
Example 1 In this example, the present invention is applied to gate electrode processing, and HBr
This is an example in which a polycrystalline silicon layer is etched to a just-etched state while applying a relatively low-frequency RF bias using HBr, and then over-etching is performed using HBr at a higher RF frequency. First, a wafer was prepared in which an n+ type polycrystalline silicon layer was formed on a single crystal silicon substrate via a gate oxide film made of SiO2, and a resist mask patterned into a predetermined shape was further formed. This wafer was set on a wafer mounting electrode of a magnetic field microwave plasma etching apparatus. The above-mentioned magnetic field microwave plasma etching system is equipped with two systems of frequency 2 MHz and 13.56 MHz as RF power sources connected to the wafer mounting electrode, and either one of the RF power sources can be selectively connected using a changeover switch. This is a possible configuration. In addition, a cooling pipe is installed on the wafer-mounted electrode, and an appropriate coolant is supplied and circulated from a cooling system such as a chiller connected to the outside of the device, thereby making it possible to cool the wafer at a low temperature. And so. Here, ethanol coolant was used to cool the wafer to about -50°C. In this state, HBr
Flow rate 50SCCM, gas pressure 1.3Pa (10mTorr)
), the polycrystalline silicon layer was etched (just etched) by approximately the layer thickness under the conditions of microwave power of 850 W, RF bias power of 50 W, and RF bias frequency of 2 MHz.

【0013】この過程では、HBrから生成するBr*
 によるラジカル反応がBr+ 等の入射イオンにより
アシストされる機構でエッチングが進行した。このとき
、低温冷却されたウェハ上のパターン側壁部には、レジ
スト・マスクとBrとの反応生成物であるCBrx 、
および蒸気圧の低いエッチング反応生成物であるSiB
rx 等が堆積して側壁保護効果を発揮した。また、ウ
ェハの低温冷却によりウェハ表面におけるBr* のマ
イグレーションも抑制された。これらの効果が相乗的に
現れ、良好な異方性形状を有するゲート電極が形成され
た。
[0013] In this process, Br* generated from HBr
Etching progressed by a mechanism in which the radical reaction of Br+ was assisted by incident ions such as Br+. At this time, CBrx, which is a reaction product between the resist mask and Br, is deposited on the sidewall of the pattern on the low-temperature cooled wafer.
and SiB, an etching reaction product with low vapor pressure.
rx etc. were deposited and exerted a side wall protection effect. Furthermore, the migration of Br* on the wafer surface was also suppressed by cooling the wafer to a low temperature. These effects appeared synergistically, and a gate electrode having a good anisotropic shape was formed.

【0014】しかし、上述のジャスト・エッチングまで
の工程では、RFバイアス周波数が低いために、ゲート
酸化膜に対する選択比は20程度である。したがって、
この条件のままでオーバーエッチングを行うと、ゲート
酸化膜が比較的早く露出した領域では該ゲート酸化膜が
除去される虞れが大きい。そこで、RF電源の周波数を
13.56MHzに切り換えてオーバーエッチングを行
った。このときの条件は、一例としてHBr流量50S
CCM,ガス圧1.3Pa(10mTorr),マイク
ロ波パワー850W,RFバイアス・パワー5W(13
.56MHz),ウェハ温度−50℃とした。この条件
では、RFバイアスの低周波数化によるBr+ の電界
追従性の低下、およびRFバイアスの低パワー化による
イオン加速の低減の両方の寄与により、イオン入射エネ
ルギーが効果的に低減された。この結果、ゲート膜化膜
に対する選択比は約50に向上した。
However, in the steps up to the above-mentioned just etching, the selectivity to the gate oxide film is about 20 because the RF bias frequency is low. therefore,
If over-etching is performed under these conditions, there is a high possibility that the gate oxide film will be removed in the region where the gate oxide film is exposed relatively quickly. Therefore, over-etching was performed by switching the frequency of the RF power source to 13.56 MHz. The conditions at this time include, for example, an HBr flow rate of 50S.
CCM, gas pressure 1.3 Pa (10 mTorr), microwave power 850 W, RF bias power 5 W (13
.. 56 MHz), and the wafer temperature was -50°C. Under these conditions, the ion incident energy was effectively reduced due to the contributions of both a reduction in the electric field followability of Br+ due to the lower frequency of the RF bias and a reduction in ion acceleration due to the lower power of the RF bias. As a result, the selectivity to the gate film was improved to about 50.

【0015】実施例2 本実施例は、本発明をゲート電極加工に適用し、S2 
F2 を用いて相対的に低い周波数のRFバイアスを印
加しながら多結晶シリコン層をジャスト・エッチング状
態までエッチングした後、S2 Br2 を用いかつR
F周波数を高めた条件でオーバーエッチングを行った例
である。 まず、前述の実施例1で使用したものと同じウェハを有
磁場マイクロ波プラズマ・エッチング装置にセットし、
一例としてS2 F2 流量20SCCM,ガス圧1.
3Pa(10mTorr),マイクロ波パワー850W
,RFバイアス・パワー20W,RFバイアス周波数2
MHz,ウェハ温度−50℃の条件で多結晶シリコン層
のエッチングをジャスト・エッチング状態まで行った。
Example 2 In this example, the present invention is applied to gate electrode processing, and S2
After etching the polycrystalline silicon layer to a just-etched state while applying a relatively low frequency RF bias using F2, etching the polycrystalline silicon layer using S2 Br2 and R
This is an example in which over-etching was performed under conditions where the F frequency was increased. First, the same wafer as used in Example 1 above was set in a magnetic field microwave plasma etching system.
As an example, S2 F2 flow rate is 20SCCM, gas pressure is 1.
3Pa (10mTorr), microwave power 850W
, RF bias power 20W, RF bias frequency 2
The polycrystalline silicon layer was etched to a just-etched state under the conditions of MHz and wafer temperature of -50°C.

【0016】上記S2 F2 は、本願出願人が特願平
2−198045号明細書を初めとする一連の出願によ
り提案しているフッ化イオウのひとつである。S2 F
2 は、同じくフッ化イオウでも従来から良く知られて
いるSF6 と比べてF/S比(1分子中のF原子とS
原子数の比)が小さく、放電解離によりプラズマ中に原
子半径が小さく反応性に極めて富むF* を生成させる
。このF* によるラジカル反応がS+ ,SFx +
 等のイオンによりアシストされる機構で、高速にエッ
チング反応が進行した。一方、S2 F2 からは気相
中に遊離のSが同時に生成し、これが低温冷却されたウ
ェハの表面のうちパターン側壁部に堆積して側壁保護効
果を発揮した。この結果、良好な異方性形状を有するゲ
ート電極が形成された。
The above S2 F2 is one of the sulfur fluorides proposed by the applicant of the present application in a series of applications including Japanese Patent Application No. 198045/1999. S2 F
2 has a F/S ratio (F atom and S
F*, which has a small atomic radius and is extremely reactive, is generated in the plasma by discharge dissociation. This radical reaction due to F* leads to S+, SFx +
The etching reaction proceeded at high speed through a mechanism assisted by ions such as On the other hand, free S was simultaneously generated in the gas phase from S2F2, and this was deposited on the pattern sidewalls of the low-temperature cooled wafer surface, exerting a sidewall protection effect. As a result, a gate electrode having a good anisotropic shape was formed.

【0017】しかし、上述のジャスト・エッチングまで
の過程ではF* が主エッチング種であるため、ゲート
酸化膜に対する選択比はせいぜい5〜6程度である。こ
れは、原子間結合エネルギーの値がSi−O結合では1
11kcal/molであるのに対し、Si−F結合で
は132kcal/molと大きいことからも理解され
る。したがって、この条件のままでオーバーエッチング
を行うと、ゲート酸化膜が比較的早く露出した領域では
該ゲート酸化膜が除去される虞れが大きい。そこで、次
に、エッチング・ガスをS2 Br2 に切り換え、か
つRFバイアスの周波数を上げてオーバーエッチングを
行った。このときの条件は、一例としてS2 Br2 
流量20SCCM,ガス圧1.3Pa(10mTorr
),マイクロ波パワー850W,RFバイアス・パワー
5W,RFバイアス周波数13.56MHz,ウェハ温
度−50℃とした。これにより、ゲート酸化膜に対する
選択比は約50に向上した。以上のジャスト・エッチン
グおよびオーバーエッチングの過程でパターン側壁部に
堆積したSは、エッチング終了後に被エッチング基板を
約90℃に加熱することにより容易に昇華除去すること
ができた。したがって、何らパーティクル汚染が発生す
ることはなかった。なお、上述のジャスト・エッチング
の工程において、S2 F2 に代えてSF2 ,SF
4 ,S2 F10の各フッ化イオウ、あるいはS3 
Cl2 ,S2 Cl2 ,SCl2 の各塩化イオウ
を使用しても良い。
However, in the process up to the above-mentioned just etching, F* is the main etching species, so the selectivity to the gate oxide film is about 5 to 6 at most. This means that the value of the interatomic bond energy is 1 for the Si-O bond.
This can be understood from the fact that it is 11 kcal/mol, whereas the Si-F bond has a larger value of 132 kcal/mol. Therefore, if over-etching is performed under these conditions, there is a high possibility that the gate oxide film will be removed in the region where the gate oxide film is exposed relatively quickly. Therefore, next, over-etching was performed by switching the etching gas to S2 Br2 and increasing the frequency of the RF bias. The conditions at this time are, for example, S2 Br2
Flow rate 20SCCM, gas pressure 1.3Pa (10mTorr)
), microwave power of 850 W, RF bias power of 5 W, RF bias frequency of 13.56 MHz, and wafer temperature of -50°C. This improved the selectivity to the gate oxide film to about 50. The S deposited on the sidewalls of the pattern during the just-etching and over-etching processes described above could be easily sublimated and removed by heating the substrate to be etched to about 90° C. after the etching was completed. Therefore, no particle contamination occurred. In addition, in the above-mentioned just etching process, SF2, SF
4, each sulfur fluoride of S2 F10, or S3
Sulfur chlorides such as Cl2, S2 Cl2, and SCl2 may also be used.

【0018】以上、本発明を2つの実施例にもとづいて
説明したが、本発明はこれらの実施例に限定されるもの
ではなく、たとえばオーバーエッチング時に使用される
臭素系ガスとしては、上述のHBr,S2 Br2 の
他にもBr2 ,SiBr4 ,S3 Br2 ,SB
r2 等を使用することができる。また、本発明で使用
されるエッチング・ガスには各種の添加ガスを混合して
も良い。たとえば、N2を添加した場合には反応生成物
による側壁保護の強化を期待することができ、またH2
 ,H2 S,シラン系ガスのようにエッチング系内に
H* および/またはシリコン系活性種を供給し得るガ
スを添加すれば、過剰なハロゲン・ラジカルを捕捉し、
Sの堆積効果を高めることができる。さらに、スパッタ
リング効果,冷却効果,希釈効果を得る目的でHe,A
r等の希ガスが添加されていても良い。さらに、被エッ
チング材料層の種類も上述の多結晶シリコン層に限られ
るものではなく、金属シリサイド層、ポリサイド膜等で
あっても良い。
Although the present invention has been described above based on two examples, the present invention is not limited to these examples. For example, the above-mentioned HBr , S2 Br2 as well as Br2 , SiBr4 , S3 Br2 , SB
r2 etc. can be used. Further, various additive gases may be mixed with the etching gas used in the present invention. For example, when N2 is added, side wall protection by reaction products can be expected to be strengthened, and H2
, H2S, or a silane-based gas that can supply H* and/or silicon-based active species into the etching system, excess halogen radicals can be captured,
The S deposition effect can be enhanced. Furthermore, for the purpose of obtaining sputtering effect, cooling effect, and dilution effect, He, A
A rare gas such as r may be added. Furthermore, the type of material layer to be etched is not limited to the above-mentioned polycrystalline silicon layer, but may also be a metal silicide layer, a polycide film, or the like.

【0019】[0019]

【発明の効果】以上の説明からも明らかなように、本発
明のドライエッチング方法によれば、フロン系ガスを使
用せずにシリコン系材料層を高異方性,高速性,高選択
性,低汚染性をもってエッチングすることが可能となる
。しかも、オーバーエッチング時に元来SiO2 系材
料層を自発的にはエッチングしない臭素系ガスを使用し
、しかもRFバイアスの周波数を高めた条件を採用する
ため、イオン入射エネルギーが効果的に低減され、対S
iO2 下地選択性を向上させることが可能となる。し
たがって、本発明は微細なデザイン・ルールにもとづい
て設計され、高集積度および高性能を有する半導体装置
の製造に好適であり、また脱フロン対策として極めて優
れている。
Effects of the Invention As is clear from the above description, the dry etching method of the present invention allows silicon-based material layers to be etched with high anisotropy, high speed, high selectivity, and without using fluorocarbon gas. Etching can be performed with low contamination. Furthermore, during over-etching, we use a bromine-based gas that does not spontaneously etch the SiO2-based material layer, and we also use conditions that increase the frequency of the RF bias, so the ion incident energy is effectively reduced and the S
It becomes possible to improve the iO2 base selectivity. Therefore, the present invention is designed based on fine design rules, and is suitable for manufacturing semiconductor devices having high integration and high performance, and is also extremely excellent as a measure against CFCs.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  相対的に低い周波数のRFバイアスを
印加しながらシリコン系材料層のエッチングを行う工程
と、相対的に高い周波数のRFバイアスを印加しながら
臭素系ガスを主体とするエッチング・ガスを用いてオー
バーエッチングを行う工程とを有することを特徴とする
ドライエッチング方法。
1. A step of etching a silicon-based material layer while applying a relatively low frequency RF bias, and an etching gas mainly containing bromine gas while applying a relatively high frequency RF bias. A dry etching method comprising the step of performing over-etching using.
JP11784391A 1991-04-23 1991-04-23 Dry etching Withdrawn JPH04323823A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11784391A JPH04323823A (en) 1991-04-23 1991-04-23 Dry etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11784391A JPH04323823A (en) 1991-04-23 1991-04-23 Dry etching

Publications (1)

Publication Number Publication Date
JPH04323823A true JPH04323823A (en) 1992-11-13

Family

ID=14721647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11784391A Withdrawn JPH04323823A (en) 1991-04-23 1991-04-23 Dry etching

Country Status (1)

Country Link
JP (1) JPH04323823A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492280B1 (en) * 1996-07-03 2002-12-10 Tegal Corporation Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492280B1 (en) * 1996-07-03 2002-12-10 Tegal Corporation Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls

Similar Documents

Publication Publication Date Title
CN1524287B (en) Unique process chemistry for etching organic low-K materials
JP3116569B2 (en) Dry etching method
JPH04237124A (en) Dry-etching method
JPH04250623A (en) Dry etching
JPH0484414A (en) Dry etching method
US5391244A (en) Dry etching method
JP3094470B2 (en) Dry etching method
JPH11186229A (en) Dry etching and manufacture of semiconductor device
JPH04346427A (en) Dry-etching method
JPH04323823A (en) Dry etching
JPH0794469A (en) Dry etching method
JP3111643B2 (en) Dry etching method
JP3318777B2 (en) Dry etching method
JP3371642B2 (en) Plasma etching method for silicon-based material layer
JPH08115900A (en) Patterning method for silicon material layer
JP3570903B2 (en) Method for manufacturing semiconductor device
JP3111640B2 (en) Dry etching method
JPH053177A (en) Dry etching method
JP3038984B2 (en) Dry etching method
JPH0697123A (en) Dry etching method
JP3120569B2 (en) Dry etching method
JP3079656B2 (en) Dry etching method
JPH1116885A (en) Dry-etching
JPH04297029A (en) Dry etching
JP3123199B2 (en) Dry etching method

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980711