JPH04322295A - インタレーススキャン調整機能付ディスプレイモニタ - Google Patents
インタレーススキャン調整機能付ディスプレイモニタInfo
- Publication number
- JPH04322295A JPH04322295A JP3116510A JP11651091A JPH04322295A JP H04322295 A JPH04322295 A JP H04322295A JP 3116510 A JP3116510 A JP 3116510A JP 11651091 A JP11651091 A JP 11651091A JP H04322295 A JPH04322295 A JP H04322295A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- odd
- synchronizing signal
- vertical
- vertical synchronizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000926 separation method Methods 0.000 claims description 15
- 230000002194 synthesizing effect Effects 0.000 claims 1
- 230000001934 delay Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000003111 delayed effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はインタレーススキャン方
式のディスプレイモニタにおいて垂直同期信号のタイミ
ング調整によって偶数フィールドと奇数フィールドの走
査線間の間隔を調整可能にすることにより最適な表示状
態にできるディスプレイモニタに関する。
式のディスプレイモニタにおいて垂直同期信号のタイミ
ング調整によって偶数フィールドと奇数フィールドの走
査線間の間隔を調整可能にすることにより最適な表示状
態にできるディスプレイモニタに関する。
【０００２】
【従来の技術】ディスプレイモニタのインタレーススキ
ャン方式は一枚の画面を偶数次の走査線からなる偶数フ
ィールド画面と奇数次の走査線からなる奇数フィールド
画面の２つに分割し、これを交互に表示するものである
ことは周知の事実である。この偶数フィールドと奇数フ
ィールド画面は表示開始位置を１／２ずらすことにより
全体の走査線の間隔が均等になるように構成されている
。この技術の一つとして水平同期信号に同期し、かつ水
平同期信号の２倍の周波数のパルス信号を形成すること
により垂直同期信号に対する奇数フィールド，偶数フィ
ールド間の水平同期信号の１／２水平同期のずれを保持
するものが開示されている（特公昭５９ー１５４３４）
。これは、遅延垂直同期信号の位置を水平同期のパルス
を基準に常に１／２水平同期のパルス信号に同期させる
ようにしたものである。
ャン方式は一枚の画面を偶数次の走査線からなる偶数フ
ィールド画面と奇数次の走査線からなる奇数フィールド
画面の２つに分割し、これを交互に表示するものである
ことは周知の事実である。この偶数フィールドと奇数フ
ィールド画面は表示開始位置を１／２ずらすことにより
全体の走査線の間隔が均等になるように構成されている
。この技術の一つとして水平同期信号に同期し、かつ水
平同期信号の２倍の周波数のパルス信号を形成すること
により垂直同期信号に対する奇数フィールド，偶数フィ
ールド間の水平同期信号の１／２水平同期のずれを保持
するものが開示されている（特公昭５９ー１５４３４）
。これは、遅延垂直同期信号の位置を水平同期のパルス
を基準に常に１／２水平同期のパルス信号に同期させる
ようにしたものである。
【０００３】
【発明が解決しようとする課題】ところで、インタレー
ス方式の映像回路はインタレーススキャンを行わせるた
めに決められたタイミングで垂直同期信号と水平同期信
号を出力している。ディスプレイ側ではこれら同期信号
によりブラウン管の偏向入力となる水平および垂直のス
イープ信号（のこぎり波）を作成している。このときの
垂直スイープ信号はアナログのためずれを生じやすく、
垂直スイープ信号が奇数偶数フィールド間で正確なタイ
ミングを保持していない場合には奇数走査線と偶数走査
線の間隔が不均一となる。
ス方式の映像回路はインタレーススキャンを行わせるた
めに決められたタイミングで垂直同期信号と水平同期信
号を出力している。ディスプレイ側ではこれら同期信号
によりブラウン管の偏向入力となる水平および垂直のス
イープ信号（のこぎり波）を作成している。このときの
垂直スイープ信号はアナログのためずれを生じやすく、
垂直スイープ信号が奇数偶数フィールド間で正確なタイ
ミングを保持していない場合には奇数走査線と偶数走査
線の間隔が不均一となる。
【０００４】したがって上述のように遅延垂直同期信号
の位置を水平同期に対し１／２水平同期信号に同期させ
ることにより奇数と偶数のフィールド間の所定の間隔を
得ていてもずれが生じた場合には正確なインタレース走
査が行えなくなる。特に、コンポジット同期信号を用い
た場合には同期分離回路により垂直同期信号を作成して
いるため高解像度ディスプレイでは上記問題が目立つこ
ととなる。本発明の目的は上記問題を解決するもので、
偶数フィールド（２つ目のフィールド）の垂直同期信号
の位置を前後に微調整できる回路を設けることにより奇
数フィールドに対する偶数フィールドの表示位置を上下
に調整可能として最適なインタレース走査を行うことが
できるディスプレイモニタを提供することにある。
の位置を水平同期に対し１／２水平同期信号に同期させ
ることにより奇数と偶数のフィールド間の所定の間隔を
得ていてもずれが生じた場合には正確なインタレース走
査が行えなくなる。特に、コンポジット同期信号を用い
た場合には同期分離回路により垂直同期信号を作成して
いるため高解像度ディスプレイでは上記問題が目立つこ
ととなる。本発明の目的は上記問題を解決するもので、
偶数フィールド（２つ目のフィールド）の垂直同期信号
の位置を前後に微調整できる回路を設けることにより奇
数フィールドに対する偶数フィールドの表示位置を上下
に調整可能として最適なインタレース走査を行うことが
できるディスプレイモニタを提供することにある。
【０００５】
【課題を解決するための手段】前記目的を達成するため
に本発明によるインタレーススキャン調整機能付ディス
プレイモニタはインタレーススキャン方式のディスプレ
イモニタにおいて、同期信号の分離処理等を行う回路に
、垂直同期信号を偶数と奇数の垂直同期信号に分離する
分離回路， 前記分離回路で分離された一方の垂直同期
信号を遅延させる遅延回路および前記遅延回路出力と前
記分離された他方の垂直同期信号を合成する回路からな
る垂直同期調整回路を設けて構成されている。
に本発明によるインタレーススキャン調整機能付ディス
プレイモニタはインタレーススキャン方式のディスプレ
イモニタにおいて、同期信号の分離処理等を行う回路に
、垂直同期信号を偶数と奇数の垂直同期信号に分離する
分離回路， 前記分離回路で分離された一方の垂直同期
信号を遅延させる遅延回路および前記遅延回路出力と前
記分離された他方の垂直同期信号を合成する回路からな
る垂直同期調整回路を設けて構成されている。
【０００６】
【実施例】以下、図面等を参照して本発明をさらに詳し
く説明する。図１は本発明によるディスプレイモニタの
調整した画面を説明するための図である。図１（ａ）
は奇数フィールドを走査している状態を， 図１（ｂ）
は偶数フィールドを走査している状態をそれぞれ示し
ており、例えば、偶数フィールドの垂直同期信号の開始
点が中心よりαだけずれている場合でも本発明で挿入さ
れる垂直同期調整回路の遅延回路によって上記ずれを補
正できる。 図１（ｃ） は奇数フィールドおよび偶数フィールドの
走査線を示した図であり、これら奇数と偶数の走査線間
を均一になるように調整が可能となる。
く説明する。図１は本発明によるディスプレイモニタの
調整した画面を説明するための図である。図１（ａ）
は奇数フィールドを走査している状態を， 図１（ｂ）
は偶数フィールドを走査している状態をそれぞれ示し
ており、例えば、偶数フィールドの垂直同期信号の開始
点が中心よりαだけずれている場合でも本発明で挿入さ
れる垂直同期調整回路の遅延回路によって上記ずれを補
正できる。 図１（ｃ） は奇数フィールドおよび偶数フィールドの
走査線を示した図であり、これら奇数と偶数の走査線間
を均一になるように調整が可能となる。
【０００７】図２は本発明によるディスプレイモニタの
同期分離回路および偏向回路部分の実施例を示す回路ブ
ロック図である。同期分離回路１はコンポジット同期信
号を垂直同期信号Ｖと水平同期信号Ｈに分離する。分離
された垂直同期信号Ｖは垂直同期調整回路２に入力され
、偶数フィールドのの垂直同期信号が上記偶数と奇数の
フィールド走査線間が均一になるように調整される。 垂直同期調整回路２で調整された垂直同期信号は垂直ス
イープ回路３に入力され鋸歯状波が作られる。同様に水
平同期信号Ｈも水平スイープ回路４により入力され、鋸
歯状波が作られる。ＣＲＴ５の電子ビームは垂直スイー
プ回路３と水平スイープ回路４の鋸歯状波により偏向さ
れＣＲＴ５上で奇数および偶数のフィールド画面が合成
されて奇数と偶数の走査線間にずれのないフレーム画面
が形成される。
同期分離回路および偏向回路部分の実施例を示す回路ブ
ロック図である。同期分離回路１はコンポジット同期信
号を垂直同期信号Ｖと水平同期信号Ｈに分離する。分離
された垂直同期信号Ｖは垂直同期調整回路２に入力され
、偶数フィールドのの垂直同期信号が上記偶数と奇数の
フィールド走査線間が均一になるように調整される。 垂直同期調整回路２で調整された垂直同期信号は垂直ス
イープ回路３に入力され鋸歯状波が作られる。同様に水
平同期信号Ｈも水平スイープ回路４により入力され、鋸
歯状波が作られる。ＣＲＴ５の電子ビームは垂直スイー
プ回路３と水平スイープ回路４の鋸歯状波により偏向さ
れＣＲＴ５上で奇数および偶数のフィールド画面が合成
されて奇数と偶数の走査線間にずれのないフレーム画面
が形成される。
【０００８】図３は垂直同期調整回路の詳細を示す図で
ある。垂直同期信号Ｖは奇数フィールド対応の垂直同期
信号に分離する奇数Ｖ分離回路６と、偶数フィールド対
応の垂直同期信号に分離する偶数Ｖ分離回路７により奇
数と偶数の垂直同期信号に分離される。偶数の垂直同期
信号の位置は遅延回路８により調整される。遅延回路８
により調整された偶数同期信号と奇数Ｖ分離回路６の奇
数同期信号はオア回路９により合成される。
ある。垂直同期信号Ｖは奇数フィールド対応の垂直同期
信号に分離する奇数Ｖ分離回路６と、偶数フィールド対
応の垂直同期信号に分離する偶数Ｖ分離回路７により奇
数と偶数の垂直同期信号に分離される。偶数の垂直同期
信号の位置は遅延回路８により調整される。遅延回路８
により調整された偶数同期信号と奇数Ｖ分離回路６の奇
数同期信号はオア回路９により合成される。
【０００９】図４は上記遅延回路の具体的な構成を示す
回路図である。本回路はＤ形フリップフロップ１１，１
２，１３および１４，ＲＳフリップフロップ１５，カウ
ンタ１６および１７，プリセット値設定部２０ならびに
複数のゲート回路より構成されている。モニタ調整時、
プリセット値設定部２０に遅延量が設定される。図５に
示す垂直同期信号Ｖが入力すると、Ｄ形フリップフロッ
プ１１はセットされ、Ｄ形フリップフロップ１１の反転
出力と垂直同期信号Ｖを入力とするオア回路２１の出力
に負のパルスが出力される（図５（Ａ））。一方、Ｄ形
フリップフロップ１２もセットされ、Ｄ形フリップフロ
ップ１２の反転出力と垂直同期信号Ｖを入力とするナン
ド回路２２の出力に負のパルスが出力される（図５（Ｂ
））。上記オア回路２１の出力は垂直同期信号Ｖの立ち
下がり時に、ナンド回路２２の出力は垂直同期信号Ｖの
立ち上がり時にそれぞれ発生する。
回路図である。本回路はＤ形フリップフロップ１１，１
２，１３および１４，ＲＳフリップフロップ１５，カウ
ンタ１６および１７，プリセット値設定部２０ならびに
複数のゲート回路より構成されている。モニタ調整時、
プリセット値設定部２０に遅延量が設定される。図５に
示す垂直同期信号Ｖが入力すると、Ｄ形フリップフロッ
プ１１はセットされ、Ｄ形フリップフロップ１１の反転
出力と垂直同期信号Ｖを入力とするオア回路２１の出力
に負のパルスが出力される（図５（Ａ））。一方、Ｄ形
フリップフロップ１２もセットされ、Ｄ形フリップフロ
ップ１２の反転出力と垂直同期信号Ｖを入力とするナン
ド回路２２の出力に負のパルスが出力される（図５（Ｂ
））。上記オア回路２１の出力は垂直同期信号Ｖの立ち
下がり時に、ナンド回路２２の出力は垂直同期信号Ｖの
立ち上がり時にそれぞれ発生する。
【００１０】カウンタ１６および１７のデータ端子ＤＩ
Ｎには上記プリセット値設定部２０の設定情報がそれぞ
れ入力されており、カウンタ１６はオア回路２１の負パ
ルスによって、カウンタ１７はナンド回路２２の負パル
スによってそれぞれ計数を開始する。そして計数値が設
定値に達するとカウンタ１６および１７はリセットされ
る。これによりカウンタ１６の出力には図５（Ｃ） お
よび図５（Ｄ） に示すようなパルス波形が出力される
。カウンタ１６の出力はＤ形フリップフロップ１３のＤ
端子と他端がＤ形フリップフロップ１３の反転出力に接
続されているオア回路２３に入力され、カウンタ１６の
図５（Ｃ） の出力の立ち下がりによりＤ形フリップフ
ロップ１３はセットされる。これによりオア回路２３の
出力には負のパルスが出力される。同様にカウンタ１７
の出力もＤ形フリップフロップ１４のＤ端子と他端がＤ
形フリップフロップ１４の反転出力に接続されているオ
ア回路２４に入力され、カウンタ１７の図５（Ｄ）の出
力の立ち下がりによりＤ形フリップフロップ１４がセッ
トされ、オア回路２４の出力に負のパルスが出力される
。オア回路２３および２４の出力はこの後ＲＳフリップ
フロップ１５のセットおよびリセット端子にそれぞれ入
力される。ＲＳフリップフロップ１５はオア回路２３の
出力によりセットされ、オア回路２４の出力によりリセ
ットされることにより、図５（Ｅ） に示すような遅延
垂直同期信号を出力する。
Ｎには上記プリセット値設定部２０の設定情報がそれぞ
れ入力されており、カウンタ１６はオア回路２１の負パ
ルスによって、カウンタ１７はナンド回路２２の負パル
スによってそれぞれ計数を開始する。そして計数値が設
定値に達するとカウンタ１６および１７はリセットされ
る。これによりカウンタ１６の出力には図５（Ｃ） お
よび図５（Ｄ） に示すようなパルス波形が出力される
。カウンタ１６の出力はＤ形フリップフロップ１３のＤ
端子と他端がＤ形フリップフロップ１３の反転出力に接
続されているオア回路２３に入力され、カウンタ１６の
図５（Ｃ） の出力の立ち下がりによりＤ形フリップフ
ロップ１３はセットされる。これによりオア回路２３の
出力には負のパルスが出力される。同様にカウンタ１７
の出力もＤ形フリップフロップ１４のＤ端子と他端がＤ
形フリップフロップ１４の反転出力に接続されているオ
ア回路２４に入力され、カウンタ１７の図５（Ｄ）の出
力の立ち下がりによりＤ形フリップフロップ１４がセッ
トされ、オア回路２４の出力に負のパルスが出力される
。オア回路２３および２４の出力はこの後ＲＳフリップ
フロップ１５のセットおよびリセット端子にそれぞれ入
力される。ＲＳフリップフロップ１５はオア回路２３の
出力によりセットされ、オア回路２４の出力によりリセ
ットされることにより、図５（Ｅ） に示すような遅延
垂直同期信号を出力する。
【００１１】
【発明の効果】以上、説明したように本発明は偶数フィ
ールドの垂直同期信号の位置を前後に微調整する垂直同
期調整回路を同期信号分離系の回路に設けることにより
、奇数フィールドに対する偶数フィールドの走査線の位
置を上下に移動できるように構成されている。したがっ
て、モニタ調整時に奇数と偶数のフィールドの走査線の
間隔が均一になるようにずれを調整することにより最適
なインタレース走査を実現できるという効果がある。
ールドの垂直同期信号の位置を前後に微調整する垂直同
期調整回路を同期信号分離系の回路に設けることにより
、奇数フィールドに対する偶数フィールドの走査線の位
置を上下に移動できるように構成されている。したがっ
て、モニタ調整時に奇数と偶数のフィールドの走査線の
間隔が均一になるようにずれを調整することにより最適
なインタレース走査を実現できるという効果がある。
【図１】インタレーススキャン方式を説明するための図
である。
である。
【図２】本発明によるインタレーススキャン調整機能付
ディスプレイモニタの実施例を示す回路ブロック図であ
る。
ディスプレイモニタの実施例を示す回路ブロック図であ
る。
【図３】垂直同期調整回路の詳細を示す回路ブロック図
である。
である。
【図４】遅延回路の詳細を示す回路ブロック図である。
【図５】遅延回路の動作を説明するためのタイミングチ
ャートである。
ャートである。
１…同期分離回路
２…垂直同期調整回路
３…垂直スイープ回路
４…水平スイープ回路
５…ＣＲＴ
６…奇数Ｖ分離回路
７…偶数Ｖ分離回路
８…遅延回路
９…オア回路
Claims (1)
- 【請求項１】 インタレーススキャン方式のディスプ
レイモニタにおいて、同期信号の分離処理等を行う回路
に、垂直同期信号を偶数と奇数の垂直同期信号に分離す
る奇数偶数同期信号分離回路， 前記分離回路で分離さ
れた一方の垂直同期信号を遅延調整するための遅延回路
および前記遅延回路出力と前記分離された他方の垂直同
期信号を合成する回路からなる垂直同期調整回路を設け
たことを特徴とするインタレーススキャン調整機能付デ
ィスプレイモニタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3116510A JPH04322295A (ja) | 1991-04-22 | 1991-04-22 | インタレーススキャン調整機能付ディスプレイモニタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3116510A JPH04322295A (ja) | 1991-04-22 | 1991-04-22 | インタレーススキャン調整機能付ディスプレイモニタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04322295A true JPH04322295A (ja) | 1992-11-12 |
Family
ID=14688934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3116510A Pending JPH04322295A (ja) | 1991-04-22 | 1991-04-22 | インタレーススキャン調整機能付ディスプレイモニタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04322295A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0598595A1 (en) * | 1992-11-17 | 1994-05-25 | Ikegami Tsushinki Co., Ltd. | Method and apparatus for displaying color images |
-
1991
- 1991-04-22 JP JP3116510A patent/JPH04322295A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0598595A1 (en) * | 1992-11-17 | 1994-05-25 | Ikegami Tsushinki Co., Ltd. | Method and apparatus for displaying color images |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW453115B (en) | Automatic image scanning format converter with seamless switching | |
| JP2000036964A (ja) | 複数垂直フォ―マット用集中制御システム | |
| JP2502829B2 (ja) | 画像表示装置 | |
| KR100393458B1 (ko) | 비월주사된비디오의수직패닝시스템 | |
| EP0136758B1 (en) | Circuit for generating a control signal for the field deflection in a picture display device | |
| JPH0715704A (ja) | 受像機 | |
| JP2974301B2 (ja) | トリガ生成回路及び波形表示装置 | |
| JPH04322295A (ja) | インタレーススキャン調整機能付ディスプレイモニタ | |
| EP0874521B1 (en) | Double-speed image signal display method, display unit and television receiver | |
| JPH07121102B2 (ja) | ビデオ表示装置 | |
| US3974420A (en) | Deflection apparatus | |
| US6433829B1 (en) | Signal processing apparatus for setting up vertical blanking signal of television set | |
| KR100301516B1 (ko) | 디지탈 티브이의 최적 화면 위치 보정 장치 | |
| JPH0213076A (ja) | テレビジョン信号受信装置 | |
| JPH1013703A (ja) | 垂直位相調整回路 | |
| KR950004106B1 (ko) | 화상조절회로 | |
| JP2964490B2 (ja) | テレビジョン受像機 | |
| KR100565626B1 (ko) | 영상기기의 오버 스캔 장치 및 방법 | |
| KR100234412B1 (ko) | 양방향 주사 방식을 채택한 화상표시장치 및 방법 | |
| JP2644045B2 (ja) | ハイビジョン受信機の時間圧縮装置 | |
| JPH08265591A (ja) | 垂直偏向制御回路及び受像機 | |
| JPH087546B2 (ja) | 画像処理装置 | |
| JPH03267995A (ja) | サイン表示装置 | |
| GB1022472A (en) | Improvements in and relating to television standards converters | |
| JPH07240854A (ja) | 表示装置 |