JPH04322169A - Discharge lamp lighting apparatus - Google Patents

Discharge lamp lighting apparatus

Info

Publication number
JPH04322169A
JPH04322169A JP3090695A JP9069591A JPH04322169A JP H04322169 A JPH04322169 A JP H04322169A JP 3090695 A JP3090695 A JP 3090695A JP 9069591 A JP9069591 A JP 9069591A JP H04322169 A JPH04322169 A JP H04322169A
Authority
JP
Japan
Prior art keywords
discharge lamp
switching elements
voltage
circuit
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3090695A
Other languages
Japanese (ja)
Other versions
JP3059517B2 (en
Inventor
Hiroshi Niihori
新堀 博市
Tsutomu Shiomi
務 塩見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP3090695A priority Critical patent/JP3059517B2/en
Publication of JPH04322169A publication Critical patent/JPH04322169A/en
Application granted granted Critical
Publication of JP3059517B2 publication Critical patent/JP3059517B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Circuit Arrangements For Discharge Lamps (AREA)

Abstract

PURPOSE:To quickly detect a lamp voltage of a discharge lamp. CONSTITUTION:One end of a discharge lamp DL is connected to a connecting point of switching elements Q1, Q2 via an inductor L1, the other end of the discharge lamp DL is connected to a connecting point of switching elements Q3, Q4 via an inductor L2 having an inductance value almost equal to that of the inductor L1, and a capacitor C0 is connected in parallel with the discharge lamp DL. Moreover, a voltage detecting means (not illustrated) for detecting voltages VA, VB across the discharge lamp DL is also provided. Thereby, the voltage across the discharge lamp DL is not varied due to high frequency switching operation of the switching elements Q1 to Q4. Accordingly, an integration circuit for controlling voltage variation is no longer required and delay of detection by integration can be eliminated. As a result, a lamp voltage of the discharge lamp DL can be detected quickly and ON-OFF states of the first to fourth switching elements Q1 to Q4 can be controlled depending on the condition change of the discharge lamp DL.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、例えば高圧放電ラン
プをフルブリッジインバータで矩形波点灯させる放電灯
点灯装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a discharge lamp lighting device for lighting, for example, a high-pressure discharge lamp in a rectangular wave using a full-bridge inverter.

【0002】0002

【従来の技術】図14に従来のこの種の放電灯点灯装置
の回路図を示す。この放電灯点灯装置は、図14に示す
ように、直流電源VDCの正極と負極との間に第1およ
び第2のスイッチング素子Q1 ,Q2 をこの順に直
列接続するとともに、直流電源VDCの正極と負極との
間に第3および第4のスイッチング素子Q3 ,Q4 
をこの順に直列接続し、第1,第2,第3および第4の
スイッチング素子Q1 ,Q2 ,Q3 ,Q4 に第
1,第2,第3および第4のダイオードD1 ,D2 
,D3 ,D4 をそれぞれ逆並列接続している。
2. Description of the Related Art FIG. 14 shows a circuit diagram of a conventional discharge lamp lighting device of this type. As shown in FIG. 14, this discharge lamp lighting device has first and second switching elements Q1 and Q2 connected in series in this order between the positive and negative electrodes of the DC power source VDC, and the positive and negative electrodes of the DC power source VDC. Third and fourth switching elements Q3 and Q4 are connected between the negative electrode and the negative electrode.
are connected in series in this order, and the first, second, third and fourth diodes D1, D2 are connected to the first, second, third and fourth switching elements Q1, Q2, Q3, Q4.
, D3, and D4 are connected in antiparallel.

【0003】そして、第1および第2のスイッチング素
子Q1 ,Q2 の接続点に放電ランプDLの一端を接
続し、第3および第4のスイッチング素子Q3 ,Q4
 の接続点にインダクタL0 を介して放電ランプDL
の他端を接続し、放電ランプDLにコンデンサC0 を
並列接続している。また、放電ランプDLの両端の電位
VA ,VB (その差電圧はランプ電圧となる)を検
出する電位検出手段(図示せず)を設けるとともに、第
1,第2,第3および第4のスイッチング素子Q1 ,
Q2 ,Q3 ,Q4 のオンオフを制御する制御手段
(図示せず)を設けている。
Then, one end of the discharge lamp DL is connected to the connection point of the first and second switching elements Q1 and Q2, and the third and fourth switching elements Q3 and Q4 are connected to each other.
The discharge lamp DL is connected via the inductor L0 to the connection point of
The other end is connected, and a capacitor C0 is connected in parallel to the discharge lamp DL. Further, a potential detection means (not shown) is provided for detecting the potentials VA and VB (the difference voltage becomes the lamp voltage) at both ends of the discharge lamp DL, and the first, second, third and fourth switching Element Q1,
A control means (not shown) is provided to control on/off of Q2, Q3, and Q4.

【0004】以上のような構成の放電灯点灯装置は、制
御手段により、具体的には、第1および第4のスイッチ
ング素子Q1 ,Q4 のオンオフを高い周波数で繰り
返させるとともに第2および第3のスイッチング素子Q
2 ,Q3 をオフに保持する第1の状態と第2および
第3のスイッチング素子Q2 ,Q3 のオンオフを高
い周波数で繰り返させるとともに第1および第4のスイ
ッチング素子Q1 ,Q4 をオフに保持する第2の状
態とを低い周波数で交互に繰り返させる。
[0004] In the discharge lamp lighting device configured as described above, the control means specifically causes the first and fourth switching elements Q1 and Q4 to be repeatedly turned on and off at a high frequency, and the second and third switching elements Switching element Q
2 and Q3 are kept off, and a second state where the second and third switching elements Q2 and Q3 are repeatedly turned on and off at a high frequency and the first and fourth switching elements Q1 and Q4 are kept off. State 2 is alternately repeated at a low frequency.

【0005】また、電位検出手段の検出結果に基づいて
、第1,第2,第3および第4のスイッチング素子Q1
 ,Q2 ,Q3 ,Q4 のオン期間とオフ期間の長
さを制御することにより、ランプ電圧もしくランプ電流
を制御する。上記の放電灯点灯装置は、放電ランプDL
の両端の電位VA ,VB はそれぞれ図15(a),
(b)に示すようになる。図15において、SW1 は
第1および第4のスイッチング素子Q1 ,Q4 のオ
ンオフを高い周波数で繰り返させるとともに第2および
第3のスイッチング素子Q2 ,Q3 をオフに保持す
る第1の状態の期間であり、SW2 は第2および第3
のスイッチング素子Q2 ,Q3 のオンオフを高い周
波数で繰り返させるとともに第1および第4のスイッチ
ング素子Q1 ,Q4 をオフに保持する第2の状態の
期間である。
Furthermore, based on the detection result of the potential detection means, the first, second, third and fourth switching elements Q1
, Q2, Q3, and Q4, the lamp voltage or lamp current is controlled by controlling the length of the on period and off period of Q2, Q3, and Q4. The above discharge lamp lighting device is a discharge lamp DL
The potentials VA and VB at both ends of are shown in FIG. 15(a) and
The result is as shown in (b). In FIG. 15, SW1 is a period of the first state in which the first and fourth switching elements Q1 and Q4 are repeatedly turned on and off at a high frequency, and the second and third switching elements Q2 and Q3 are kept off. , SW2 is the second and third
This is a second state period in which the switching elements Q2 and Q3 are repeatedly turned on and off at a high frequency, and the first and fourth switching elements Q1 and Q4 are kept off.

【0006】VDLはランプ電圧であり、電位VB に
は、期間SW1 ではランプ電圧VDLが負極性に重畳
し、期間SW2 ではランプ電圧VDLが正極性に重畳
する。上記において、放電ランプDLの両端の電位を検
出する電位検出手段としては、例えば図16に示すよう
な差動増幅器DA3 が考えられ、先の放電ランプDL
の両端の電位VA ,VB を直流電源VDCの負極側
をグラウンドとして入力することで、差動増幅器DA3
 の出力電圧VO1として図17に示すようなランプ電
圧VDLを検出することができる。なお、図17では、
期間SW1 ではランプ電圧VDLが正極性となり、期
間SW2 では負極性となっている。
VDL is a lamp voltage, and the lamp voltage VDL is superimposed on the potential VB with a negative polarity during a period SW1, and the lamp voltage VDL is superimposed with a positive polarity during a period SW2. In the above, as a potential detection means for detecting the potential at both ends of the discharge lamp DL, for example, a differential amplifier DA3 as shown in FIG.
By inputting the potentials VA and VB at both ends of the DC power supply VDC with the negative pole side of the DC power supply VDC as the ground, the differential amplifier DA3
A lamp voltage VDL as shown in FIG. 17 can be detected as the output voltage VO1. In addition, in FIG. 17,
In the period SW1, the lamp voltage VDL has a positive polarity, and in the period SW2, it has a negative polarity.

【0007】また、図16の差動増幅器DA3 に代え
て、図18に示すようなダイオードD11,抵抗R17
およびコンデンサC4 からなる検波回路DWを用いる
ことで、簡易にランプ電圧VDLを検出することができ
る。つまり、この検波回路DWは、電位VB を直流電
源VDCの負極側をグラウンドとして、半波整流および
積分する構成であり、抵抗R17およびコンデンサC4
 の時定数を、期間SW1 と期間SW2 の切換周期
に比べて充分に大きく設定しており、その出力電圧VO
2としては図19に示す電圧が得られる。なお、この電
圧VO2のピーク値はVDC+VDLとなる。ただし、
直流電源電圧VDCは一定とする。
Furthermore, instead of the differential amplifier DA3 in FIG. 16, a diode D11 and a resistor R17 as shown in FIG.
By using a detection circuit DW consisting of a capacitor C4 and a capacitor C4, the lamp voltage VDL can be easily detected. In other words, this detection circuit DW has a configuration in which the potential VB is half-wave rectified and integrated with the negative electrode side of the DC power supply VDC as the ground, and the resistor R17 and capacitor C4
The time constant of is set sufficiently larger than the switching period of period SW1 and period SW2, and the output voltage VO
2, the voltage shown in FIG. 19 is obtained. Note that the peak value of this voltage VO2 is VDC+VDL. however,
It is assumed that the DC power supply voltage VDC is constant.

【0008】[0008]

【発明が解決しようとする課題】図14の回路に図16
の差動増幅器DA3を組み合わせた第1の従来例では、
電位VA と電位VB の差がランプ電圧VDLとなる
が、電位VA ,VB のそれぞれにスイッチング周波
数でチョップされた電源電圧が同相分として重畳される
。このような信号電位の差を計算するには、差動増幅器
DA3 が用いられる。しかし、差動増幅器DA3 は
、同相分を除去する能力が同相分の周波数が高くなるに
従って低下する性質がある。そのため、差動増幅器DA
3 の出力に同相分が重畳し、その除去のため、積分回
路を付加する必要が生じる。
[Problem to be solved by the invention] The circuit shown in FIG.
In the first conventional example combining the differential amplifier DA3,
The difference between the potential VA and the potential VB becomes the lamp voltage VDL, and a power supply voltage chopped at the switching frequency is superimposed on each of the potentials VA and VB as an in-phase component. A differential amplifier DA3 is used to calculate such a difference in signal potential. However, the differential amplifier DA3 has a property that its ability to remove the common mode component decreases as the frequency of the common mode component increases. Therefore, the differential amplifier DA
The in-phase component is superimposed on the output of 3, and it becomes necessary to add an integrating circuit to remove it.

【0009】また、図14の回路に図18の検波回路D
Wを組み合わせた第2の従来例では、半周期の電圧を積
分回路により作っているため、切換周期に対して十分に
長い時定数を有していなければならない。このように、
ランプ電圧VDLの検出回路に積分回路を挿入する必要
が生じる。しかし、積分回路の時定数が長いと、実際の
放電ランプDLの状態に対して検出に時間遅れが発生す
るため、放電ランプDLの状態に応じた制御を行うこと
ができないという問題があった。
Furthermore, the detection circuit D of FIG. 18 is added to the circuit of FIG.
In the second conventional example in which W is combined, a half-cycle voltage is generated by an integrating circuit, so it must have a sufficiently long time constant with respect to the switching cycle. in this way,
It becomes necessary to insert an integrating circuit into the lamp voltage VDL detection circuit. However, when the time constant of the integrating circuit is long, there is a time delay in detection with respect to the actual state of the discharge lamp DL, so there is a problem that control according to the state of the discharge lamp DL cannot be performed.

【0010】したがって、この発明の目的は、放電ラン
プのランプ電圧を高速に検出することができる放電灯点
灯装置を提供することである。
[0010] Accordingly, an object of the present invention is to provide a discharge lamp lighting device that can detect the lamp voltage of a discharge lamp at high speed.

【0011】[0011]

【課題を解決するための手段】この発明の放電灯点灯装
置は、図1に示すように、直流電源VDCの正極と負極
との間に第1および第2のスイッチング素子Q1 ,Q
2 をこの順に直列接続するとともに、直流電源VDC
の正極と負極との間に第3および第4のスイッチング素
子Q3 ,Q4 をこの順に直列接続している。そして
、第1および第2のスイッチング素子Q1 ,Q2 の
接続点に第1のインダクタL1 を介して放電ランプD
Lの一端を接続し、第3および第4のスイッチング素子
Q3 ,Q4 の接続点に第1のインダクタL1 とイ
ンダクタンス値の略等しい第2のインダクタL2 を介
して放電ランプDLの他端を接続し、放電ランプDLに
コンデンサC0 を並列接続している。
[Means for Solving the Problems] As shown in FIG. 1, the discharge lamp lighting device of the present invention includes first and second switching elements Q1 and Q between the positive and negative electrodes of a DC power supply VDC.
2 are connected in series in this order, and the DC power supply VDC
Third and fourth switching elements Q3 and Q4 are connected in series in this order between the positive and negative electrodes of the transistor. The discharge lamp D is connected to the connection point between the first and second switching elements Q1 and Q2 via the first inductor L1.
The other end of the discharge lamp DL is connected to the connection point between the third and fourth switching elements Q3 and Q4 via a second inductor L2 whose inductance value is approximately equal to that of the first inductor L1. , a capacitor C0 is connected in parallel to the discharge lamp DL.

【0012】また、放電ランプDLの両端の電位VA 
,VB を検出する電位検出手段(図示せず)を設け、
第1および第4のスイッチング素子Q1 ,Q4 のオ
ンオフを繰り返させるとともに第2および第3のスイッ
チング素子Q2 ,Q3 をオフに保持する第1の状態
と、第2および第3のスイッチング素子Q2 ,Q3 
のオンオフを繰り返させるとともに第1および第4のス
イッチング素子Q1 ,Q4 をオフに保持する第2の
状態とを交互に繰り返させ、電位検出手段の検出結果に
基づいて第1,第2,第3および第4のスイッチング素
子Q1 ,Q2 ,Q3 ,Q4 のオン期間とオフ期
間の長さを制御する制御手段を設けている。
Furthermore, the potential VA across the discharge lamp DL
, VB is provided,
A first state in which the first and fourth switching elements Q1 and Q4 are repeatedly turned on and off and the second and third switching elements Q2 and Q3 are held off; and a second state in which the second and third switching elements Q2 and Q3 are kept off.
and a second state in which the first and fourth switching elements Q1 and Q4 are kept off are alternately repeated, and the first, second, and third switching elements are Further, a control means is provided for controlling the lengths of the on period and off period of the fourth switching elements Q1, Q2, Q3, and Q4.

【0013】D1 〜D4 はスイッチング素子Q1 
〜Q4 に逆並列接続したダイオードである。なお、第
1および第2のインダクタL1 ,L2 は鉄心が共通
であっても、独立していても、どちらでもよい。
D1 to D4 are switching elements Q1
This is a diode connected in antiparallel to Q4. Note that the first and second inductors L1 and L2 may have a common core or may have independent cores.

【0014】[0014]

【作用】この発明の構成によれば、放電ランプDLの両
側にインダクタンス値の略等しい第1および第2のイン
ダクタL1 ,L2 を設けたため、第1ないし第4の
スイッチング素子Q1 〜Q4 の高周波のスイッチン
グによる放電ランプDLの両端の電位の変動がなくなる
。したがって、電圧変動抑制用の積分回路が不要となり
、積分による検出遅れがなくなる。この結果、放電ラン
プDLのランプ電圧を高速に検出することができ、放電
ランプDLの状態変化に即して第1ないし第4のスイッ
チング素子Q1 〜Q4 のオンオフを制御することが
できる。
[Operation] According to the structure of the present invention, since the first and second inductors L1 and L2 having substantially equal inductance values are provided on both sides of the discharge lamp DL, the high frequency of the first to fourth switching elements Q1 to Q4 is Fluctuations in the potential across the discharge lamp DL due to switching are eliminated. Therefore, there is no need for an integrating circuit for suppressing voltage fluctuations, and there is no detection delay due to integration. As a result, the lamp voltage of the discharge lamp DL can be detected at high speed, and the on/off of the first to fourth switching elements Q1 to Q4 can be controlled in accordance with changes in the state of the discharge lamp DL.

【0015】[0015]

【実施例】【Example】

(第1の実施例)この発明の第1の実施例を図2ないし
図4に基づいて説明する。この放電灯点灯装置は、図2
に示すように、放電ランプDLの一端を第1および第2
のスイッチング素子Q1 ,Q2 の接続点に第1のイ
ンダクタL1 を介して接続し、放電ランプDLの他端
を第3および第4のスイッチング素子Q3 ,Q4 の
接続点に第2のインダクタL2 を介して接続している
。第1および第2のインダクタL1 ,L2 はインダ
クタンス値が略等しく設定され、その直列合成インダク
タンス値が従来のインダクタL0 と同じに設定される
(First Embodiment) A first embodiment of the present invention will be explained based on FIGS. 2 to 4. This discharge lamp lighting device is shown in Figure 2.
As shown in FIG.
The other end of the discharge lamp DL is connected to the connection point between the third and fourth switching elements Q3 and Q4 through the first inductor L1, and the other end of the discharge lamp DL is connected to the connection point between the third and fourth switching elements Q3 and Q4 through the second inductor L2. connected. The first and second inductors L1 and L2 are set to have substantially equal inductance values, and their series combined inductance value is set to be the same as that of the conventional inductor L0.

【0016】また、放電ランプDLの両端の電位VA 
,VB はダイオードD5 ,D6 および抵抗R1 
からなる最大値検出回路MX1 で検出され、電位VA
 ,VB の最大値が出力電圧VO3として出力される
。この場合、放電ランプDLの両側にインダクタンス値
の略等しい第1および第2のインダクタL1 ,L2 
を設けたため、第1ないし第4のスイッチング素子Q1
 〜Q4 の高周波のスイッチングによる放電ランプD
Lの両端の電位VA ,VB の変動がなくなる。した
がって、電圧変動抑制用の積分回路が不要となり、積分
による検出遅れがなくなる。この結果、放電ランプDL
のランプ電圧を高精度かつ高速に検出することができ、
放電ランプDLの状態変化に即して第1ないし第4のス
イッチング素子Q1 ,Q2 ,Q3 ,Q4 のオン
オフを制御することができ、例えばランプ電圧,ランプ
電流等の変動を抑制することができる。
Furthermore, the potential VA across the discharge lamp DL
, VB are diodes D5, D6 and resistor R1
It is detected by the maximum value detection circuit MX1 consisting of the potential VA
, VB is output as the output voltage VO3. In this case, first and second inductors L1 and L2 having substantially equal inductance values are provided on both sides of the discharge lamp DL.
, the first to fourth switching elements Q1
Discharge lamp D by high frequency switching ~Q4
There is no fluctuation in the potentials VA and VB at both ends of L. Therefore, there is no need for an integrating circuit for suppressing voltage fluctuations, and there is no detection delay due to integration. As a result, discharge lamp DL
lamp voltage can be detected with high precision and high speed,
It is possible to control on/off of the first to fourth switching elements Q1, Q2, Q3, Q4 in accordance with state changes of the discharge lamp DL, and for example, fluctuations in lamp voltage, lamp current, etc. can be suppressed.

【0017】しかも、回路構成は、ダイオードD5 ,
D6 および抵抗R1 からなる最大値検出回路MX1
 を使用するだけであり、きわめて簡単な回路で電圧検
出を行うことができる。また、図13のように、インバ
ータIV(第1〜第4のスイッチング素子Q1 〜Q4
 からなる)から放電ランプDLへ至る2本のケーブル
が地絡事故を起こしても、両側のケーブルにインダクタ
L1 ,L2 が挿入されているので、このインダクタ
L1 ,L2 で電流制限され、スイッチング素子Q1
 〜Q4 が破壊することはない。
Moreover, the circuit configuration includes diodes D5,
Maximum value detection circuit MX1 consisting of D6 and resistor R1
Voltage detection can be performed with an extremely simple circuit. Further, as shown in FIG. 13, inverter IV (first to fourth switching elements Q1 to Q4
Even if a ground fault occurs in the two cables leading from (consisting of the
~Q4 will not be destroyed.

【0018】図3は図2の放電灯点灯装置における最大
値検出回路MX1 の入出力電圧を示すもので、(a)
は電位VA を、(b)は電位VB を、(c)は電圧
VO3をそれぞれ示している。図3から明らかなように
、電位VA は、期間SW1 では(VDC+VDL)
/2となり、期間SW2 では(VDC−VDL)/2
となる。また、電位VB は、期間SW1 では(VD
C−VDL)/2となり、期間SW2 では(VDC+
VDL)/2となる。したがって、最大値検出回路MX
1 は、電位VA ,VB の最大値を出力するので、
常に(VDC+VDL)/2となる。
FIG. 3 shows the input and output voltages of the maximum value detection circuit MX1 in the discharge lamp lighting device of FIG. 2, and (a)
(b) shows the potential VB, and (c) shows the voltage VO3. As is clear from FIG. 3, the potential VA is (VDC+VDL) during period SW1.
/2, and in period SW2 (VDC-VDL)/2
becomes. Further, the potential VB is (VD
C-VDL)/2, and in period SW2, (VDC+
VDL)/2. Therefore, maximum value detection circuit MX
1 outputs the maximum value of potentials VA and VB, so
It is always (VDC+VDL)/2.

【0019】図4はランプ電圧VDLの変化に伴う電圧
VO3の変化を示す特性図であり、VDL0 は無負荷
ランプ電圧である。 (第2の実施例)この発明の第2の実施例を図5および
図6に基づいて説明する。この放電灯点灯装置は、図2
における最大値検出回路MX1 に代えて、ダイオード
D7 ,D8 および抵抗R2 よりなる最小値検出回
路MI1 を用いたもので、その他の構成は図2の放電
灯点灯装置と同様である。
FIG. 4 is a characteristic diagram showing changes in voltage VO3 with changes in lamp voltage VDL, where VDL0 is the no-load lamp voltage. (Second Embodiment) A second embodiment of the present invention will be described based on FIGS. 5 and 6. This discharge lamp lighting device is shown in Figure 2.
In place of the maximum value detection circuit MX1 in , a minimum value detection circuit MI1 consisting of diodes D7 and D8 and a resistor R2 is used, and the other configurations are the same as the discharge lamp lighting device of FIG.

【0020】この実施例でも、前記第1の実施例と同様
に、電圧変動抑制用の積分回路を要せずにランプ電圧を
高精度かつ高速に検出することができる。したがって、
放電ランプDLの状態変化に即して第1ないし第4のス
イッチング素子Q1 ,Q2 ,Q3 ,Q4 のオン
オフを制御することができ、例えばランプ電圧,ランプ
電流等の変動を抑制することができる。
In this embodiment, as in the first embodiment, the lamp voltage can be detected with high precision and at high speed without requiring an integrating circuit for suppressing voltage fluctuations. therefore,
It is possible to control on/off of the first to fourth switching elements Q1, Q2, Q3, Q4 in accordance with state changes of the discharge lamp DL, and for example, fluctuations in lamp voltage, lamp current, etc. can be suppressed.

【0021】しかも、回路構成は、ダイオードD7 ,
D8 および抵抗R2 からなる最小値検出回路MI1
 を使用するだけであり、きわめて簡単に電圧検出を行
うことができる。この実施例における最小値検出回路M
I1 の出力電圧VO4は、電位VA ,VB の最小
値を出力するので、常に(VDC−VDL)/2となる
Moreover, the circuit configuration includes diodes D7,
Minimum value detection circuit MI1 consisting of D8 and resistor R2
Voltage detection can be performed extremely easily by simply using the . Minimum value detection circuit M in this embodiment
Since the output voltage VO4 of I1 outputs the minimum value of the potentials VA and VB, it is always (VDC-VDL)/2.

【0022】図6はランプ電圧VDLの変化に伴う電圧
VO4の変化を示す特性図である。 (第3の実施例)この発明の第3の実施例を図7および
図8に基づいて説明する。この放電灯点灯装置は、図2
の最大値検出回路MX1 に代えて、差動増幅器DA1
 を用いたもので、その他の構成は図2の放電灯点灯装
置と同様である。
FIG. 6 is a characteristic diagram showing changes in voltage VO4 with changes in lamp voltage VDL. (Third Embodiment) A third embodiment of the present invention will be described based on FIGS. 7 and 8. This discharge lamp lighting device is shown in Figure 2.
In place of the maximum value detection circuit MX1, a differential amplifier DA1
The other configuration is the same as that of the discharge lamp lighting device shown in FIG.

【0023】この実施例でも、放電ランプDLの両側に
インダクタンス値の略等しい第1および第2のインダク
タL1 ,L2 を設けたため、第1ないし第4のスイ
ッチング素子Q1 ,Q2 ,Q3 ,Q4 の高周波
のスイッチングによる放電ランプDLの両端の電位VA
 ,VB の変動がなくなる。したがって、第1の従来
例のように、同相成分除去機能の高い差動増幅器を必要
とせずに、あるいは積分回路を必要とせずに高精度かつ
高速にに電圧検出を行うことができる。
In this embodiment as well, since the first and second inductors L1 and L2 having substantially equal inductance values are provided on both sides of the discharge lamp DL, the high frequency of the first to fourth switching elements Q1, Q2, Q3, and Q4 is The potential VA across the discharge lamp DL due to the switching of
, VB fluctuation disappears. Therefore, voltage detection can be performed with high accuracy and high speed without requiring a differential amplifier with a high common-mode component removal function or an integrating circuit as in the first conventional example.

【0024】また、放電ランプDLへ至る配線をインバ
ータIVから引き出してもコモンモードノイズの発生が
少ない。その他の効果は前記各実施例と同様である。 (第4の実施例)この発明の第4の実施例を図9に基づ
いて説明する。この放電灯点灯装置は、放電ランプDL
の両端の電位VA ,VB を図7のように直接差動増
幅器DA1 に加えるのではなく、それぞれ抵抗R3 
およびコンデンサC1 よりなる平均値回路と、抵抗R
4 およびコンデンサC2 よりなる平均値回路とで、
電位VA ,VB の平均値VA ′,VB ′を求め
た後、この差動増幅器DA2 へ入力している。この場
合、抵抗R3 およびコンデンサC1 の時定数ならび
に抵抗R4およびコンデンサC2 の時定数は、それぞ
れ期間SW1 ,SW2 の切換周期にくらべて十分に
大きく設定している。その他は図2と同様である。
Further, even if the wiring leading to the discharge lamp DL is drawn out from the inverter IV, less common mode noise is generated. Other effects are the same as in each of the above embodiments. (Fourth Embodiment) A fourth embodiment of the present invention will be described based on FIG. 9. This discharge lamp lighting device is a discharge lamp DL
Rather than applying the potentials VA and VB across the terminals directly to the differential amplifier DA1 as shown in FIG.
and an average value circuit consisting of capacitor C1 and resistor R
4 and an average value circuit consisting of capacitor C2,
After the average values VA' and VB' of the potentials VA and VB are determined, they are input to the differential amplifier DA2. In this case, the time constants of resistor R3 and capacitor C1 and the time constants of resistor R4 and capacitor C2 are set sufficiently larger than the switching cycles of periods SW1 and SW2, respectively. Others are the same as in FIG. 2.

【0025】以上のような構成では、電位VA の平均
値VA ′および電位VB の平均値VB ′が両者と
もにVDC/2となるので、通常は差動増幅器DA2 
の出力電圧VO6は零である。しかし、図13に示すよ
うに、インバータIVから放電ランプDLへ向かう電源
線の1本が地絡した場合、VA ′=VB ′=VDC
/2ではなくなるので、電圧VO6には何らかの電圧が
出力される。これにより、インバータIVの異常を検出
することができる。
In the above configuration, since the average value VA' of the potential VA and the average value VB' of the potential VB are both VDC/2, normally the differential amplifier DA2
The output voltage VO6 is zero. However, as shown in FIG. 13, if one of the power lines from the inverter IV to the discharge lamp DL has a ground fault, VA'=VB'=VDC
/2, so some voltage is output as the voltage VO6. Thereby, an abnormality in the inverter IV can be detected.

【0026】その他の構成効果は先の従来例と同様であ
る。 (第5の実施例)この発明の第5の実施例を図10およ
び図11に基づいて説明する。この放電灯点灯装置は、
図2の最大値回路MX1 に代えて、抵抗減衰回路を含
む最大値回路MX2 を用いたもので、その他の構成は
図2と同様である。
Other structural effects are the same as in the prior art example. (Fifth Embodiment) A fifth embodiment of the present invention will be described based on FIGS. 10 and 11. This discharge lamp lighting device is
In place of the maximum value circuit MX1 of FIG. 2, a maximum value circuit MX2 including a resistance attenuation circuit is used, and the other configurations are the same as those of FIG.

【0027】この最大値回路MX2 は、分圧抵抗R5
 ,R6 ,R7 ,R8 とトランジスタQ5 ,Q
6 ,Q7 と、負荷抵抗R9 ,R10とからなり、
分圧抵抗R5 ,R7 は抵抗値が等しく、分圧抵抗R
6 ,R8 は抵抗値が等しい。この最大値回路MX2
 は、電位VA を分圧抵抗R5 ,R6 で分圧し、
電位VB を分圧抵抗R7 ,R8で分圧し、電流増幅
を兼ねるNPN型のトランジスタQ5 ,Q6 で両分
圧電圧の最大値を選択し、トランジスタQ5 ,Q6 
と反対導電型のPNP型のトランジスタQ7 のエミッ
タフォロワを通して出力電圧VO7を取り出している。 なお、VCCは制御電源電圧で、VO7≦VCCである
This maximum value circuit MX2 has a voltage dividing resistor R5.
, R6, R7, R8 and transistors Q5, Q
6, Q7 and load resistances R9, R10,
The voltage dividing resistors R5 and R7 have the same resistance value, and the voltage dividing resistors R5 and R7 have the same resistance value.
6 and R8 have the same resistance value. This maximum value circuit MX2
divides the potential VA by voltage dividing resistors R5 and R6,
Potential VB is divided by voltage dividing resistors R7 and R8, and the maximum value of both divided voltages is selected by NPN type transistors Q5 and Q6, which also serve as current amplification, and transistors Q5 and Q6
The output voltage VO7 is taken out through the emitter follower of a PNP transistor Q7, which is of the opposite conductivity type. Note that VCC is a control power supply voltage, and VO7≦VCC.

【0028】上記のように構成するのは以下のような理
由があるからである。一般に、検出した電圧を使用する
制御回路は、インバータ回路に比べてかなり低い電圧を
使用するため、電位VA ,VB をそのまま検出する
のではなく、減衰させて使用するのが普通である。減衰
器を挿入して最大値を出力するものとして、図11のよ
うに、図2の最大値回路MX1 に単に分圧抵抗R5 
,R6 ,R7 ,R8 を付加しただけの最大値回路
MX3 が考えられるが、この回路では、負荷抵抗R9
 の影響で、減衰率R2 /(R1 +R2 )を正確
に維持することができない。
The reason for the above configuration is as follows. In general, control circuits that use detected voltages use much lower voltages than inverter circuits, so it is common to attenuate the potentials VA and VB instead of detecting them as they are. As shown in FIG. 11, if an attenuator is inserted to output the maximum value, simply add a voltage dividing resistor R5 to the maximum value circuit MX1 in FIG.
, R6, R7, and R8 can be considered, but in this circuit, the load resistance R9
Due to this influence, the attenuation rate R2/(R1 +R2) cannot be maintained accurately.

【0029】そこで、図10に示した回路のように、ダ
イオードD9 ,D10に代えて、電流増幅を兼ねたN
PN型のトランジスタQ5,Q6 を使用して構成し、
減衰率を負荷抵抗R9 の影響を受けずに正確に維持す
るとともに、トランジスタQ5 ,Q6の反対導電型の
PNP型トランジスタQ7 および負荷抵抗R10から
なるエミッタフォロワ回路を設けて、トランジスタQ5
 ,Q6 の温度特性を補償するようにしている。
Therefore, as in the circuit shown in FIG. 10, instead of the diodes D9 and D10, N
Constructed using PN type transistors Q5 and Q6,
In addition to accurately maintaining the attenuation rate without being affected by the load resistor R9, an emitter follower circuit consisting of a PNP transistor Q7 of the conductivity type opposite to that of the transistors Q5 and Q6 and a load resistor R10 is provided.
, Q6 are compensated for.

【0030】この実施例では、放電ランプDLの両端の
電位VA ,VB を減衰させた状態で最大値を検出す
ることができ、しかも減衰率を正確に維持することがで
きるとともに、温度変化に対する変動も無くすることが
できる。その他の効果は第1の実施例と同様である。 (第6の実施例)この発明の第6の実施例を図12に基
づいて説明する。この放電灯点灯装置は、図5の最小値
回路MI1 に代えて、抵抗減衰回路を含む最大値回路
MI2 を用いたもので、その他の構成は図5と同様で
ある。
In this embodiment, the maximum value can be detected while the potentials VA and VB at both ends of the discharge lamp DL are attenuated, and the attenuation rate can be accurately maintained, and fluctuations due to temperature changes can be detected. can also be eliminated. Other effects are similar to those of the first embodiment. (Sixth Embodiment) A sixth embodiment of the present invention will be described based on FIG. 12. This discharge lamp lighting device uses a maximum value circuit MI2 including a resistive attenuation circuit in place of the minimum value circuit MI1 shown in FIG. 5, and the other configuration is the same as that shown in FIG.

【0031】この最小値回路MI2 は、分圧抵抗R1
1,R12,R13,R14とトランジスタQ8 ,Q
9 ,Q10と、負荷抵抗R15,R16とからなり、
分圧抵抗R11,R13は抵抗値が等しく、分圧抵抗R
12,R14は抵抗値が等しい。この最小値回路MI2
 は、電位VA を分圧抵抗R11,R12で分圧し、
電位VB を分圧抵抗R13,R14で分圧し、電流増
幅を兼ねるPNP型のトランジスタQ8 ,Q9 で両
分圧電圧の最小値を選択し、トランジスタQ8 ,Q9
 と反対導電型のNPN型のトランジスタQ10のエミ
ッタフォロワを通して出力電圧VO8を取り出している
。なお、VCCは制御電源電圧で、VO8≦VCCであ
る。
This minimum value circuit MI2 has a voltage dividing resistor R1
1, R12, R13, R14 and transistors Q8, Q
9, Q10, and load resistors R15, R16,
The voltage dividing resistors R11 and R13 have the same resistance value, and the voltage dividing resistor R
12 and R14 have the same resistance value. This minimum value circuit MI2
divides the potential VA by voltage dividing resistors R11 and R12,
Potential VB is divided by voltage dividing resistors R13 and R14, and the minimum value of both divided voltages is selected by PNP type transistors Q8 and Q9 which also serve as current amplification, and transistors Q8 and Q9
The output voltage VO8 is taken out through the emitter follower of an NPN transistor Q10, which is of the opposite conductivity type. Note that VCC is a control power supply voltage, and VO8≦VCC.

【0032】この最小値回路MI2 は、電流増幅を兼
ねたNPN型のトランジスタQ5 ,Q6 を使用して
構成し、減衰率を負荷抵抗R9 の影響を受けずに正確
に維持するとともに、トランジスタQ5 ,Q6 の反
対導電型のPNP型トランジスタQ7 および負荷抵抗
R10からなるエミッタフォロワ回路を設けて、トラン
ジスタQ5 ,Q6 の温度特性を補償するようにして
いる。
This minimum value circuit MI2 is constructed using NPN type transistors Q5 and Q6 which also serve as current amplification, and maintains the attenuation rate accurately without being affected by the load resistance R9. An emitter follower circuit consisting of a PNP transistor Q7 of the conductivity type opposite to Q6 and a load resistor R10 is provided to compensate for the temperature characteristics of the transistors Q5 and Q6.

【0033】この実施例では、放電ランプDLの両端の
電位VA ,VB を減衰させた状態で最小値を検出す
ることができ、しかも減衰率を正確に維持することがで
きるとともに、温度変化に対する変動も無くすることが
できる。なお、上記各実施例のインダクタL1 ,L2
 は、同一鉄心に巻線を巻回したものでも、また別々の
鉄心に巻回したものでも、どちらでもよい。
In this embodiment, the minimum value can be detected while the potentials VA and VB at both ends of the discharge lamp DL are attenuated, and the attenuation rate can be maintained accurately, and fluctuations due to temperature changes can be detected. can also be eliminated. Note that the inductors L1 and L2 of each of the above embodiments
The wires may be wound on the same core or on separate cores.

【0034】[0034]

【発明の効果】この発明の放電灯点灯装置によれば、放
電ランプの両側にインダクタンス値の略等しい第1およ
び第2のインダクタを設けたため、第1ないし第4のス
イッチング素子の高周波のスイッチングによる放電ラン
プの両端の電位の変動をなくすことができる。したがっ
て、電圧変動抑制用の積分回路が不要となり、積分によ
る検出遅れがなくなる。この結果、放電ランプのランプ
電圧を高速に検出することができ、放電ランプの状態変
化に即して第1ないし第4のスイッチング素子のオンオ
フを制御することができる。
According to the discharge lamp lighting device of the present invention, since the first and second inductors having substantially equal inductance values are provided on both sides of the discharge lamp, high-frequency switching of the first to fourth switching elements can be performed. Fluctuations in potential across both ends of the discharge lamp can be eliminated. Therefore, there is no need for an integrating circuit for suppressing voltage fluctuations, and there is no detection delay due to integration. As a result, the lamp voltage of the discharge lamp can be detected at high speed, and the first to fourth switching elements can be turned on and off in accordance with changes in the state of the discharge lamp.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】この発明の放電灯点灯装置の構成を示す回路図
である。
FIG. 1 is a circuit diagram showing the configuration of a discharge lamp lighting device of the present invention.

【図2】この発明の第1の実施例の放電灯点灯装置の回
路図である。
FIG. 2 is a circuit diagram of a discharge lamp lighting device according to a first embodiment of the present invention.

【図3】図2の各部のタイムチャートである。FIG. 3 is a time chart of each part in FIG. 2;

【図4】図2の回路におけるランプ電圧VDLの変化に
対する電圧VO3の変化を示す特性図である。
4 is a characteristic diagram showing changes in voltage VO3 with respect to changes in lamp voltage VDL in the circuit of FIG. 2; FIG.

【図5】この発明の第2の実施例の放電灯点灯装置の要
部の構成を示す回路図である。
FIG. 5 is a circuit diagram showing the configuration of main parts of a discharge lamp lighting device according to a second embodiment of the present invention.

【図6】図5の回路におけるランプ電圧VDLの変化に
対する電圧VO3の変化を示す特性図である。
6 is a characteristic diagram showing changes in voltage VO3 with respect to changes in lamp voltage VDL in the circuit of FIG. 5; FIG.

【図7】この発明の第3の実施例の放電灯点灯装置の要
部の構成を示す回路図である。
FIG. 7 is a circuit diagram showing the configuration of main parts of a discharge lamp lighting device according to a third embodiment of the present invention.

【図8】図7の回路の出力電圧のタイムチャートである
FIG. 8 is a time chart of the output voltage of the circuit in FIG. 7;

【図9】この発明の第4の実施例の放電灯点灯装置の要
部の構成を示す回路図である。
FIG. 9 is a circuit diagram showing the configuration of main parts of a discharge lamp lighting device according to a fourth embodiment of the present invention.

【図10】この発明の第5の実施例の放電灯点灯装置の
要部の構成を示す回路図である。
FIG. 10 is a circuit diagram showing the configuration of main parts of a discharge lamp lighting device according to a fifth embodiment of the present invention.

【図11】参考となる最大値回路の回路図である。FIG. 11 is a circuit diagram of a maximum value circuit for reference.

【図12】この発明の第6の実施例の放電灯点灯装置の
要部の構成を示す回路図である。
FIG. 12 is a circuit diagram showing the configuration of main parts of a discharge lamp lighting device according to a sixth embodiment of the present invention.

【図13】放電灯点灯装置の地絡の様子を示す概略図で
ある。
FIG. 13 is a schematic diagram showing a state of a ground fault in the discharge lamp lighting device.

【図14】放電灯点灯装置の従来例を示す回路図である
FIG. 14 is a circuit diagram showing a conventional example of a discharge lamp lighting device.

【図15】図14の回路の各部のタイムチャートである
FIG. 15 is a time chart of each part of the circuit in FIG. 14;

【図16】放電ランプの両端電圧を検出する部分の回路
図である。
FIG. 16 is a circuit diagram of a portion that detects the voltage across the discharge lamp.

【図17】図16の回路の出力電圧のタイムチャートで
ある。
FIG. 17 is a time chart of the output voltage of the circuit in FIG. 16;

【図18】放電ランプの両端電圧を検出する部分の回路
図である。
FIG. 18 is a circuit diagram of a portion that detects the voltage across the discharge lamp.

【図19】図18の回路の出力電圧のタイムチャートで
ある。
FIG. 19 is a time chart of the output voltage of the circuit of FIG. 18;

【符号の説明】[Explanation of symbols]

VDC    直流電源 Q1   第1のスイッチング素子 Q2   第2のスイッチング素子 Q3   第3のスイッチング素子 Q4   第4のスイッチング素子 DL  放電ランプ C0   コンデンサ L1   第1のインダクタ L2   第2のインダクタ VDC DC power supply Q1 First switching element Q2 Second switching element Q3 Third switching element Q4 Fourth switching element DL discharge lamp C0 Capacitor L1 First inductor L2 Second inductor

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  直流電源の正極と負極との間に第1お
よび第2のスイッチング素子をこの順に直列接続し、前
記直流電源の正極と負極との間に第3および第4のスイ
ッチング素子をこの順に直列接続し、前記第1および第
2のスイッチング素子の接続点に第1のインダクタを介
して放電ランプの一端を接続し、前記第3および第4の
スイッチング素子の接続点に前記第1のインダクタとイ
ンダクタンス値の略等しい第2のインダクタを介して放
電ランプの他端を接続し、前記放電ランプにコンデンサ
を並列接続し、前記放電ランプの両端の電位を検出する
電位検出手段を設け、前記第1および第4のスイッチン
グ素子のオンオフを繰り返させるとともに前記第2およ
び第3のスイッチング素子をオフに保持する第1の状態
と前記第2および第3のスイッチング素子のオンオフを
繰り返させるとともに前記第1および第4のスイッチン
グ素子をオフに保持する第2の状態とを交互に繰り返さ
せ前記電位検出手段の検出結果に基づいて前記第1,第
2,第3および第4のスイッチング素子のオン期間とオ
フ期間の長さを制御する制御手段を設けた放電灯点灯装
置。
1. First and second switching elements are connected in series in this order between the positive and negative electrodes of a DC power source, and third and fourth switching elements are connected between the positive and negative electrodes of the DC power source. The first and second switching elements are connected in series in this order, one end of the discharge lamp is connected to the connection point of the first and second switching elements via a first inductor, and the first end of the discharge lamp is connected to the connection point of the third and fourth switching elements. The other end of the discharge lamp is connected through a second inductor having an inductance value substantially equal to that of the inductor, a capacitor is connected in parallel to the discharge lamp, and potential detection means is provided for detecting the potential at both ends of the discharge lamp. a first state in which the first and fourth switching elements are repeatedly turned on and off and the second and third switching elements are held off; a first state in which the second and third switching elements are repeatedly turned on and off; A second state in which the first and fourth switching elements are held off is alternately repeated, and the first, second, third and fourth switching elements are turned on based on the detection result of the potential detection means. A discharge lamp lighting device provided with a control means for controlling the length of a period and an off period.
JP3090695A 1991-04-22 1991-04-22 Discharge lamp lighting device Expired - Fee Related JP3059517B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3090695A JP3059517B2 (en) 1991-04-22 1991-04-22 Discharge lamp lighting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3090695A JP3059517B2 (en) 1991-04-22 1991-04-22 Discharge lamp lighting device

Publications (2)

Publication Number Publication Date
JPH04322169A true JPH04322169A (en) 1992-11-12
JP3059517B2 JP3059517B2 (en) 2000-07-04

Family

ID=14005667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3090695A Expired - Fee Related JP3059517B2 (en) 1991-04-22 1991-04-22 Discharge lamp lighting device

Country Status (1)

Country Link
JP (1) JP3059517B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119494B2 (en) 2001-01-24 2006-10-10 City University Of Hong Kong Circuit designs and control techniques for high frequency electronic ballasts for high intensity discharge lamps

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119494B2 (en) 2001-01-24 2006-10-10 City University Of Hong Kong Circuit designs and control techniques for high frequency electronic ballasts for high intensity discharge lamps
US7521873B2 (en) 2001-01-24 2009-04-21 City University Of Hong Kong Circuit designs and control techniques for high frequency electronic ballasts for high intensity discharge lamps

Also Published As

Publication number Publication date
JP3059517B2 (en) 2000-07-04

Similar Documents

Publication Publication Date Title
US5298797A (en) Gate charge recovery circuit for gate-driven semiconductor devices
US5111373A (en) Pwm-controlled power supply including choke coil with 3-windings
US3115582A (en) Push-pull limiter with inductive averaging element
JPH04322169A (en) Discharge lamp lighting apparatus
JP3458334B1 (en) AC electronic load device
JPS61251214A (en) Power supply circuit
SU1026262A1 (en) Square voltage self-sustained generator
JP2007085961A (en) Alternating current load system
SU980233A1 (en) Ac-to-dc converter
JP2621798B2 (en) Level detection circuit
JPH03153112A (en) Method and circuit for shifting bias
JPH1093366A (en) Power amplifier
SU1705980A1 (en) Two-terminal filter
JPH01103168A (en) Pulse width modulated wave generation circuit
JPS60117903A (en) Level shift circuit
JPS63174558A (en) Power circuit
JPH0670538A (en) Voltage/current conversion circuit
JP2513484Y2 (en) Switching power supply
JP2005110193A (en) Frequency variable filter
JPH04138383A (en) Dc-ac conversion circuit
JPH0434104B2 (en)
JPH03212018A (en) Driver circuit with i/o switch
JPH01279615A (en) Low pass filter
JPS63249485A (en) Speed signal detection circuit for electromagnetic driver
JPH04244778A (en) Overcurrent detecting circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080421

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090421

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees