JPH0670538A - Voltage/current conversion circuit - Google Patents

Voltage/current conversion circuit

Info

Publication number
JPH0670538A
JPH0670538A JP5073016A JP7301693A JPH0670538A JP H0670538 A JPH0670538 A JP H0670538A JP 5073016 A JP5073016 A JP 5073016A JP 7301693 A JP7301693 A JP 7301693A JP H0670538 A JPH0670538 A JP H0670538A
Authority
JP
Japan
Prior art keywords
voltage
current
circuit
output
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5073016A
Other languages
Japanese (ja)
Inventor
Ryoichi Hiraga
良一 平賀
Keizo Tejima
敬三 手嶋
Shoji Daito
尚司 大東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP5073016A priority Critical patent/JPH0670538A/en
Publication of JPH0670538A publication Critical patent/JPH0670538A/en
Pending legal-status Critical Current

Links

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To lessen internal heat generation, to reduce a heat stress thereby, to attain the miniaturization of a circuit, the improvement of reliability and prolongation of the lifetime of a product and to reduce the rush current at the time of a sharp change in a load resistance in a voltage/current conversion circuit. CONSTITUTION:A voltage/time width conversion circuit 2 which converts a DC input voltage VIN into a pulse signal corresponding to the amplitude of the voltage, a switching circuit 3 which makes a chopper operation according to an output pulse of the circuit 2 and outputs a current of an amplitude being proportional to the width of the output pulse, a filter circuit 4 which smoothes the output current of the switching circuit 3, and a feedback resistor 5 and a feedback processing part 1 which detect a load current supplied to an external load R from the filter circuit 4 and subject the input voltage of the voltage/time width conversion circuit 2 to a feedback control, are provided.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、プロセス制御等の分野
において使用される電圧/電流変換回路(定電流出力回
路)に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage / current conversion circuit (constant current output circuit) used in the field of process control and the like.

【0002】[0002]

【従来の技術】入力電圧をこれに応じた一定値の電流に
変換する回路としては、オペアンプとトランジスタ及び
その他の受動素子を組み合わせて構成するものが一般的
である。図16はこの種の電圧/電流変換回路の従来技
術を示しており、図中、Q1,Q2はダーリントン接続さ
れたトランジスタ、Q3はオペアンプ、ZDはツェナー
ダイオード、R1〜R5は抵抗、Rは外部負荷である。な
お、電源電圧をVP、入力電圧をVINとする。
2. Description of the Related Art As a circuit for converting an input voltage into a current having a constant value corresponding thereto, a circuit generally composed of an operational amplifier, a transistor and other passive elements is constructed. FIG. 16 shows a prior art of this type of voltage / current conversion circuit. In the figure, Q 1 and Q 2 are Darlington connected transistors, Q 3 is an operational amplifier, ZD is a zener diode, and R 1 to R 5 are Resistance, R is an external load. The power supply voltage is V P and the input voltage is V IN .

【0003】この回路における電圧/電流変換の原理を
以下に説明する。まず、オペアンプQ3の非反転入力端
子及び反転入力端子の電圧V+,V-は数式1により、ま
た、抵抗R2,R3の接続点の電圧Vaは数式2により表
される。
The principle of voltage / current conversion in this circuit will be described below. First, the voltages V + and V − at the non-inverting input terminal and the inverting input terminal of the operational amplifier Q 3 are represented by Equation 1, and the voltage V a at the connection point of the resistors R 2 and R 3 is represented by Equation 2.

【0004】[0004]

【数1】 V+=V-=VP×{R1/(R1+R2+R4)}[Number 1] V + = V - = V P × {R 1 / (R 1 + R 2 + R 4)}

【0005】[0005]

【数2】 Va=(V-−VIN)×(R1+R2)/R1+VIN [Formula 2] V a = (V −V IN ) × (R 1 + R 2 ) / R 1 + V IN

【0006】数式1のV-を数式2に代入して、数式3
を得る。
Substituting V in Equation 1 into Equation 2 yields Equation 3
To get

【0007】[0007]

【数3】 Va=VP×(R1+R2)/(R1+R2+R4)−R2×VIN/R1 ## EQU3 ## V a = V P × (R 1 + R 2 ) / (R 1 + R 2 + R 4 ) −R 2 × V IN / R 1

【0008】R1,R2≫R3とすると、VP,Vaと外部
負荷Rに流れる電流Iとの間には、数式4に示す関係が
ある。
Assuming that R 1 and R 2 >> R 3 , there is a relationship shown in Formula 4 between V P and V a and the current I flowing through the external load R.

【0009】[0009]

【数4】VP−Va=I×R3 ## EQU4 ## V P -V a = I × R 3

【0010】数式3を数式4に代入して、数式5を得
る。
Substituting equation 3 into equation 4 yields equation 5.

【0011】[0011]

【数5】 VP×R4/(R1+R2+R4)+VIN×R2/R1=I×R3 [Formula 5] V P × R 4 / (R 1 + R 2 + R 4 ) + V IN × R 2 / R 1 = I × R 3

【0012】ここで、R1=150〔KΩ〕、R2=27
〔KΩ〕、R3=45〔Ω〕、R4=50〔Ω〕とする
と、数式5における左辺第1項はほぼゼロとみなせるか
ら、数式6が得られる。
Here, R 1 = 150 [KΩ], R 2 = 27
When [KΩ], R 3 = 45 [Ω], and R 4 = 50 [Ω], the first term on the left-hand side of Expression 5 can be regarded as almost zero, and thus Expression 6 is obtained.

【0013】[0013]

【数6】 I=(27000×VIN)/(150000×45)=0.004VIN (6) I = (27000 × V IN ) / (150,000 × 45) = 0.004 V IN

【0014】従って、例えばVINを1〔V〕〜5〔V〕
と変化させると、外部負荷Rには4〔mA〕〜20〔m
A〕の電流が流れて電圧/電流変換が行われることにな
る。
Therefore, for example, V IN is 1 [V] to 5 [V]
When the external load R is changed from 4 [mA] to 20 [m
The current [A] flows and voltage / current conversion is performed.

【0015】[0015]

【発明が解決しようとする課題】上述した従来の技術で
は、外部負荷Rの大きさによって回路内部での電力消費
量が大となり、内部発熱量が大きくなる問題があった。
ここで、従来における外部負荷Rの大きさと内部消費電
力との関係を以下に考察する。すなわち、外部負荷(抵
抗)の大きさを参照符号と同様にR〔Ω〕とすると、電
流出力経路の消費電力P〔W〕は数式7により表され
る。また、内部消費電力Pn〔W〕は数式8により表さ
れ、この内部消費電力Pnはすべて内部発熱となる。
In the above-mentioned conventional technique, there is a problem that the amount of power consumption inside the circuit increases due to the size of the external load R and the amount of internal heat generation increases.
Here, the relationship between the magnitude of the external load R and the internal power consumption in the related art will be considered below. That is, assuming that the magnitude of the external load (resistance) is R [Ω] as in the reference numeral, the power consumption P [W] of the current output path is expressed by Equation 7. Further, the internal power consumption P n [W] is expressed by Equation 8, and all the internal power consumption P n is internal heat generation.

【0016】[0016]

【数7】 P=I2×R3+(VP−I×R3−I×R)×I+I2×R=I×VP Equation 7] P = I 2 × R 3 + (V P -I × R 3 -I × R) × I + I 2 × R = I × V P

【0017】[0017]

【数8】 Pn=I2×R3+(VP−I×R3−I×R)×I=I×VP−I2×REquation 8] P n = I 2 × R 3 + (V P -I × R 3 -I × R) × I = I × V P -I 2 × R

【0018】次に、外部負荷が“0”のときを考える
と、数式9が成り立つ。
Next, considering the case where the external load is "0", Equation 9 holds.

【0019】[0019]

【数9】 P=I2×R3+(VP−I×R3)×I=I×VP=Pn ## EQU9 ## P = I 2 × R 3 + (V P −I × R 3 ) × I = I × V P = P n

【0020】つまり、外部負荷抵抗Rが0〔Ω〕のと
き、電流出力経路の消費電力はすべて内部発熱となる。
このため、熱容量的に回路を小さく形成することが難し
く、回路の小形化が困難であると共に熱ストレスによる
信頼性の低下や製品寿命の短期化を招いていた。第1な
いし第5の発明は上記問題点を解決するためになされた
もので、その目的とするところは、内部発熱を抑制して
回路の小形化、信頼性向上等を可能にした電圧/電流変
換回路を提供することにある。
That is, when the external load resistance R is 0 [Ω], the power consumption of the current output path is all internally generated.
For this reason, it is difficult to form a small circuit in terms of heat capacity, it is difficult to miniaturize the circuit, and reliability is deteriorated due to thermal stress and a product life is shortened. The first to fifth inventions were made in order to solve the above problems, and an object thereof is to suppress the internal heat generation so as to reduce the circuit size and improve the reliability. It is to provide a conversion circuit.

【0021】特に、第3及び第4の発明は、後に詳述す
るように、第1及び第2の発明において外部負荷Rが急
激に変化した場合(例えば外部負荷Rを未接続状態から
接続した場合等)に外部負荷Rに対して設定値以上の電
流(突入電流)が流れてしまうことに鑑み、この突入電
流を抑制して本発明により制御されるプラント等の外部
機器への影響を最小限にすることができる高信頼性の電
圧/電流変換回路を提供することを目的とする。更に、
第5の発明は、後に詳述するように、第1及び第2の発
明において外部負荷Rを未接続状態から接続した場合、
外部負荷Rに対して設定値の電流を安定して出力するま
での時間(応答時間)が長くなることに鑑み、これを改
善して外部機器への影響を最小限にすることができる高
信頼性の電圧/電流変換回路を提供することを目的とす
る。
In particular, in the third and fourth inventions, as will be described in detail later, when the external load R changes rapidly in the first and second inventions (for example, the external load R is connected from the unconnected state). In such a case), a current (rush current) more than the set value flows to the external load R, so that this surge current is suppressed to minimize the influence on the external equipment such as the plant controlled by the present invention. An object of the present invention is to provide a highly reliable voltage / current conversion circuit that can be limited. Furthermore,
A fifth aspect of the present invention, as will be described in detail later, when the external load R is connected from the unconnected state in the first and second aspects,
Considering that the time (response time) until the current of the set value is stably output to the external load R becomes long, this can be improved to minimize the influence on external equipment. It is an object of the present invention to provide a voltage / current conversion circuit having a positive polarity.

【0022】[0022]

【課題を解決するための手段】上記目的を達成するた
め、第1の発明は、直流入力電圧を直流電流に変換して
外部負荷に供給する電圧/電流変換回路において、入力
電圧をその大きさに応じたパルス幅を持つパルス信号に
変換して出力する電圧/時間幅変換回路と、この電圧/
時間幅変換回路の出力パルスによりチョッパ動作し、前
記出力パルス幅に応じた大きさの電流を出力するスイッ
チング回路と、このスイッチング回路から出力される電
流を平滑するフィルタ回路と、このフィルタ回路から前
記外部負荷に供給される電流を検出して前記電圧/時間
幅変換回路の入力電圧をフィードバック制御するフィー
ドバック制御回路とを備えたものである。
In order to achieve the above object, the first invention is a voltage / current conversion circuit for converting a DC input voltage into a DC current and supplying the DC current to an external load. And a voltage / time width conversion circuit that converts and outputs a pulse signal having a pulse width according to
A switching circuit that operates in a chopper by the output pulse of the time width conversion circuit and outputs a current having a magnitude corresponding to the output pulse width, a filter circuit that smoothes the current output from the switching circuit, and the filter circuit A feedback control circuit for detecting the current supplied to the external load and performing feedback control of the input voltage of the voltage / time width conversion circuit.

【0023】第2の発明は、上記第1の発明において、
フィードバック制御回路を構成するフィードバック抵抗
と外部負荷との間にツェナーダイオードを接続したもの
である。
The second invention is the same as the first invention,
A Zener diode is connected between a feedback resistor forming a feedback control circuit and an external load.

【0024】第3の発明は、上記第1または第2の発明
において、外部負荷に流れる電流の検出値が設定値を越
えたときにスイッチング回路の出力電流を遮断する電流
制限回路を備えたものである。
A third aspect of the present invention is the first or second aspect of the present invention, further including a current limiting circuit that shuts off the output current of the switching circuit when the detected value of the current flowing through the external load exceeds a set value. Is.

【0025】第4の発明は、上記第1または第2の発明
において、外部負荷が接続されていないかまたは負荷抵
抗値が規定値よりも大きいことを検出してスイッチング
回路の出力電流を抑制する電流制限回路を備えたもので
ある。
In a fourth aspect of the present invention, the output current of the switching circuit is suppressed by detecting that the external load is not connected or the load resistance value is larger than a specified value in the first or second aspect. It is provided with a current limiting circuit.

【0026】第5の発明は、上記第1または第2の発明
において、電圧/時間幅変換回路は三角波とフィードバ
ック制御回路の出力電圧との比較結果をパルス信号とし
てスイッチング回路に出力するコンパレータを備え、前
記フィードバック制御回路の出力電圧が前記三角波の振
幅範囲を逸脱しないように制限する電圧制限回路をフィ
ードバック制御回路と電圧/時間幅変換回路との間に接
続したものである。
In a fifth aspect based on the first or second aspect, the voltage / time width conversion circuit includes a comparator for outputting the comparison result of the triangular wave and the output voltage of the feedback control circuit to the switching circuit as a pulse signal. A voltage limiting circuit for limiting the output voltage of the feedback control circuit so as not to deviate from the amplitude range of the triangular wave is connected between the feedback control circuit and the voltage / time width conversion circuit.

【0027】[0027]

【作用】第1の発明では、電圧/時間幅変換回路の出力
パルスによりスイッチング回路がチョッパ動作し、外部
負荷には入力電圧の大きさに応じた定電流が流れる。こ
れにより、必要なエネルギーだけが負荷に効率よく供給
され、回路内部における発熱が低減される。第2の発明
では、ツェナー電圧によりスイッチング回路両端の電圧
が低下し、同一の負荷電流を得るためのチョッパ動作の
パルスデューティ比が大きくなるため、スイッチング素
子の最小スイッチング時間に余裕を持たせることができ
る。
According to the first aspect of the invention, the output circuit of the voltage / time width conversion circuit causes the switching circuit to perform a chopper operation, and a constant current corresponding to the magnitude of the input voltage flows through the external load. As a result, only the necessary energy is efficiently supplied to the load, and heat generation inside the circuit is reduced. In the second invention, the voltage across the switching circuit decreases due to the Zener voltage, and the pulse duty ratio of the chopper operation for obtaining the same load current increases, so that there is a margin in the minimum switching time of the switching element. it can.

【0028】第3の発明では、外部負荷に流れる電流を
例えばスイッチング回路に流れ込む電流により検出し、
その値が設定値を越えた場合にスイッチング回路内のス
イッチング素子をオフさせて負荷電流を遮断する。これ
により、外部負荷の急激な変化による突入電流の発生を
防止する。
In the third invention, the current flowing through the external load is detected by the current flowing into the switching circuit,
When the value exceeds the set value, the switching element in the switching circuit is turned off to cut off the load current. This prevents the occurrence of inrush current due to a sudden change in external load.

【0029】第4の発明では、外部負荷が接続されてい
ないか、または負荷抵抗値が規定値よりも大きいことを
フィードバック抵抗の一端の電圧から検出し、その際
に、電圧/時間幅変換回路を介してスイッチング回路内
のスイッチング素子のオン期間を負荷電流が最小値をと
るように制御することにより、負荷電流を抑制する。こ
れにより、外部負荷の急激な変化による突入電流の発生
を防止する。
In the fourth invention, it is detected from the voltage at one end of the feedback resistor that the external load is not connected or the load resistance value is larger than the specified value, and at that time, the voltage / time width conversion circuit is detected. The load current is suppressed by controlling the ON period of the switching element in the switching circuit so that the load current takes the minimum value via the. This prevents the occurrence of inrush current due to a sudden change in external load.

【0030】第5の発明では、フィードバック制御回路
の出力電圧が電圧/時間幅変換回路内の三角波発生回路
の出力振幅範囲を逸脱しないように制限することによ
り、スイッチング回路のスイッチング素子を完全なオン
状態とさせずに外部負荷接続時の突入電流を防止すると
共に、外部負荷に流れる電流が一定になるまでの応答時
間が長期化するのを防ぐ。
In the fifth aspect of the invention, the output voltage of the feedback control circuit is limited so as not to deviate from the output amplitude range of the triangular wave generating circuit in the voltage / time width conversion circuit, so that the switching element of the switching circuit is completely turned on. This prevents inrush current when an external load is connected without setting the state, and also prevents a long response time until the current flowing through the external load becomes constant.

【0031】[0031]

【実施例】以下、図に沿って各発明の実施例を説明す
る。図1は、第1の発明の一実施例を示すブロック図で
ある。図において、1は入力電圧VIN及び後述するフィ
ードバック抵抗5の出力側電圧との差を積分するフィー
ドバック処理部であり、このフィードバック処理部1の
出力電圧が電圧/時間幅変換回路2に入力されている。
ここで、電圧/時間幅変換回路2は、入力された電圧を
その大きさに比例したパルス幅を持つパルス信号に変換
して出力するものである。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the first invention. In the figure, 1 is a feedback processing unit for integrating a difference between an input voltage V IN and an output side voltage of a feedback resistor 5 which will be described later. The output voltage of the feedback processing unit 1 is input to a voltage / time width conversion circuit 2. ing.
Here, the voltage / time width conversion circuit 2 converts the input voltage into a pulse signal having a pulse width proportional to its magnitude and outputs the pulse signal.

【0032】電圧/時間幅変換回路2から出力されるパ
ルス信号は、電源電圧VPが加えられているスイッチン
グ回路3に制御信号として入力される。すなわち、前記
パルス信号によってPNPトランジスタ等からなるスイ
ッチング回路3をチョッパ動作させることにより、外部
負荷R側にパルス幅に比例した大きさの定電流を出力す
るように構成されている。スイッチング回路3から出力
される定電流はフィルタ回路4により平滑され、外部負
荷Rに供給されると共に、フィードバック抵抗5により
ピックアップされて電圧として前記フィードバック処理
部1にフィードバックされる。ここで、フィードバック
抵抗5及びフィードバック処理部1は本発明におけるフ
ィードバック制御回路を構成している。
The pulse signal output from the voltage / time width conversion circuit 2 is input as a control signal to the switching circuit 3 to which the power supply voltage V P is applied. That is, the switching circuit 3 formed of a PNP transistor or the like is chopper-operated by the pulse signal to output a constant current having a magnitude proportional to the pulse width to the external load R side. The constant current output from the switching circuit 3 is smoothed by the filter circuit 4, supplied to the external load R, picked up by the feedback resistor 5 and fed back to the feedback processing unit 1 as a voltage. Here, the feedback resistor 5 and the feedback processing unit 1 constitute a feedback control circuit in the present invention.

【0033】次に、図2、図3を参照して、スイッチン
グ回路3における入力(パルス幅)と出力(電流)との
関係を考察する。まず、スイッチング回路3に使用する
トランジスタのベース電流及びコレクタ電流をそれぞれ
b,icとすると、これらの値は数式10、数式11に
よって表される。
Next, referring to FIGS. 2 and 3, the relationship between the input (pulse width) and the output (current) in the switching circuit 3 will be considered. First, assuming that the base current and the collector current of the transistor used in the switching circuit 3 are i b and i c , respectively, these values are expressed by Equations 10 and 11.

【0034】[0034]

【数10】ib=E/rI b = E / r

【0035】[0035]

【数11】ic=E/(R+RFI c = E / (R + R F )

【0036】なお、数式10、数式11において、Eは
エミッタ電位、rはベース抵抗、Rは外部負荷抵抗値、
Fはフィードバック抵抗5の抵抗値である。数式1
0、数式11から、トランジスタが図2に示すごとくパ
ルス周期τ0のうちτ1だけオンしたとして平均電流
B,ICを求めると、数式12、数式13のようにな
る。
In Equations 10 and 11, E is the emitter potential, r is the base resistance, R is the external load resistance value,
RF is the resistance value of the feedback resistor 5. Formula 1
0 and equation 11, when the transistors are turned on for τ 1 of the pulse period τ 0 as shown in FIG. 2, the average currents I B and I C are obtained, and equations 12 and 13 are obtained.

【0037】[0037]

【数12】 [Equation 12]

【0038】[0038]

【数13】 [Equation 13]

【0039】従って、コレクタ電流はパルス周期τ0
固定されている場合、パルス幅τ1に比例する。また、
数式12、数式13から数式14が成り立つ。
Therefore, the collector current is proportional to the pulse width τ 1 when the pulse period τ 0 is fixed. Also,
Formula 14 is established from Formula 12 and Formula 13.

【0040】[0040]

【数14】IB=(R+RF)×IC/r## EQU14 ## I B = (R + R F ) × I C / r

【0041】次いで、本実施例と従来の技術における消
費電力を、内部発熱が最も大きい場合について各々比較
してみる。図3から、本実施例における回路全体の消費
電力Pは、数式15のとおりである。
Next, the power consumptions of this embodiment and the prior art will be compared for the case where the internal heat generation is the largest. From FIG. 3, the power consumption P of the entire circuit in this embodiment is as shown in Expression 15.

【0042】[0042]

【数15】P=IB 2×r+IC 2×R+IC 2×RF ## EQU15 ## P = I B 2 × r + I C 2 × R + I C 2 × R F

【0043】ここで、トランジスタにおいて発生する損
失は、トランジスタを飽和状態(スイッチングモード)
で使用するため無視している。上記数式15における右
辺第2項は外部負荷側で消費されるから、回路の内部発
熱をもたらす内部消費電力Pnは、数式16となる。
Here, the loss generated in the transistor means that the transistor is in a saturated state (switching mode).
Ignored it for use in. Since the second term on the right-hand side of Expression 15 is consumed on the external load side, the internal power consumption P n that causes internal heat generation of the circuit is Expression 16.

【0044】[0044]

【数16】Pn=IB 2×r+IC 2×RF ## EQU16 ## P n = I B 2 × r + I C 2 × R F

【0045】この数式16から、回路全体の内部発熱
は、抵抗r及びフィードバック抵抗5(RF)により起
こっていると考えられる。数式16に数式14を代入し
て、数式17を得る。
From this equation 16, it is considered that the internal heat generation of the entire circuit is caused by the resistance r and the feedback resistance 5 (R F ). Substituting equation 14 into equation 16 yields equation 17.

【0046】[0046]

【数17】Pn=(R+RF2×IC 2/r+RF×IC 2 ## EQU17 ## P n = (R + R F ) 2 × I C 2 / r + R F × I C 2

【0047】この数式17から、回路全体の内部発熱は
電源電圧に依存せず、出力電流と外部負荷Rとに依存す
ることになる。本実施例においては、外部負荷Rが最大
のときに内部発熱が最大となる。一例として、数式17
において、R=750〔Ω〕、r=4.7〔KΩ〕、R
F=100〔Ω〕、IC=20〔mA〕とすると、内部消
費電力Pnは100〔mW〕となる。これに対し、従来
の技術では先の数式9により、VP=24〔V〕、I=
20〔mA〕とすると、内部消費電力Pnは480〔m
W〕となる。すなわち、本実施例では内部発熱量が従来
の約1/5となる。この結果、従来では外部負荷抵抗が
0〔Ω〕のときに電源電圧×負荷電流がそのまま内部発
熱として現われるが、本実施例では、トランジスタの出
力電流がすべて外部負荷に流れるため、内部発熱は従来
に比べて著しく小さくなる。
From the equation (17), the internal heat generation of the entire circuit does not depend on the power supply voltage but depends on the output current and the external load R. In this embodiment, the internal heat generation becomes maximum when the external load R is maximum. As an example, Equation 17
, R = 750 [Ω], r = 4.7 [KΩ], R
When F = 100 [Ω] and I C = 20 [mA], the internal power consumption P n becomes 100 [mW]. On the other hand, in the conventional technique, V P = 24 [V], I =
If it is 20 [mA], the internal power consumption P n is 480 [m].
W]. That is, in this embodiment, the internal heat generation amount is about 1/5 of the conventional value. As a result, conventionally, when the external load resistance is 0 [Ω], the power supply voltage × load current appears as it is as internal heat generation. However, in the present embodiment, since all the output current of the transistor flows to the external load, the internal heat generation does not occur. Remarkably smaller than.

【0048】図4は、図1の実施例の具体的構成を示す
回路図である。図において、フィードバック処理部1で
は、入力電圧VINが抵抗R1を介してオペアンプQ1の反
転入力端子に入力され、また、非反転入力端子は0V線
に接続されている。更に、フィードバック抵抗5からの
電圧が抵抗R2を介して反転入力端子に入力されてい
る。このオペアンプQ1は二つの入力電圧の差をコンデ
ンサC1により積分して出力するためのものである。
FIG. 4 is a circuit diagram showing a specific structure of the embodiment shown in FIG. In the figure, in the feedback processing unit 1, the input voltage V IN is input to the inverting input terminal of the operational amplifier Q 1 via the resistor R 1 , and the non-inverting input terminal is connected to the 0V line. Further, the voltage from the feedback resistor 5 is input to the inverting input terminal via the resistor R 2 . The operational amplifier Q 1 is for integrating the difference between the two input voltages with the capacitor C 1 and outputting it.

【0049】電圧/時間幅変換回路2では、フィードバ
ック処理部1の出力電圧がコンパレータQ2の正入力端
子に入力され、その負入力端子には三角波発生回路21
からの三角波が入力されている。このコンパレータQ2
は、二つの入力電圧を比較し、三角波がフィードバック
処理部1の出力電圧を上回った時に“Low”レベルと
なるパルスを出力するように作用する。なお、コンパレ
ータQ2の出力パルスのパルス幅は、フィードバック処
理部1の出力電圧に比例している。
In the voltage / time width conversion circuit 2, the output voltage of the feedback processing unit 1 is input to the positive input terminal of the comparator Q 2 , and its negative input terminal has a triangular wave generation circuit 21.
The triangular wave from is input. This comparator Q 2
Operates so as to compare two input voltages and output a pulse that becomes a “Low” level when the triangular wave exceeds the output voltage of the feedback processing unit 1. The pulse width of the output pulse of the comparator Q 2 is proportional to the output voltage of the feedback processing unit 1.

【0050】スイッチング回路3はPNPトランジスタ
3及び抵抗R3からなり、コンパレータQ2の前記出力
パルスによりトランジスタQ3がオンしてベース電流i1
が抵抗R3を介し図の実線矢印方向に流れる。また、コ
レクタ電流i2は図の破線矢印方向に流れる。フィルタ
回路4はLCフィルタからなり、トランジスタQ3の出
力電流をインダクタL及びコンデンサCにより平滑す
る。平滑された電流は外部負荷Rに供給される。
The switching circuit 3 comprises a PNP transistor Q 3 and a resistor R 3 , and the transistor Q 3 is turned on by the output pulse of the comparator Q 2 to turn on the base current i 1.
Flows in the direction of the solid arrow in the figure through the resistor R 3 . The collector current i 2 flows in the direction of the broken line arrow in the figure. The filter circuit 4 is composed of an LC filter and smoothes the output current of the transistor Q 3 with the inductor L and the capacitor C. The smoothed current is supplied to the external load R.

【0051】更に、フィードバック抵抗5は抵抗R4
みからなり、出力電流をピックアップし電圧としてフィ
ードバック処理部1に返すことにより、入力電圧VIN
補正して系の安定化を図っている。なお、図5は図4に
おける各部(〜)の電圧、電流を示すタイムチャー
トである。
Further, the feedback resistor 5 is composed of only the resistor R 4 , and picks up the output current and returns it as a voltage to the feedback processing unit 1 to correct the input voltage V IN and stabilize the system. Note that FIG. 5 is a time chart showing the voltage and current of each part (-) in FIG.

【0052】次に、図6は第2の発明の一実施例を示し
ている。この実施例は、図1の実施例のフィードバック
抵抗5に直列にツェナーダイオード6を接続することに
より、スイッチング回路3のトランジスタがオンできる
最低電圧分の時間を補償するようにしたものである。こ
の実施例によれば、外部負荷Rが軽い場合にスイッチン
グ回路3が最小電流を安定して出力することができる。
すなわち、この実施例において、スイッチング回路3内
のトランジスタのコレクタ電流は数式18により、ま
た、平均コレクタ電流ICは数式19により表すことが
できる。なお、これらの数式においてVZはツェナー電
圧である。
Next, FIG. 6 shows an embodiment of the second invention. In this embodiment, a Zener diode 6 is connected in series to the feedback resistor 5 of the embodiment shown in FIG. 1 so as to compensate the minimum voltage time for which the transistor of the switching circuit 3 can be turned on. According to this embodiment, the switching circuit 3 can stably output the minimum current when the external load R is light.
That is, in this embodiment, the collector current of the transistor in the switching circuit 3 can be expressed by Expression 18, and the average collector current I C can be expressed by Expression 19. In these equations, V Z is the Zener voltage.

【0053】[0053]

【数18】ic=(E−VZ)/(R+RFI c = (E−V Z ) / (R + R F )

【0054】[0054]

【数19】 [Formula 19]

【0055】数式19では、トランジスタのコレクタ、
エミッタ間の電圧が先の数式13に比べてツェナー電圧
分だけ小さくなるため、その分、同一の出力電流を得る
ためにトランジスタのデューティ比τ1/τ0を大きくと
ることができる。従って、トランジスタの最小スイッチ
ング時間に余裕を持たせることができ、安定した動作が
可能になる。
In Equation 19, the collector of the transistor
Since the voltage between the emitters is reduced by the Zener voltage as compared with the above Expression 13, the duty ratio τ 1 / τ 0 of the transistor can be increased correspondingly to obtain the same output current. Therefore, a margin can be given to the minimum switching time of the transistor, and stable operation becomes possible.

【0056】なお、各実施例において、フィードバック
処理部1、電圧/時間幅変換回路2、スイッチング回路
3、フィルタ回路4等の具体的構成は何ら図示例に限定
されるものではない。
In each embodiment, the specific configuration of the feedback processing unit 1, the voltage / time width conversion circuit 2, the switching circuit 3, the filter circuit 4, etc. is not limited to the illustrated example.

【0057】ところで、図4の実施例において、外部負
荷Rを接続しなければフィードバック抵抗5には電流が
流れないため、フィードバック処理部1、電圧/時間幅
変換回路2はスイッチング回路3のトランジスタQ3
完全なオン状態とする。この状態で外部負荷Rを接続す
ると、フィードバック系の遅れ時間のため、外部負荷R
に突入電流が流れてしまう。
By the way, in the embodiment shown in FIG. 4, since the current does not flow through the feedback resistor 5 unless the external load R is connected, the feedback processing unit 1 and the voltage / time width conversion circuit 2 are provided with the transistor Q of the switching circuit 3. Turn 3 on completely. If the external load R is connected in this state, the external load R
An inrush current will flow into.

【0058】図7は、従来から知られている電流制限回
路の構成を示しており、電流値検出部7により設定値を
越えた供給電流が検出されたときには電流遮断部8によ
りこれを遮断し、電流を制限する。図8は図7の具体的
な回路例であり、電流が抵抗R10を流れるとその両端に
電圧降下を生じ、この電圧によりトランジスタTRがオ
ンすると電界効果トランジスタFETがオフするため、
電流が遮断される。従って、抵抗R10の値を適宜選択す
ることにより、許容値を越える電流を遮断することが可
能になる。なお、分圧抵抗R11,R12はトランジスタT
Rがオフのときに電界効果トランジスタFETをオンに
するゲート電圧を選択するためのものである。
FIG. 7 shows the configuration of a conventionally known current limiting circuit. When the current value detecting unit 7 detects a supply current exceeding a set value, the current interrupting unit 8 interrupts the supply current. , Limit the current. FIG. 8 is a specific circuit example of FIG. 7. When a current flows through the resistor R 10 , a voltage drop occurs across the resistor R 10. When the transistor TR is turned on by this voltage, the field effect transistor FET is turned off.
The current is cut off. Therefore, by appropriately selecting the value of the resistor R 10 , it becomes possible to interrupt the current exceeding the allowable value. The voltage dividing resistors R 11 and R 12 are the transistors T
It is for selecting the gate voltage for turning on the field effect transistor FET when R is off.

【0059】しかるに、このような構成の電流制限回路
を図4の実施例に付加して電流を制限する場合には、回
路構成が複雑化し、部品数の増加によりコストも増加す
る。そこで、第3の発明は、外部負荷Rの急激な変化に
よる突入電流を防止することはもとより、第1の発明の
回路構成の一部を利用して電流制限を行うことにより、
部品数、コストの削減を図ったものである。
However, when the current limiting circuit having such a configuration is added to the embodiment of FIG. 4 to limit the current, the circuit configuration becomes complicated, and the cost increases due to the increase in the number of parts. Therefore, the third invention not only prevents the inrush current due to the rapid change of the external load R, but also limits the current by utilizing a part of the circuit configuration of the first invention.
This is to reduce the number of parts and cost.

【0060】図9は、第3の発明の一実施例を示すブロ
ック図である。図1との比較から明らかなように、この
実施例では、電流検出回路9が電源電圧とスイッチング
回路3との間に追加されている。すなわち、電流検出回
路9はスイッチング回路3に流れ込む電流値を監視する
もので、その値がある設定値を越えた場合にはスイッチ
ング回路3のスイッチング素子をオフさせて外部負荷R
への電流を遮断する。
FIG. 9 is a block diagram showing an embodiment of the third invention. As is clear from comparison with FIG. 1, in this embodiment, the current detection circuit 9 is added between the power supply voltage and the switching circuit 3. That is, the current detection circuit 9 monitors the value of the current flowing into the switching circuit 3, and when the value exceeds a certain set value, the switching element of the switching circuit 3 is turned off and the external load R
Cut off the current to the.

【0061】図10は図9の実施例の具体的な回路構成
を示している。図10において、電流検出回路9は、ス
イッチング回路3に流れ込む電流i3を検出するための
抵抗R6と、その両端にエミッタ及びベースが接続さ
れ、コレクタがスイッチング回路3内のトランジスタQ
3のベースに接続されたトランジスタQ4とから構成され
ている。
FIG. 10 shows a concrete circuit configuration of the embodiment shown in FIG. 10, a current detection circuit 9 has a resistor R 6 for detecting a current i 3 flowing into the switching circuit 3, an emitter and a base connected to both ends of the resistor R 6, and a collector connected to a transistor Q in the switching circuit 3.
And a transistor Q 4 connected to the base of 3 .

【0062】上記構成において、電流検出回路9、スイ
ッチング回路3のトランジスタQ3等が本発明における
電流制限回路を構成している。
In the above structure, the current detection circuit 9, the transistor Q 3 of the switching circuit 3 and the like constitute the current limiting circuit of the present invention.

【0063】次に、この実施例の動作を説明する。図1
0において、トランジスタQ3の電流増幅率hfe分の1
がコンパレータ(オペアンプ)Q2へ流れることから、
外部負荷Rに流れる電流i2はスイッチング回路3に流
れ込む電流i3とほぼ等しい。そこで、電流i3を抵抗R
6により検出し、その電圧降下(i3×R6)がトランジ
スタQ4のオン電圧(約0.6〔V〕)になるとトラン
ジスタQ4がオンする。これにより、トランジスタQ3
エミッタ−ベース間の電圧がトランジスタQ4のエミッ
タ−コレクタ間の電圧以下となり、トランジスタQ3
オフする。このように、抵抗R6の値を適宜設定するこ
とにより、外部負荷Rに流れる電流i2を制限すること
ができる。例えば、電流i2を100〔mA〕で制限す
る場合には、R6=6〔Ω〕とすれば良い。
Next, the operation of this embodiment will be described. Figure 1
At 0, the current amplification factor h fe of the transistor Q 3 is divided by 1
Flows to the comparator (op amp) Q 2 ,
The current i 2 flowing through the external load R is substantially equal to the current i 3 flowing into the switching circuit 3. Therefore, the current i 3 is applied to the resistor R
6 , and when the voltage drop (i 3 × R 6 ) becomes the ON voltage of the transistor Q 4 (about 0.6 [V]), the transistor Q 4 is turned on. Thus, the emitter of the transistor Q 3 - voltage between the base emitter of the transistor Q 4 - becomes below the voltage between the collector, the transistor Q 3 is turned off. Thus, by appropriately setting the value of the resistor R 6 , the current i 2 flowing in the external load R can be limited. For example, when the current i 2 is limited to 100 [mA], R 6 = 6 [Ω] may be set.

【0064】この実施例によれば、スイッチング回路3
のトランジスタQ3を電流制限にも共用することがで
き、簡単な構成の電流検出回路9を付加するだけで外部
負荷Rの急激な変化による突入電流を抑制することがで
きる。なお、実施例では、外部負荷Rを流れる電流i2
をこれとほぼ等しい電流i3により推定しているが、電
流i2の検出位置はこの実施例に何ら限定されるもので
はない。
According to this embodiment, the switching circuit 3
The transistor Q 3 can also be used for current limiting, and the inrush current due to the abrupt change of the external load R can be suppressed only by adding the current detection circuit 9 having a simple structure. In the embodiment, the current i 2 flowing through the external load R is
Is estimated by the current i 3 which is almost equal to this, but the detection position of the current i 2 is not limited to this embodiment.

【0065】次に、第4の発明の実施例を説明する。こ
の発明も第3の発明と同様に、外部負荷Rの急激な変化
による突入電流を防止すると共に、第1の発明の回路構
成の一部を利用して電流制限を行うことにより、部品
数、コストの削減を図ったものである。図11はこの実
施例の構成を示すブロック図であり、図1の実施例と比
較すると、本実施例ではフィードバック抵抗5の外部負
荷側の一端と電圧/時間幅変換回路2との間に、電圧検
出回路10が追加されている。この電圧検出回路10
は、外部負荷Rが接続されていないか、または負荷抵抗
値が規定値よりも大きいことをフィードバック抵抗5の
一端の電圧がある値よりも小さいことにより検出し、外
部負荷Rに流す電流の設定値が最小値になるような値に
電圧/時間幅変換回路2の入力電圧を強制的に制御する
ことにより、最終的に負荷電流を制限するものである。
Next, an embodiment of the fourth invention will be described. Like the third invention, this invention also prevents the inrush current due to the abrupt change of the external load R, and limits the current by utilizing a part of the circuit configuration of the first invention, thereby reducing the number of parts, This is a cost reduction. FIG. 11 is a block diagram showing the configuration of this embodiment. As compared with the embodiment of FIG. 1, in this embodiment, between the one end of the feedback resistor 5 on the external load side and the voltage / time width conversion circuit 2, The voltage detection circuit 10 is added. This voltage detection circuit 10
Is to detect the fact that the external load R is not connected or the load resistance value is larger than the specified value by detecting that the voltage at one end of the feedback resistor 5 is smaller than a certain value, and to set the current to flow to the external load R. The load current is finally limited by forcibly controlling the input voltage of the voltage / time width conversion circuit 2 so that the value becomes the minimum value.

【0066】図12はこの実施例の具体的な回路構成を
示している。すなわち、電圧検出回路10は、電源電圧
Pが加えられる抵抗R9及びツェナーダイオードZD2
の直列回路と、これらの直列回路の接続点が負入力端子
に接続され、正入力端子がフィードバック抵抗5の一端
に接続されるコンパレータQ5と、その出力端子が一端
に接続される抵抗R8と、その他端とコンパレータQ1
出力端子との間に接続される抵抗R7とから構成されて
おり、抵抗R7,R8の接続点は電圧/時間幅変換回路2
内のコンパレータQ2の正入力端子に接続されている。
FIG. 12 shows a concrete circuit configuration of this embodiment. That is, the voltage detection circuit 10 includes the resistor R 9 and the Zener diode ZD 2 to which the power supply voltage V P is applied.
A series circuit of a connection point of these series circuits is connected to the negative input terminal, a comparator Q 5 to the positive input terminal is connected to one end of the feedback resistor 5, the resistor R 8 to its output terminal connected to one end And a resistor R 7 connected between the other end and the output terminal of the comparator Q 1 , and the connection point of the resistors R 7 and R 8 is the voltage / time width conversion circuit 2
Is connected to the positive input terminal of the internal comparator Q 2 .

【0067】上記構成において、電圧検出回路10、電
圧/時間幅変換回路2及びスイッチング回路3等が、本
発明における電流制限回路を構成している。
In the above structure, the voltage detection circuit 10, the voltage / time width conversion circuit 2, the switching circuit 3 and the like constitute the current limiting circuit of the present invention.

【0068】ここで、本実施例の動作説明に当たり、図
15を参照しつつフィードバック処理部1の出力電圧
、三角波発生回路21の出力波形、コンパレータQ
2の出力波形の関係を説明する。フィードバック処理
部1の出力電圧よりも三角波発生回路21の出力波形
の方が大きい場合、コンパレータQ2の出力波形は
“Low”レベルとなり、逆に出力電圧の方が出力波
形よりも大きい場合には、出力波形は“High”
レベルとなる。そして、出力波形が“Low”である
期間が長いほど、外部負荷Rに流れる電流(負荷電流)
は大きくなる。いま、負荷電流を最小に設定したときの
フィードバック処理部1の出力電圧をVminと定義
し、この時の各部の波形を図15の(a)に示す。ま
た、負荷電流を最大に設定したときのフィードバック処
理部1の出力電圧をVmaxと定義し、この時の各部の
波形を図15の(b)に示す。
Here, in explaining the operation of this embodiment, referring to FIG. 15, the output voltage of the feedback processing section 1, the output waveform of the triangular wave generating circuit 21, the comparator Q
The relationship between the two output waveforms will be described. When the output waveform of the triangular wave generation circuit 21 is larger than the output voltage of the feedback processing unit 1, the output waveform of the comparator Q 2 becomes the “Low” level, and conversely, when the output voltage is larger than the output waveform. , Output waveform is "High"
It becomes a level. The longer the output waveform is "Low", the more the current (load current) flows through the external load R.
Grows. Now, the output voltage of the feedback processing unit 1 when the load current is set to the minimum is defined as V min, and the waveform of each part at this time is shown in FIG. Further, the output voltage of the feedback processing unit 1 when the load current is set to the maximum is defined as V max, and the waveform of each unit at this time is shown in FIG.

【0069】ここで、外部負荷Rが接続されていない
か、または負荷抵抗値が規定値よりも大きい場合を考え
ると、フィードバック処理部1の出力電圧はVmax
りも小さくなり、三角波発生回路21の出力波形と交
叉しなくなる。このため、コンパレータQ2の出力波形
は“Low”レベルのままとなり、スイッチング回路
3のトランジスタQ3は完全なオン状態となる。この時
の各部の波形を図15の(c)に示す。従って、この状
態で外部負荷Rを接続すると、フィードバック系の遅れ
時間に起因して突入電流が流れてしまう不都合を生じ
る。
Here, considering the case where the external load R is not connected or the load resistance value is larger than the specified value, the output voltage of the feedback processing unit 1 becomes smaller than V max , and the triangular wave generation circuit 21. No longer crosses the output waveform of. Therefore, the output waveform of the comparator Q 2 remains at “Low” level, and the transistor Q 3 of the switching circuit 3 is completely turned on. The waveform of each part at this time is shown in FIG. Therefore, if the external load R is connected in this state, the inrush current will flow due to the delay time of the feedback system.

【0070】以上の点を踏まえて、本実施例の動作を説
明する。つまり、本実施例では図15の(c)の状態に
ならないように、外部負荷Rが接続されていないか、ま
たは負荷抵抗値が規定値よりも大きい場合には、図15
の(a)のようにフィードバック処理部1の出力電圧
を強制的にVminに固定する。すなわち、図12におい
て、コンパレータQ5によりフィードバック抵抗5の電
圧とツェナーダイオードZD2の電圧とを比較する。フ
ィードバック抵抗5の電圧がツェナーダイオードZD2
の電圧よりも大きいときにはコンパレータQ5の出力は
“High”レベル(コンパレータQ5の出力電圧をVH
とする)となり、逆の場合にはコンパレータQ5の出力
は“Low”レベル(コンパレータQ5の出力電圧をVL
とする)となる。外部負荷Rが接続されている場合に
は、コンパレータQ5の出力電圧はVLであるため、フィ
ードバック処理部1のコンパレータQ1の出力をVIN
電圧/時間幅変換回路2のコンパレータQ2の正入力端
子の電圧をVOUTとすると、数式20が得られる。
Based on the above points, the operation of this embodiment will be described. That is, in this embodiment, when the external load R is not connected or the load resistance value is larger than the specified value so that the state of FIG.
The output voltage of the feedback processing unit 1 is forcibly fixed to V min as shown in (a). That is, in FIG. 12, the voltage of the feedback resistor 5 is compared with the voltage of the Zener diode ZD 2 by the comparator Q 5 . The voltage of the feedback resistor 5 is the Zener diode ZD 2
Is higher than the voltage of the comparator Q 5 , the output of the comparator Q 5 is at “High” level (the output voltage of the comparator Q 5 is V H
In the opposite case, the output of the comparator Q 5 is at “Low” level (the output voltage of the comparator Q 5 is V L
And). When the external load R is connected, the output voltage of the comparator Q 5 is V L , so the output of the comparator Q 1 of the feedback processing unit 1 is V IN ,
When the voltage at the positive input terminal of the comparator Q 2 of the voltage / time width conversion circuit 2 is V OUT , Formula 20 is obtained.

【0071】[0071]

【数20】 VOUT=R8(VIN−VL)/(R7+R8)+VL [Formula 20] V OUT = R 8 (V IN −V L ) / (R 7 + R 8 ) + V L

【0072】外部負荷Rが接続されていないか、または
負荷抵抗値が規定値よりも大きい場合にはコンパレータ
5の出力電圧はVHとなり、数式21で示される電圧V
OUTが得られるように電圧検出回路10内の抵抗R7,R
8の値を調整する。
When the external load R is not connected or when the load resistance value is larger than the specified value, the output voltage of the comparator Q 5 becomes V H , which is the voltage V shown in the equation 21.
In order to obtain OUT , the resistors R 7 and R in the voltage detection circuit 10
Adjust the value of 8 .

【0073】[0073]

【数21】 VOUT=R7(VH−VIN)/(R7+R8)+VIN=Vmin [Expression 21] V OUT = R 7 (V H −V IN ) / (R 7 + R 8 ) + V IN = V min

【0074】なお、ツェナーダイオードZD2に直列に
接続された抵抗R9はツェナーダイオードZD2の電圧発
生用であり、ツェナーダイオードZD2の代わりに抵抗
を使用して抵抗R9との直列回路による分圧によっても
コンパレータQ5の基準電圧を得ることができる。
[0074] Incidentally, the Zener diode ZD 2 resistor R 9 connected in series is for voltage generation of the Zener diode ZD 2, due to the series circuit of a resistor R 9 and a resistor in place of the Zener diode ZD 2 The reference voltage of the comparator Q 5 can also be obtained by the voltage division.

【0075】以上のように、本実施例によれば、外部負
荷Rが接続されていないか、または負荷抵抗値が規定値
よりも大きい場合には、これを電圧検出回路10により
検出して電圧/時間幅変換回路2のコンパレータQ2
正入力端子の電圧を強制的にVminに固定することに
より、図15の(a)の状態を実現し、スイッチング回
路3のトランジスタQ3のオン期間を制限することによ
って負荷電流が最小になるように電流制限を行う。従っ
て、この状態で外部負荷Rを接続すること等により負荷
抵抗値の急激な変化が生じても、突入電流が流れるのを
防止することができる。
As described above, according to this embodiment, when the external load R is not connected or the load resistance value is larger than the specified value, this is detected by the voltage detection circuit 10 and the voltage is detected. By forcibly fixing the voltage of the positive input terminal of the comparator Q 2 of the time width conversion circuit 2 to V min , the state of FIG. 15A is realized, and the ON period of the transistor Q 3 of the switching circuit 3 is realized. The current is limited so that the load current is minimized by limiting. Therefore, even if the load resistance value changes abruptly by connecting the external load R in this state, it is possible to prevent the inrush current from flowing.

【0076】次いで、第5の発明の実施例を説明する。
本発明は、外部負荷Rを未接続の状態から接続したとき
に、負荷電流が乱れることにより設定値に安定するまで
の応答時間が長くなるのを防止しようとするものであ
る。第1の発明の実施例として説明した図4、図5にお
いて、外部負荷Rが未接続の状態ではフィードバック抵
抗5に電流が流れないため、フィードバック処理部1内
のコンパレータQ1の出力が負の最大値となる。この
ため、電圧/時間幅変換回路2内の三角波発生回路21
の出力の振幅幅がコンパレータ(オペアンプ)Q1
電源レンジよりも小さい場合(通常、三角波の振幅レベ
ルを電源レンジ一杯にすることは困難である)、コンパ
レータQ1の出力が三角波発生回路21の出力より
も負の値となるため、コンパレータQ2の出力がパル
ス波形とならず、負の最大値となる。
Next, an embodiment of the fifth invention will be described.
The present invention is intended to prevent an increase in the response time until the external load R stabilizes at the set value due to disturbance of the load current when the external load R is connected from the unconnected state. 4 and 5 described as the embodiment of the first invention, since the current does not flow through the feedback resistor 5 when the external load R is not connected, the output of the comparator Q 1 in the feedback processing unit 1 is negative. Maximum value. Therefore, the triangular wave generation circuit 21 in the voltage / time width conversion circuit 2 is
If the amplitude width of the output of the comparator is smaller than the power supply range of the comparator (op amp) Q 1 (it is usually difficult to set the amplitude level of the triangular wave to the full power supply range), the output of the comparator Q 1 is Since it has a more negative value than the output, the output of the comparator Q 2 does not have a pulse waveform and has a negative maximum value.

【0077】このため、スイッチング回路3のトランジ
スタQ3は完全なオン状態のままとなる。前述のよう
に、この状態で外部負荷Rを接続すると突入電流が流れ
てしまうほか、コンデンサC1等の影響により、コンパ
レータQ1の出力が負の最大値から三角波発生回路2
1の振幅幅の範囲内に戻るまでに遅れ時間が発生し、外
部負荷Rに流れる電流が設定値に安定するまでの応答時
間が長期化してしまう。そこで、本発明はこのような不
都合を解消するようにしたものである。
Therefore, the transistor Q 3 of the switching circuit 3 remains in the completely ON state. As described above, if the external load R is connected in this state, inrush current will flow, and the output of the comparator Q 1 will change from the negative maximum value to the triangular wave generation circuit 2 due to the influence of the capacitor C 1 and the like.
A delay time occurs until it returns to the range of the amplitude width of 1, and the response time until the current flowing through the external load R stabilizes at the set value becomes long. Therefore, the present invention is designed to eliminate such an inconvenience.

【0078】図13はこの実施例の構成を示すブロック
図である。本実施例を図1の実施例と比較すると、電圧
制限回路11がフィードバック処理部1と電圧/時間幅
変換回路2との間に追加されている。この電圧制限回路
11は、外部負荷Rが接続されていないか、または負荷
抵抗値が規定値より大きい場合においても、フィードバ
ック処理部1の出力電圧が前記Vmaxよりも小さくな
らないように制限するためものである。
FIG. 13 is a block diagram showing the structure of this embodiment. Comparing the present embodiment with the embodiment of FIG. 1, a voltage limiting circuit 11 is added between the feedback processing unit 1 and the voltage / time width conversion circuit 2. The voltage limiting circuit 11 limits the output voltage of the feedback processing unit 1 so as not to become smaller than V max even when the external load R is not connected or the load resistance value is larger than the specified value. It is a thing.

【0079】図14は、図13の具体的構成を示す回路
図である。この電圧制限回路11は、フィードバック処
理部1のコンパレータQ1の出力端子と電圧/時間幅変
換回路2のコンパレータQ2の正入力端子との間に接続
された抵抗R13と、コンパレータQ2の正入力端子と0
V線との間に接続されたダイオードD1とから構成され
ている。
FIG. 14 is a circuit diagram showing a specific structure of FIG. This voltage limiting circuit 11 includes a resistor R 13 connected between the output terminal of the comparator Q 1 of the feedback processing unit 1 and the positive input terminal of the comparator Q 2 of the voltage / time width conversion circuit 2, and a comparator R 2 . Positive input terminal and 0
It is composed of a diode D 1 connected to the V line.

【0080】この実施例の動作を説明すると、回路定数
(R1,R2,R4等の抵抗値や三角波発生回路21の三
角波等)を調整し、図15の(b)に示したVmaxが−
0.6〔V〕になるようにする。ダイオードD1はコン
パレータQ2の正入力端子と0V線との間に接続されて
おり、フィードバック処理部1の出力電圧がVmax
minの間にある場合には何ら影響を与えない。しか
し、外部負荷Rが接続されていないか、または負荷抵抗
値が規定値より大きい場合にフィードバック処理部1の
出力電圧がVmax(=−0.6〔V〕)よりも小さく
なろうとした時には、ダイオードD1を通して電流が0
V線にバイパスされ、コンパレータQ2の正入力端子に
は−0.6〔V〕以下の電圧は加わらない。なお、抵抗
13はバイパス電流の制限用である。
The operation of this embodiment will be described. The circuit constants (resistance values of R 1 , R 2 , R 4, etc., the triangular wave of the triangular wave generating circuit 21, etc.) are adjusted, and V shown in FIG. max is −
It should be 0.6 [V]. The diode D 1 is connected between the positive input terminal of the comparator Q 2 and the 0V line, and the output voltage of the feedback processing unit 1 is V max ˜.
If it is within V min , it has no effect. However, when the external load R is not connected, or when the load resistance value is larger than the specified value, when the output voltage of the feedback processing unit 1 tries to become smaller than V max (= −0.6 [V]). , The current is 0 through the diode D 1.
The voltage is bypassed to the V line, and a voltage of -0.6 [V] or less is not applied to the positive input terminal of the comparator Q 2 . The resistor R 13 is for limiting the bypass current.

【0081】以上のような構成により、フィードバック
処理部1の出力電圧が三角波発生回路21の出力振幅範
囲を逸脱しないように電圧制限をかけることができる。
これにより、トランジスタQ3が完全なオン状態になる
のを防止できるので、外部負荷Rを接続した際に突入電
流が流れることもなく、また、コンデンサC1等に起因
してコンパレータQ1の出力が三角波発生回路21の
出力振幅範囲内に戻るまでの遅れ時間も生じないことか
ら、外部負荷Rに急激な変動が生じても負荷電流が安定
するまでの応答時間を短くすることができる。なお、本
実施例ではダイオードD1によりフィードバック処理部
1の出力電圧を制限することとしたが、トランジスタや
ツェナーダイオード等を用いても電圧制限回路11を簡
単に構成でき、更に制限電圧値を変更することも容易で
ある。
With the configuration as described above, the voltage can be limited so that the output voltage of the feedback processing unit 1 does not deviate from the output amplitude range of the triangular wave generating circuit 21.
As a result, the transistor Q 3 can be prevented from being completely turned on, so that no rush current flows when the external load R is connected, and the output of the comparator Q 1 is caused by the capacitor C 1 or the like. Since there is no delay time until the voltage returns to within the output amplitude range of the triangular wave generating circuit 21, the response time until the load current stabilizes can be shortened even if the external load R changes suddenly. Although the output voltage of the feedback processing unit 1 is limited by the diode D 1 in this embodiment, the voltage limiting circuit 11 can be easily constructed by using a transistor or a Zener diode, and the limiting voltage value can be changed. It is also easy to do.

【0082】上述した第3ないし第5の発明の実施例
は、何れも第1の発明にかかる図1及び図4の実施例を
前提としているが、第3ないし第5の発明は、第2の発
明(図6の実施例)にも適用可能である。
The above-described third to fifth inventions are all based on the embodiment of FIGS. 1 and 4 according to the first invention, but the third to fifth inventions are the second embodiment. The present invention (the embodiment of FIG. 6) can also be applied.

【0083】[0083]

【発明の効果】以上述べたように、第1ないし第5の発
明によれば、電圧/時間幅変換回路の出力パルスにより
スイッチング回路をチョッパ動作させて外部負荷に定電
流を供給することにより、必要なエネルギーだけを負荷
に供給して内部発熱等の損失を低減させるようにしたの
で、回路の小形化が可能であり、また、構成部品への熱
ストレスの緩和により信頼性向上及び製品寿命の長期化
を図ることができる。更に、回路の内部発熱が小さいこ
とから回路全体のLSI化に最適であり、電圧/電流変
換回路ないし定電流出力回路の応用範囲も拡がるという
利点がある。
As described above, according to the first to fifth inventions, the output circuit of the voltage / time width conversion circuit choppers the switching circuit to supply a constant current to the external load. Since only the required energy is supplied to the load to reduce losses such as internal heat generation, it is possible to downsize the circuit.Also, by relaxing the thermal stress on the components, reliability and product life can be improved. It can be extended. Further, since the internal heat generation of the circuit is small, it is suitable for making the entire circuit into an LSI, and there is an advantage that the application range of the voltage / current conversion circuit or the constant current output circuit is expanded.

【0084】第2の発明によれば、スイッチング回路と
して高速のスイッチング素子を用いる必要がなくなり、
スイッチング損失が低減されるという効果がある。
According to the second invention, it is not necessary to use a high speed switching element as a switching circuit,
This has the effect of reducing switching loss.

【0085】第3の発明によれば、電流制限回路の電流
遮断部を前記スイッチング回路と共用し、外部負荷に流
れる電流が設定値を越えた場合にスイッチング回路の出
力電流を遮断するようにしたため、第1の発明等に僅か
な回路を付加するだけで、外部負荷の急激な変動による
突入電流を抑制し、本発明により制御されるプラント等
の外部機器への影響を最小限にすることができる。
According to the third invention, the current cutoff portion of the current limiting circuit is shared with the switching circuit, and the output current of the switching circuit is cut off when the current flowing through the external load exceeds the set value. By adding a few circuits to the first invention and the like, it is possible to suppress the inrush current due to the rapid fluctuation of the external load and minimize the influence on the external equipment such as the plant controlled by the present invention. it can.

【0086】第4の発明によれば、外部負荷が接続され
ていないか、または負荷抵抗値が規定値よりも大きいこ
とを検出し、スイッチング回路を負荷電流が最小値をと
るように制御して負荷電流を抑制するものであるから、
第3の発明と同様に第1の発明等に僅かな回路を付加す
るだけで、外部負荷の急激な変動による突入電流を抑制
し、外部機器への影響を最小限にすることができる。
According to the fourth invention, it is detected that the external load is not connected or the load resistance value is larger than the specified value, and the switching circuit is controlled so that the load current takes the minimum value. Because it suppresses the load current,
Similar to the third aspect, by adding a few circuits to the first aspect and the like, it is possible to suppress the inrush current due to the rapid change of the external load and minimize the influence on the external device.

【0087】第5の発明によれば、フィードバック処理
部の出力電圧が電圧/時間幅変換回路内の三角波発生回
路の出力振幅範囲を逸脱しないように制限することによ
り、突入電流の発生を防ぐと共に、外部負荷の急激な変
動に対し負荷電流が乱れて一定になるまでの応答時間を
短くすることができ、外部機器への影響を最小限にする
ことができる。
According to the fifth aspect of the invention, the output voltage of the feedback processing unit is restricted so as not to deviate from the output amplitude range of the triangular wave generation circuit in the voltage / time width conversion circuit, thereby preventing the generation of inrush current. It is possible to shorten the response time until the load current is disturbed and becomes constant in response to a sudden change in the external load, and the influence on the external device can be minimized.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1の発明の一実施例を示すブロック図であ
る。
FIG. 1 is a block diagram showing an embodiment of a first invention.

【図2】トランジスタを流れる電流の説明図である。FIG. 2 is an explanatory diagram of a current flowing through a transistor.

【図3】図1の実施例の主要部を示す回路図である。FIG. 3 is a circuit diagram showing a main part of the embodiment shown in FIG.

【図4】図1の実施例の具体的構成を示す回路図であ
る。
FIG. 4 is a circuit diagram showing a specific configuration of the embodiment shown in FIG.

【図5】図4の回路の動作を示すタイムチャートであ
る。
5 is a time chart showing the operation of the circuit of FIG.

【図6】第2の発明の一実施例を示すブロック図であ
る。
FIG. 6 is a block diagram showing an embodiment of the second invention.

【図7】電流制限回路の従来技術を示すブロック図であ
る。
FIG. 7 is a block diagram showing a conventional technique of a current limiting circuit.

【図8】図7の具体的構成を示す回路図である。FIG. 8 is a circuit diagram showing a specific configuration of FIG.

【図9】第3の発明の一実施例を示すブロック図であ
る。
FIG. 9 is a block diagram showing an embodiment of the third invention.

【図10】図9の実施例の具体的構成を示す回路図であ
る。
FIG. 10 is a circuit diagram showing a specific configuration of the embodiment shown in FIG.

【図11】第4の発明の一実施例を示すブロック図であ
る。
FIG. 11 is a block diagram showing an embodiment of the fourth invention.

【図12】図11の実施例の具体的構成を示す回路図で
ある。
FIG. 12 is a circuit diagram showing a specific configuration of the embodiment of FIG.

【図13】第5の発明の一実施例を示すブロック図であ
る。
FIG. 13 is a block diagram showing an embodiment of the fifth invention.

【図14】図13の実施例の具体的構成を示す回路図で
ある。
FIG. 14 is a circuit diagram showing a specific configuration of the embodiment shown in FIG.

【図15】第4、第5の発明の実施例の動作を説明する
ための各部の動作波形図である
FIG. 15 is an operation waveform chart of each part for explaining the operation of the fourth and fifth embodiments of the invention.

【図16】従来の技術を示す回路図である。FIG. 16 is a circuit diagram showing a conventional technique.

【符号の説明】[Explanation of symbols]

1 フィードバック処理部 2 電圧/時間幅変換回路 3 スイッチング回路 4 フィルタ回路 5 フィードバック抵抗 9 電流検出回路 10 電圧検出回路 11 電圧制限回路 R 外部負荷 1 Feedback processing unit 2 Voltage / time width conversion circuit 3 Switching circuit 4 Filter circuit 5 Feedback resistor 9 Current detection circuit 10 Voltage detection circuit 11 Voltage limiting circuit R External load

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大東 尚司 東京都日野市富士町1番地 富士ファコム 制御株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shoji Daito 1 Fujimachi, Hino City, Tokyo Fujifacom Control Co., Ltd.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 直流入力電圧を直流電流に変換して外部
負荷に供給する電圧/電流変換回路において、 入力電圧をその大きさに応じたパルス幅を持つパルス信
号に変換して出力する電圧/時間幅変換回路と、 この電圧/時間幅変換回路の出力パルスによりチョッパ
動作し、前記出力パルス幅に応じた大きさの電流を出力
するスイッチング回路と、 このスイッチング回路から出力される電流を平滑するフ
ィルタ回路と、 このフィルタ回路から前記外部負荷に供給される電流を
検出して前記電圧/時間幅変換回路の入力電圧をフィー
ドバック制御するフィードバック制御回路と、 を備えたことを特徴とする電圧/電流変換回路。
1. A voltage / current conversion circuit for converting a DC input voltage into a DC current and supplying the same to an external load, the voltage / current being converted into a pulse signal having a pulse width corresponding to the magnitude of the input voltage / output voltage. A time width conversion circuit, a switching circuit that performs a chopper operation by an output pulse of the voltage / time width conversion circuit, and outputs a current having a magnitude corresponding to the output pulse width, and a current output from the switching circuit is smoothed. A voltage / current, comprising: a filter circuit; and a feedback control circuit that detects a current supplied from the filter circuit to the external load and feedback-controls an input voltage of the voltage / time width conversion circuit. Conversion circuit.
【請求項2】 請求項1記載の電圧/電流変換回路にお
いて、フィードバック制御回路を構成するフィードバッ
ク抵抗と外部負荷との間にツェナーダイオードを接続し
たことを特徴とする電圧/電流変換回路。
2. The voltage / current conversion circuit according to claim 1, further comprising a Zener diode connected between a feedback resistor forming a feedback control circuit and an external load.
【請求項3】 請求項1または2記載の電圧/電流変換
回路において、外部負荷に流れる電流が設定値を越えた
ときにスイッチング回路の出力電流を遮断する電流制限
回路を備えたことを特徴とする電圧/電流変換回路。
3. The voltage / current conversion circuit according to claim 1, further comprising a current limiting circuit that shuts off the output current of the switching circuit when the current flowing through the external load exceeds a set value. Voltage / current conversion circuit.
【請求項4】 請求項1または2記載の電圧/電流変換
回路において、外部負荷が接続されていないかまたは負
荷抵抗値が規定値よりも大きいことを検出してスイッチ
ング回路の出力電流を抑制する電流制限回路を備えたこ
とを特徴とする電圧/電流変換回路。
4. The voltage / current conversion circuit according to claim 1, wherein the output current of the switching circuit is suppressed by detecting that an external load is not connected or the load resistance value is larger than a specified value. A voltage / current conversion circuit comprising a current limiting circuit.
【請求項5】 請求項1または2記載の電圧/電流変換
回路において、電圧/時間幅変換回路は三角波とフィー
ドバック制御回路の出力電圧との比較結果をパルス信号
としてスイッチング回路に出力するコンパレータを備
え、前記フィードバック制御回路の出力電圧が前記三角
波の振幅範囲を逸脱しないように制限する電圧制限回路
をフィードバック制御回路と電圧/時間幅変換回路との
間に接続したことを特徴とする電圧/電流変換回路。
5. The voltage / current conversion circuit according to claim 1, wherein the voltage / time width conversion circuit includes a comparator that outputs a comparison result of the triangular wave and the output voltage of the feedback control circuit to the switching circuit as a pulse signal. A voltage / current converter characterized in that a voltage limiting circuit for limiting the output voltage of the feedback control circuit so as not to deviate from the amplitude range of the triangular wave is connected between the feedback control circuit and the voltage / time width conversion circuit. circuit.
JP5073016A 1992-03-10 1993-03-08 Voltage/current conversion circuit Pending JPH0670538A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5073016A JPH0670538A (en) 1992-03-10 1993-03-08 Voltage/current conversion circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-86229 1992-03-10
JP8622992 1992-03-10
JP5073016A JPH0670538A (en) 1992-03-10 1993-03-08 Voltage/current conversion circuit

Publications (1)

Publication Number Publication Date
JPH0670538A true JPH0670538A (en) 1994-03-11

Family

ID=26414152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5073016A Pending JPH0670538A (en) 1992-03-10 1993-03-08 Voltage/current conversion circuit

Country Status (1)

Country Link
JP (1) JPH0670538A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060819A (en) * 2010-09-10 2012-03-22 Omron Automotive Electronics Co Ltd Dc-dc converter
JP2014180114A (en) * 2013-03-14 2014-09-25 Ricoh Co Ltd High voltage inverter, dielectric barrier discharge generation device and sheet material reforming device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060819A (en) * 2010-09-10 2012-03-22 Omron Automotive Electronics Co Ltd Dc-dc converter
JP2014180114A (en) * 2013-03-14 2014-09-25 Ricoh Co Ltd High voltage inverter, dielectric barrier discharge generation device and sheet material reforming device

Similar Documents

Publication Publication Date Title
US6671143B2 (en) Technique for limiting current through a reactive element in a voltage converter
EP2779344B1 (en) An output over-voltage protection circuit for power factor correction
JPH06174762A (en) Detector and device detecting voltage fluctuation to set value and electric power supply circuit
WO2002001309A2 (en) Power factor correction control circuit for switching power supply
US6683798B2 (en) Switching power supply with transfer function control circuit
JPWO2004010575A1 (en) Power amplifier device
JP3821717B2 (en) DC stabilized power supply
JPH1169787A (en) Power factor improvement circuit
JPH0767325A (en) Dc-dc converter
JPH0670538A (en) Voltage/current conversion circuit
US6538505B1 (en) Distortion reduction technique for inductive boost amplifier
JP3542022B2 (en) regulator
JP2003046347A (en) High output amplifier
JP3523091B2 (en) Switching power supply
JPH04295222A (en) Stabilized power supply circuit
KR100463158B1 (en) Converter for voltage step-up
JP2814293B2 (en) Constant voltage circuit
JP3322145B2 (en) Current control circuit
JP2000184702A (en) Power supply equipment
JPH06309046A (en) Current type output circuit
JP2621798B2 (en) Level detection circuit
JPH0635538Y2 (en) Voltage amplification circuit with current limiting circuit
JPH0744248A (en) Constant voltage circuit
JPS6176064A (en) Output circuit of switching regulator
JP2905671B2 (en) Stabilized power supply circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010515