JP3523091B2 - Switching power supply - Google Patents

Switching power supply

Info

Publication number
JP3523091B2
JP3523091B2 JP31999298A JP31999298A JP3523091B2 JP 3523091 B2 JP3523091 B2 JP 3523091B2 JP 31999298 A JP31999298 A JP 31999298A JP 31999298 A JP31999298 A JP 31999298A JP 3523091 B2 JP3523091 B2 JP 3523091B2
Authority
JP
Japan
Prior art keywords
current
switching element
power supply
resistor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31999298A
Other languages
Japanese (ja)
Other versions
JP2000134923A (en
Inventor
克憲 今井
宏信 増岡
一義 花房
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP31999298A priority Critical patent/JP3523091B2/en
Publication of JP2000134923A publication Critical patent/JP2000134923A/en
Application granted granted Critical
Publication of JP3523091B2 publication Critical patent/JP3523091B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、定電流帰還ループ
を備えた電流モード制御形のスイッチング電源装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current mode control type switching power supply device having a constant current feedback loop.

【0002】[0002]

【従来の技術】従来から、大容量のDC−DCコンバー
タの主スイッチング素子として電力用のMOS−FET
(メタル・オキサイド・セミコンダクタ・電界効果トラ
ンジスタ)が使用されている。
2. Description of the Related Art Conventionally, a power MOS-FET has been used as a main switching element of a large capacity DC-DC converter.
(Metal oxide semiconductor semiconductor field effect transistor) is used.

【0003】図11は主スイッチング素子として電力用
のMOS−FETを用いたスイッチング電源装置の1例
であり、Tは一次巻線及び二次巻線を有するトランス、
Q10はMOS−FET、OP1,OP2は演算増幅器、R
11は電流検出抵抗である。トランスTの一次巻線、MO
S−FET Q10、電流検出抵抗R11の直列回路に対し
て直流電源Eからの直流電源電圧が印加されている。C
1は入力側のコンデンサであり、直流電源Eに並列接続
されている。トランスTの二次巻線には整流平滑回路を
構成するダイオードD2及びコンデンサC3が接続され、
これを介して負荷LDが二次巻線に接続されている。演
算増幅器OP1は負荷両端の電圧、すなわち出力電圧を
基準電圧Vrefと比較し、重負荷で出力電圧が低下して
いるときは、高い比較出力電圧を演算増幅器OP2に印
加し、軽負荷で出力電圧が上昇しているときは、低い比
較出力電圧を演算増幅器OP2の一端に印加する。従っ
て、重負荷の場合、演算増幅器OP2の一端の比較出力
電圧が高いため、その他端に加わる電流検出抵抗R11の
検出値が大きくなるまでMOS−FET Q10のオン状
態が継続される(ターンオフのタイミングが遅れる)。
逆に軽負荷の場合、演算増幅器OP2の一端の比較出力
電圧が低いため、その他端に加わる電流検出抵抗R11の
検出値が小さな値でMOS−FET Q10がターンオフ
する(ターンオフのタイミングが早まる)。
FIG. 11 shows an example of a switching power supply device using a power MOS-FET as a main switching element, where T is a transformer having a primary winding and a secondary winding,
Q10 is a MOS-FET, OP1 and OP2 are operational amplifiers, R
11 is a current detection resistor. Primary winding of transformer T, MO
The DC power supply voltage from the DC power supply E is applied to the series circuit of the S-FET Q10 and the current detection resistor R11. C
Reference numeral 1 is a capacitor on the input side, which is connected in parallel to the DC power source E. The secondary winding of the transformer T is connected with a diode D2 and a capacitor C3 which form a rectifying and smoothing circuit,
The load LD is connected to the secondary winding via this. The operational amplifier OP1 compares the voltage across the load, that is, the output voltage, with the reference voltage Vref. When the output voltage is reduced under heavy load, a high comparison output voltage is applied to the operational amplifier OP2, and the output voltage is reduced under light load. Is rising, a low comparison output voltage is applied to one end of the operational amplifier OP2. Therefore, in the case of heavy load, since the comparison output voltage at one end of the operational amplifier OP2 is high, the on-state of the MOS-FET Q10 is continued until the detection value of the current detection resistor R11 applied to the other end becomes large (turn-off timing). Will be delayed).
On the contrary, when the load is light, the comparison output voltage at one end of the operational amplifier OP2 is low, so that the MOS-FET Q10 is turned off (the turn-off timing is advanced) with a small detection value of the current detection resistor R11 applied to the other end.

【0004】このように、図11の回路は、定電流帰還
ループを備えた電流モード制御形のスイッチング電源装
置を構成することで、トランス二次側の出力電圧の安定
化を図っている。
As described above, the circuit of FIG. 11 constitutes a current mode control type switching power supply device having a constant current feedback loop to stabilize the output voltage on the secondary side of the transformer.

【0005】[0005]

【発明が解決しようとする課題】ところで、図11のよ
うに、電流検出抵抗R11をMOS−FET Q10のソー
スとグランド間に挿入する場合は回路構成は簡単になる
が、図中点線にて示したMOS−FET Q10のゲート
容量(Ciss:ゲートからみたFET全容量)、ゲート
・ドレイン間容量、ゲート・ソース間容量による影響を
電流検出抵抗R11の検出電圧は受ける。すなわち、MO
S−FET Q10がオンする際に、図12(A)のよう
に、ゲート容量(Ciss)の充電電流と、ゲート・ドレ
イン間容量、ゲート・ソース間容量の放電電流とに起因
するスパイク状電流がトランス一次電流に重畳される。
このため、重負荷乃至全負荷時にはMOS−FET Q1
0をターンオフするトランス一次電流の検出レベルが前
記スパイク状電流のピークよりも高いため問題は生じな
いが、無負荷乃至軽負荷にかけてMOS−FET Q10
をターンオフするトランス一次電流の検出レベルが前記
スパイク状電流のピークよりも低くなる場合が生じ、出
力電圧安定化動作を不安定にする要因となっていた。つ
まり、トランス一次電流が前記スパイク状電流のピーク
以下だと、前記スパイク状電流をトランス一次電流と誤
認して制御してしまう危険性がある。
By the way, as shown in FIG. 11, when the current detecting resistor R11 is inserted between the source of the MOS-FET Q10 and the ground, the circuit configuration becomes simple, but is shown by the dotted line in the figure. The detection voltage of the current detection resistor R11 is influenced by the gate capacitance (Ciss: total FET capacitance seen from the gate), the gate-drain capacitance, and the gate-source capacitance of the MOS-FET Q10. That is, MO
When the S-FET Q10 is turned on, as shown in FIG. 12A, a spike-shaped current resulting from the charge current of the gate capacitance (Ciss) and the discharge current of the gate-drain capacitance and the gate-source capacitance. Is superimposed on the transformer primary current.
Therefore, under heavy load or full load, MOS-FET Q1
There is no problem because the detection level of the transformer primary current that turns off 0 is higher than the peak of the spike-shaped current, but no load or light load is applied to the MOS-FET Q10.
In some cases, the detection level of the primary current of the transformer that turns off is lower than the peak of the spike-like current, which causes the output voltage stabilizing operation to become unstable. That is, if the transformer primary current is equal to or lower than the peak of the spike-shaped current, there is a risk that the spike-shaped current is erroneously recognized as the transformer primary current and controlled.

【0006】なお、公知技術として特開平4−2178
59号があり、MOS−FETのソース・グランド間に
電流検出手段を挿入し、前記スパイク状電流はピーク検
出回路の抵抗、コンデンサによるフィルタ作用で除去す
るようにしている。しかし、MOS−FETが大電力用
であって、前記スパイク状電流のピークが高く、フィル
タ作用による前記スパイク状電流の除去が不完全になる
と動作が不安定となるし、スイッチング周波数を高速化
した場合、抵抗、コンデンサの定数の選定も困難にな
る。
Incidentally, as a known technique, Japanese Patent Laid-Open No. 4-2178.
No. 59, a current detecting means is inserted between the source and the ground of the MOS-FET, and the spike-like current is removed by the filter function of the resistance and capacitor of the peak detecting circuit. However, since the MOS-FET is for high power and the peak of the spike-like current is high, and the removal of the spike-like current by the filter action is incomplete, the operation becomes unstable and the switching frequency is increased. In that case, it becomes difficult to select the constants of the resistors and capacitors.

【0007】また、別の従来技術として、主スイッチン
グ素子がターンオンしてスパイク状電流が発生する期間
(数nsec乃至数百nsec)だけ電流検出回路を切り離し
て上記問題を回避したものがある。しかし、最小オン期
間がこの不感時間で決まってしまうため、高周波化が難
しく、無負荷近くでの動作が不安定となることがあっ
た。
Another conventional technique avoids the above problem by disconnecting the current detection circuit only during a period (several nsec to several hundreds nsec) in which the main switching element is turned on to generate a spike-shaped current. However, since the minimum ON period is determined by this dead time, it is difficult to increase the frequency and the operation near a no load may become unstable.

【0008】本発明は、上記の点に鑑み、主スイッチン
グ素子の持つ静電容量の充放電電流に起因する出力安定
化制御の不安定性を除去し、無負荷から全負荷に至るま
で安定に出力制御可能なスイッチング電源装置を提供す
ることを目的とする。
In view of the above points, the present invention eliminates the instability of the output stabilization control caused by the charging / discharging current of the electrostatic capacity of the main switching element, and provides stable output from no load to full load. An object is to provide a controllable switching power supply device.

【0009】本発明のその他の目的や新規な特徴は後述
の実施の形態において明らかにする。
Other objects and novel features of the present invention will be clarified in the embodiments described later.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
に、本願請求項1の発明は、トランスと、該トランスの
一次巻線の電流を断続するスイッチング素子と、前記ト
ランスの二次巻線の誘起電圧を整流平滑する整流平滑回
路と、該整流平滑回路の出力電圧と前記スイッチング素
子に流れる電流とを制御する安定化制御回路とを備えた
電流モード制御形スイッチング電源装置において、前記
スイッチング素子に流れる電流を検出する電流検出手段
を、前記一次巻線の前記スイッチング素子の接続されな
い側と直流電源間、又は前記一次巻線と前記スイッチン
グ素子間に挿入し、前記電流検出手段は、前記一次巻線
の前記スイッチング素子の接続されない側と直流電源
間、又は前記一次巻線と前記スイッチング素子間に検出
抵抗を挿入し、第1及び第2のトランジスタのベースを
共通に接続したカレントミラー回路の前記第2のトラン
ジスタのエミッタを前記検出抵抗の一端に接続しかつコ
レクタを定電流源又は抵抗に接続し、前記第1のトラン
ジスタのエミッタは直列抵抗を介して前記検出抵抗の他
端に接続し、前記検出抵抗に流れる被検出電流を前記第
1のトランジスタのコレクタ側にて検出することを特徴
としている。
In order to achieve the above object, the invention of claim 1 of the present application is a transformer, a switching element for connecting and disconnecting a current of a primary winding of the transformer, and a secondary winding of the transformer. In a current mode control type switching power supply device comprising a rectifying / smoothing circuit for rectifying and smoothing the induced voltage of the rectifying smoothing circuit, and a stabilizing control circuit for controlling an output voltage of the rectifying / smoothing circuit and a current flowing through the switching element Current detecting means for detecting a current flowing through the primary winding is inserted between the side of the switching element not connected to the switching element and the DC power supply, or between the primary winding and the switching element , the current detecting means is the primary Winding
DC power supply and the side of the switching element not connected
Or between the primary winding and the switching element
Insert a resistor to connect the bases of the first and second transistors
The second transistor of the current mirror circuit connected in common
Connect the emitter of the resistor to one end of the sensing resistor and
The first transformer is connected to a constant current source or a resistor.
The emitter of the transistor is connected to the other of the detection resistor through a series resistor.
The current to be detected flowing through the detection resistor is connected to the first end.
The feature is that detection is performed on the collector side of the first transistor .

【0011】[0011]

【0012】[0012]

【0013】[0013]

【0014】請求項2の発明は、チョークコイルと、該
チョークコイルの電流を断続するスイッチング素子と、
前記チョークコイルの出力側の誘起電圧を整流平滑する
整流平滑回路と、該整流平滑回路の出力電圧と前記スイ
ッチング素子に流れる電流とを制御する安定化制御回路
とを備えた電流モード制御形スイッチング電源装置にお
いて、前記スイッチング素子に流れる電流を検出する電
流検出手段を、前記チョークコイルの入力側と直流電源
間、又は前記チョークコイル出力側と前記スイッチング
素子間に挿入し、前記電流検出手段が、前記チョークコ
イルの入力側と直流電源間、又は前記チョークコイル出
力側と前記スイッチング素子間に検出抵抗を挿入し、第
1及び第2のトランジスタのベースを共通に接続したカ
レントミラー回路の前記第2のトランジスタのエミッタ
を前記検出抵抗の一端に接続しかつコレクタを定電流源
又は抵抗に接続し、前記第1のトランジスタのエミッタ
は直列抵抗を介して前記検出抵抗の他端に接続し、前記
検出抵抗に流れる被検出電流を前記第1のトランジスタ
のコレクタ側にて検出することを特徴としている。
According to a second aspect of the present invention, a choke coil and a switching element for connecting and disconnecting the current of the choke coil are provided.
A current mode control type switching power supply including a rectifying and smoothing circuit that rectifies and smoothes an induced voltage on the output side of the choke coil, and a stabilization control circuit that controls an output voltage of the rectifying and smoothing circuit and a current flowing through the switching element. In the device, a current detecting means for detecting a current flowing through the switching element is inserted between the input side of the choke coil and a DC power source, or between the choke coil output side and the switching element, and the current detecting means is A detection resistor is inserted between the input side of the choke coil and the DC power source, or between the output side of the choke coil and the switching element, and the bases of the first and second transistors are connected in common to the second mirror of the current mirror circuit. Connect the emitter of the transistor to one end of the sensing resistor and connect the collector to a constant current source or resistor. The emitter of the first transistor is connected to the other end of the detection resistor via a series resistor, and the detected current flowing through the detection resistor is characterized by detecting at a collector side of the first transistor.

【0015】[0015]

【0016】[0016]

【発明の実施の形態】以下、本発明に係るスイッチング
電源装置の実施の形態を図面に従って説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of a switching power supply device according to the present invention will be described below with reference to the drawings.

【0017】図1は本発明の第1の実施の形態であっ
て、定電流帰還ループを備えた電流モード制御形のスイ
ッチング電源装置(DC−DCコンバータ)において電
流検出手段DTを、トランスTの一次巻線のスイッチン
グ素子の接続されない側と直流電源E間に挿入してい
る。スイッチング素子としてのMOS−FET Q10の
ソースはグランドに直結されている。
FIG. 1 shows a first embodiment of the present invention. In a current mode control type switching power supply device (DC-DC converter) having a constant current feedback loop, the current detection means DT is replaced by a transformer T. It is inserted between the side of the primary winding where the switching element is not connected and the DC power source E. The source of the MOS-FET Q10 as a switching element is directly connected to the ground.

【0018】前記電流検出手段DTは直流電源Eの正側
に挿入されているため、グランドレベルを基準とした電
流検出値を得るための工夫が必要である。図2はこの点
に配慮した電流検出手段DTの第1具体例を示す。この
電流検出手段DTはカレントミラー回路を利用した電流
検出回路であって、第1及び第2のPNPトランジスタ
Q1,Q2のベースを共通に接続したカレントミラー回路
の前記第2のトランジスタQ2のエミッタを検出抵抗R1
の一端(電流流出端)bに接続しかつコレクタを定電流
源1に接続し、前記第1のトランジスタQ1のエミッタ
は直列抵抗R2を介して検出抵抗R1の他端(電流流入
端)aに接続し、検出抵抗R1を電流検出線路に直列に
挿入している。そして、前記検出抵抗R1に流れる被検
出電流Iinを、第1のトランジスタQ1のコレクタ側の
検出信号電流Ioutから検出する構成となっている。
Since the current detecting means DT is inserted on the positive side of the DC power source E, it is necessary to devise a method for obtaining a current detected value with the ground level as a reference. FIG. 2 shows a first specific example of the current detecting means DT in consideration of this point. The current detecting means DT is a current detecting circuit using a current mirror circuit, and the emitter of the second transistor Q2 of the current mirror circuit in which the bases of the first and second PNP transistors Q1 and Q2 are connected in common is used. Detection resistor R1
Of the first transistor Q1 to the other end (current inflow end) a of the detection resistor R1 via the series resistor R2. The detection resistor R1 is connected in series with the current detection line. The detected current Iin flowing through the detection resistor R1 is detected from the detection signal current Iout on the collector side of the first transistor Q1.

【0019】なお、モノリシックの対のトランジスタを
Q1,Q2に使用することが望ましい。また、電流検出線
路は、グランド線路に対して高い電位となっていること
が前提であり、トランジスタQ1のコレクタとグランド
間にトランジスタQ1の保護用抵抗R31、出力検出用抵
抗R32を接続して、検出信号電流Ioutに比例した検出
信号電圧(電流検出値)を出力端子cより取り出してい
る。
It is desirable to use a pair of monolithic transistors for Q1 and Q2. Further, it is premised that the current detection line has a high potential with respect to the ground line, and a protection resistor R31 of the transistor Q1 and an output detection resistor R32 are connected between the collector of the transistor Q1 and the ground, A detection signal voltage (current detection value) proportional to the detection signal current Iout is taken out from the output terminal c.

【0020】前記第1のトランジスタQ1のエミッタを
直列抵抗R2を介して検出抵抗R1に接続した図2の回路
の場合、検出信号電流Ioutが被検出電流Iinに対しほ
ぼリニアに変化するから、抵抗R32の両端の検出信号電
圧からトランスTの一次電流(MOS−FET Q10の
電流)を検出してスイッチング電源装置の出力電圧の安
定化制御を実行できる。なお、その他の構成は前述した
図11と同様である。
In the case of the circuit of FIG. 2 in which the emitter of the first transistor Q1 is connected to the detection resistor R1 via the series resistor R2, the detection signal current Iout changes almost linearly with respect to the current Iin to be detected. The primary current of the transformer T (current of MOS-FET Q10) can be detected from the detection signal voltage across R32 to stabilize the output voltage of the switching power supply device. The rest of the configuration is similar to that of FIG. 11 described above.

【0021】図12(B)は全負荷時及び軽負荷時にお
ける前記検出抵抗R1に流れる被検出電流Iinの例であ
り、MOS−FET Q10のゲート容量(Ciss)、ゲー
ト・ドレイン間容量、ゲート・ソース間容量による影響
は受けていないことが判る。
FIG. 12B is an example of the detected current Iin flowing through the detection resistor R1 under full load and light load, and shows the gate capacitance (Ciss), the gate-drain capacitance, and the gate of the MOS-FET Q10. -It can be seen that it is not affected by the capacitance between sources.

【0022】この第1の実施の形態によれば、次の通り
の効果を得ることができる。
According to the first embodiment, the following effects can be obtained.

【0023】(1) 電流検出手段DTを、トランスTの
一次巻線のスイッチング素子の接続されない側と直流電
源E間に挿入したので、電流検出手段DT内の検出抵抗
R1に流れる被検出電流Iinは、MOS−FET Q10の
ゲート容量(Ciss)、ゲート・ドレイン間容量、ゲー
ト・ソース間容量による影響を受けない。このため、無
負荷から全負荷に至るまで安定した出力安定化制御が可
能である。
(1) Since the current detecting means DT is inserted between the DC power source E and the side of the primary winding of the transformer T to which the switching element is not connected, the detected current Iin flowing through the detecting resistor R1 in the current detecting means DT. Is not affected by the gate capacitance (Ciss), the gate-drain capacitance, and the gate-source capacitance of the MOS-FET Q10. Therefore, stable output stabilization control is possible from no load to full load.

【0024】(2) 電流検出手段DTとして図2のカレ
ントミラー回路を利用した電流検出回路を用いること
で、グランドレベルを基準とした電流検出値を容易に得
ることができ、しかも被検出電流Iinに正比例した電流
検出値が得られ、高精度の制御が可能である。
(2) By using the current detection circuit utilizing the current mirror circuit of FIG. 2 as the current detection means DT, the current detection value based on the ground level can be easily obtained, and the detected current Iin A current detection value that is directly proportional to is obtained, and highly accurate control is possible.

【0025】図3は本発明の第2の実施の形態を示す。
この場合、電流検出手段DTを、トランスTの一次巻線
とスイッチング素子間に挿入している。スイッチング素
子としてのMOS−FET Q10のソースはグランドに
直結されている。その他の構成及び作用効果は前述の第
1の実施の形態と同様である。
FIG. 3 shows a second embodiment of the present invention.
In this case, the current detecting means DT is inserted between the primary winding of the transformer T and the switching element. The source of the MOS-FET Q10 as a switching element is directly connected to the ground. Other configurations and operational effects are similar to those of the first embodiment described above.

【0026】図4は本発明の第3の実施の形態であっ
て、トランスの代わりにチョークコイルCHを用いたチ
ョッパー型のスイッチング電源装置(DC−DCコンバ
ータ)の例である。この場合、電流検出手段DTを、チ
ョークコイルCHの入力側(スイッチング素子の接続さ
れない側)と直流電源E間に挿入している。スイッチン
グ素子としてのMOS−FET Q10のソースはグラン
ドに直結されている。なお、その他の構成は前述の第1
の実施の形態と同様であり、同一又は相当部分に同一符
号を付した。
FIG. 4 shows a third embodiment of the present invention, which is an example of a chopper type switching power supply device (DC-DC converter) using a choke coil CH instead of a transformer. In this case, the current detecting means DT is inserted between the input side of the choke coil CH (the side to which the switching element is not connected) and the DC power source E. The source of the MOS-FET Q10 as a switching element is directly connected to the ground. The other configurations are the same as those of the first
The same reference numerals are given to the same or corresponding parts.

【0027】この第3の実施の形態の場合、チョッパー
方式の動作原理である点を除けば、出力安定化のための
構成は前述した第1の実施の形態と同様であり、同様の
作用効果を得ることができる。
In the case of the third embodiment, the configuration for stabilizing the output is the same as that of the above-described first embodiment, except for the operating principle of the chopper system, and the same operational effect. Can be obtained.

【0028】図5は本発明の第4の実施の形態であっ
て、トランスの代わりにチョークコイルCHを用いたチ
ョッパー型のスイッチング電源装置(DC−DCコンバ
ータ)の例である。この場合、電流検出手段DTを、チ
ョークコイルCHの出力側とスイッチング素子としての
MOS−FET Q10間に挿入している。但し、整流平
滑回路のダイオードD2はMOS−FET Q10のドレイ
ンに接続されている。MOS−FET Q10のソースは
グランドに直結されている。なお、その他の構成及び作
用効果は前述の第3の実施の形態と同様であり、同一又
は相当部分に同一符号を付した。
FIG. 5 shows a fourth embodiment of the present invention, which is an example of a chopper type switching power supply device (DC-DC converter) using a choke coil CH instead of a transformer. In this case, the current detecting means DT is inserted between the output side of the choke coil CH and the MOS-FET Q10 as a switching element. However, the diode D2 of the rectifying / smoothing circuit is connected to the drain of the MOS-FET Q10. The source of the MOS-FET Q10 is directly connected to the ground. The other configurations and effects are the same as those of the third embodiment described above, and the same or corresponding parts are designated by the same reference numerals.

【0029】図6は本発明の第5の実施の形態であっ
て、トランスの代わりにチョークコイルCHを用いたチ
ョッパー型のスイッチング電源装置(DC−DCコンバ
ータ)の例である。この場合、電流検出手段DTを、チ
ョークコイルCHの出力側と整流平滑回路のダイオード
D2との接続点とMOS−FET Q10との間に挿入して
いる。MOS−FET Q10のソースはグランドに直結
されている。なお、その他の構成及び作用効果は前述の
第4の実施の形態と同様であり、同一又は相当部分に同
一符号を付した。
FIG. 6 shows a fifth embodiment of the present invention, which is an example of a chopper type switching power supply device (DC-DC converter) using a choke coil CH instead of a transformer. In this case, the current detecting means DT is inserted between the MOS-FET Q10 and the connection point between the output side of the choke coil CH and the diode D2 of the rectifying and smoothing circuit. The source of the MOS-FET Q10 is directly connected to the ground. Note that the other configurations and effects are the same as those of the above-described fourth embodiment, and the same or corresponding parts are designated by the same reference numerals.

【0030】図2の電流検出手段DTは検出抵抗R1の
電流流入端aとグランド間の電圧が変化するのに伴って
検出信号電圧(電流検出値)が変動するアーリー効果と
呼ばれる現象が発生するが、図7の電流検出手段DTの
第2具体例では上記のアーリー効果を解消するためにウ
ィルソンのカレントミラー回路(ウィルソンミラー回
路)を応用した回路構成を示している。この図におい
て、第1のトランジスタQ1のコレクタ側に第1のトラ
ンジスタQ1と同極性の第3のトランジスタQ3を直列に
挿入し、トランジスタQ1,Q2のベースを第3のトラン
ジスタQ3のエミッタに接続し、第3のトランジスタQ3
のベースを第2のトランジスタQ2のコレクタに接続
し、Q3のコレクタを出力端子cに接続している。な
お、その他の構成は前述した図2の電流検出手段DTの
第1具体例と同様である。
In the current detecting means DT of FIG. 2, a phenomenon called the Early effect occurs in which the detection signal voltage (current detection value) changes as the voltage between the current inflow end a of the detection resistor R1 and the ground changes. However, the second specific example of the current detecting means DT of FIG. 7 shows a circuit configuration in which a Wilson current mirror circuit (Wilson mirror circuit) is applied in order to eliminate the Early effect. In this figure, a third transistor Q3 having the same polarity as the first transistor Q1 is inserted in series on the collector side of the first transistor Q1, and the bases of the transistors Q1 and Q2 are connected to the emitter of the third transistor Q3. , The third transistor Q3
Is connected to the collector of the second transistor Q2, and the collector of Q3 is connected to the output terminal c. The rest of the configuration is the same as that of the first specific example of the current detecting means DT of FIG. 2 described above.

【0031】この図7の第2具体例では、アーリー効果
を解消して、検出抵抗R1の電流流入端aとグランド間
の電圧が変化するのに伴う検出信号電圧(電流検出値)
の変動を除去でき、電流検出精度のいっそうの改善を図
ることができ、前述した各実施の形態に適用できる。
In the second specific example of FIG. 7, the Early effect is eliminated, and the detection signal voltage (current detection value) accompanying a change in the voltage between the current inflow end a of the detection resistor R1 and the ground.
Can be eliminated, the current detection accuracy can be further improved, and it can be applied to each of the above-described embodiments.

【0032】図8は各実施の形態で使用可能な電流検出
手段DTの第3具体例であり、図2の第1具体例におけ
る第2のトランジスタQ2のコレクタ側の定電流源を抵
抗R4,R5及び定電圧ダイオードZDで実現している。
また、第1のトランジスタQ1のコレクタとグランド間
に検出信号電流Ioutを流す抵抗R31,R32の直列回路
が接続され、抵抗R31,R32の接続点が出力端子cとな
っている。その他の構成は前述した第1具体例と同様で
ある。
FIG. 8 shows a third concrete example of the current detecting means DT which can be used in each of the embodiments. The constant current source on the collector side of the second transistor Q2 in the first concrete example of FIG. It is realized by R5 and constant voltage diode ZD.
Further, a series circuit of resistors R31 and R32 for flowing the detection signal current Iout is connected between the collector of the first transistor Q1 and the ground, and the connection point of the resistors R31 and R32 is the output terminal c. Other configurations are similar to those of the above-described first specific example.

【0033】図9は各実施の形態で使用可能な電流検出
手段DTの第4具体例であり、図7の第2具体例におけ
る第2のトランジスタQ2のコレクタ側の定電流源を抵
抗R4,R5及び定電圧ダイオードZDで実現している。
また、第3のトランジスタQ3のコレクタとグランド間
に検出信号電流Ioutを流す抵抗R31,R32の直列回路
が接続され、抵抗R31,R32の接続点が出力端子cとな
っている。その他の構成は前述した第2具体例と同様で
ある。
FIG. 9 shows a fourth concrete example of the current detecting means DT which can be used in each of the embodiments. A constant current source on the collector side of the second transistor Q2 in the second concrete example of FIG. It is realized by R5 and constant voltage diode ZD.
Further, a series circuit of resistors R31 and R32 for flowing the detection signal current Iout is connected between the collector of the third transistor Q3 and the ground, and the connection point of the resistors R31 and R32 is the output terminal c. Other configurations are similar to those of the second specific example described above.

【0034】図10は各実施の形態で使用可能な電流検
出手段DTの第5具体例であり、変流器(カレントトラ
ンス)CT及びこれによる電流検出値を電圧に変換する
電流−電圧変換器A1で構成されたものである。この電
流−電圧変換器A1の電圧出力値を図1等の演算増幅器
OP2に加えればよい。
FIG. 10 shows a fifth specific example of the current detecting means DT which can be used in each of the embodiments. The current transformer (current transformer) CT and the current-voltage converter for converting the detected current value by the current transformer into a voltage. It is composed of A1. The voltage output value of the current-voltage converter A1 may be added to the operational amplifier OP2 shown in FIG.

【0035】なお、本発明は、定電流帰還ループを備え
た電流モード制御形のスイッチング電源装置であれば、
種々の回路構成に適用可能であることは明らかである。
The present invention is a current mode control type switching power supply device having a constant current feedback loop.
Obviously, it can be applied to various circuit configurations.

【0036】また、電流検出手段DTの第1乃至第4具
体例において、出力端子c側にローパスフィルタを更に
付加した構成とすることもできる。
Further, in the first to fourth specific examples of the current detecting means DT, a low pass filter may be further added to the output terminal c side.

【0037】以上本発明の実施の形態について説明して
きたが、本発明はこれに限定されることなく請求項の記
載の範囲内において各種の変形、変更が可能なことは当
業者には自明であろう。
Although the embodiment of the present invention has been described above, it is obvious to those skilled in the art that the present invention is not limited to this and various modifications and changes can be made within the scope of the claims. Ah

【0038】[0038]

【発明の効果】以上説明したように、本発明に係るスイ
ッチング電源装置によれば、主スイッチング素子の持つ
静電容量の充放電電流に影響されることなく、無負荷か
ら全負荷に至るまで安定した制御が可能であり、とくに
出力電力の増大、スイッチング周波数の高速化に対応可
能な利点がある。
As described above, according to the switching power supply device of the present invention, it is stable from no load to full load without being affected by the charge / discharge current of the electrostatic capacity of the main switching element. Such control is possible, and in particular, there is an advantage that it is possible to cope with an increase in output power and an increase in switching frequency.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るスイッチング電源装置の第1の実
施の形態を示す回路図である。
FIG. 1 is a circuit diagram showing a first embodiment of a switching power supply device according to the present invention.

【図2】各実施の形態で使用可能な電流検出手段DTの
第1具体例の回路図である。
FIG. 2 is a circuit diagram of a first specific example of current detection means DT usable in each embodiment.

【図3】本発明の第2の実施の形態を示す回路図であ
る。
FIG. 3 is a circuit diagram showing a second embodiment of the present invention.

【図4】本発明の第3の実施の形態を示す回路図であ
る。
FIG. 4 is a circuit diagram showing a third embodiment of the present invention.

【図5】本発明の第4の実施の形態を示す回路図であ
る。
FIG. 5 is a circuit diagram showing a fourth embodiment of the present invention.

【図6】本発明の第5の実施の形態を示す回路図であ
る。
FIG. 6 is a circuit diagram showing a fifth embodiment of the present invention.

【図7】各実施の形態で使用可能な電流検出手段DTの
第2具体例の回路図である。
FIG. 7 is a circuit diagram of a second specific example of current detection means DT usable in each embodiment.

【図8】各実施の形態で使用可能な電流検出手段DTの
第3具体例の回路図である。
FIG. 8 is a circuit diagram of a third specific example of current detection means DT usable in each embodiment.

【図9】各実施の形態で使用可能な電流検出手段DTの
第4具体例の回路図である。
FIG. 9 is a circuit diagram of a fourth specific example of the current detection means DT usable in each of the embodiments.

【図10】各実施の形態で使用可能な電流検出手段DT
の第5具体例の回路図である。
FIG. 10 is a current detection means DT usable in each of the embodiments.
It is a circuit diagram of the 5th specific example of.

【図11】従来のスイッチング電源装置の回路図であ
る。
FIG. 11 is a circuit diagram of a conventional switching power supply device.

【図12】従来と本発明の各実施の形態の電流検出波形
を対比して示す波形図である。
FIG. 12 is a waveform diagram showing the current detection waveforms of the related art and each embodiment of the present invention in comparison.

【符号の説明】[Explanation of symbols]

A1 電流−電圧変換器 C1,C3 コンデンサ CH チョークコイル D2 ダイオード E 直流電源 LD 負荷 Q1,Q2,Q3 トランジスタ Q10 MOS−FET OP1,OP2 演算増幅器 R1,R2,R4,R5,R11,R31,R32 抵抗 T トランス ZD 定電圧ダイオード A1 current-voltage converter C1 and C3 capacitors CH choke coil D2 diode E DC power supply LD load Q1, Q2, Q3 transistors Q10 MOS-FET OP1, OP2 operational amplifier R1, R2, R4, R5, R11, R31, R32 resistance T transformer ZD constant voltage diode

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−21362(JP,A) 特開 平4−87558(JP,A) 特開 平9−140129(JP,A) 特開 平10−127049(JP,A) 特開 平10−174428(JP,A) 特開 平1−67613(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 3/28 H02M 3/335 ─────────────────────────────────────────────────── --- Continuation of the front page (56) References JP-A-4-21362 (JP, A) JP-A-4-87558 (JP, A) JP-A-9-140129 (JP, A) JP-A-10- 127049 (JP, A) JP 10-174428 (JP, A) JP 1-67613 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H02M 3/28 H02M 3 / 335

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 トランスと、該トランスの一次巻線の電
流を断続するスイッチング素子と、前記トランスの二次
巻線の誘起電圧を整流平滑する整流平滑回路と、該整流
平滑回路の出力電圧と前記スイッチング素子に流れる電
流とを制御する安定化制御回路とを備えた電流モード制
御形スイッチング電源装置において、 前記スイッチング素子に流れる電流を検出する電流検出
手段を、前記一次巻線の前記スイッチング素子の接続さ
れない側と直流電源間、又は前記一次巻線と前記スイッ
チング素子間に挿入し、 前記電流検出手段は、前記一次巻線の前記スイッチング
素子の接続されない側と直流電源間、又は前記一次巻線
と前記スイッチング素子間に検出抵抗を挿入し、第1及
び第2のトランジスタのベースを共通に接続したカレン
トミラー回路の前記第2のトランジスタのエミッタを前
記検出抵抗の一端に接続しかつコレクタを定電流源又は
抵抗に接続し、前記第1のトランジスタのエミッタは直
列抵抗を介して前記検出抵抗の他端に接続し、前記検出
抵抗に流れる被検出電流を前記第1のトランジスタのコ
レクタ側にて検出することを特徴とする スイッチング電
源装置。
1. A transformer, a switching element for connecting and disconnecting a current in a primary winding of the transformer, a rectifying / smoothing circuit for rectifying and smoothing an induced voltage in a secondary winding of the transformer, and an output voltage of the rectifying / smoothing circuit. In a current mode control type switching power supply device including a stabilization control circuit that controls a current flowing through the switching element, a current detection unit that detects a current flowing through the switching element, the switching element of the switching element of the primary winding. Inserted between the unconnected side and the DC power supply, or between the primary winding and the switching element , the current detection means is the switching of the primary winding.
Between the unconnected side of the element and the DC power supply, or the primary winding
A detection resistor is inserted between the switching element and
And a curren in which the bases of the second transistor are commonly connected
In front of the emitter of the second transistor of the mirror circuit
Connect to one end of the detection resistor and connect the collector to a constant current source or
Connected to a resistor and the emitter of the first transistor is a direct
Connect to the other end of the detection resistor via a column resistor to detect the
The detected current flowing through the resistor is
A switching power supply device characterized by detection on the side of the reflector .
【請求項2】 チョークコイルと、該チョークコイルの
電流を断続するスイッチング素子と、前記チョークコイ
ルの出力側の誘起電圧を整流平滑する整流平滑回路と、
該整流平滑回路の出力電圧と前記スイッチング素子に流
れる電流とを制御する安定化制御回路とを備えた電流モ
ード制御形スイッチング電源装置において、 前記スイッチング素子に流れる電流を検出する電流検出
手段を、前記チョークコイルの入力側と直流電源間、又
は前記チョークコイル出力側と前記スイッチング素子間
に挿入し、 前記電流検出手段は、前記チョークコイルの入力側と直
流電源間、又は前記チョークコイル出力側と前記スイッ
チング素子間に検出抵抗を挿入し、第1及び第2のトラ
ンジスタのベースを共通に接続したカレントミラー回路
の前記第2のトランジスタのエミッタを前記検出抵抗の
一端に接続しかつコレクタを定電流源又は抵抗に接続
し、前記第1のトランジスタのエミッタは直列抵抗を介
して前記検出抵抗の他端に接続し、前記検出抵抗に流れ
る被検出電流を前記第1のトランジスタのコレクタ側に
て検出することを特徴とするスイッチング電源装置。
2. A choke coil, a switching element for connecting and disconnecting the current of the choke coil, and a rectifying / smoothing circuit for rectifying and smoothing an induced voltage on the output side of the choke coil.
In a current mode control type switching power supply device including a stabilization control circuit that controls an output voltage of the rectifying and smoothing circuit and a current that flows in the switching element, current detection means that detects a current flowing in the switching element, Inserted between the input side of the choke coil and the DC power supply, or between the choke coil output side and the switching element, the current detection means, between the input side of the choke coil and the DC power supply, or the choke coil output side and the A detection resistor is inserted between the switching elements, the emitter of the second transistor of the current mirror circuit in which the bases of the first and second transistors are commonly connected is connected to one end of the detection resistor, and the collector is a constant current source. Alternatively, the emitter of the first transistor is connected to a resistor, and the emitter of the first transistor is connected to the detection resistor Connected to the other end, a switching power supply apparatus characterized by detecting at a collector side of the current to be detected flowing through the detection resistor said first transistor.
JP31999298A 1998-10-23 1998-10-23 Switching power supply Expired - Fee Related JP3523091B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31999298A JP3523091B2 (en) 1998-10-23 1998-10-23 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31999298A JP3523091B2 (en) 1998-10-23 1998-10-23 Switching power supply

Publications (2)

Publication Number Publication Date
JP2000134923A JP2000134923A (en) 2000-05-12
JP3523091B2 true JP3523091B2 (en) 2004-04-26

Family

ID=18116547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31999298A Expired - Fee Related JP3523091B2 (en) 1998-10-23 1998-10-23 Switching power supply

Country Status (1)

Country Link
JP (1) JP3523091B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6839590B2 (en) 2001-10-22 2005-01-04 Medtronic Physio-Control Corp. Average current mode controlled energy storage in a defibrillator
JP4798561B2 (en) * 2006-06-05 2011-10-19 トレックス・セミコンダクター株式会社 Switching power supply circuit
JP4854451B2 (en) 2006-09-29 2012-01-18 パナソニック株式会社 Boost converter
JP5771982B2 (en) * 2010-12-27 2015-09-02 ミツミ電機株式会社 Switching power supply

Also Published As

Publication number Publication date
JP2000134923A (en) 2000-05-12

Similar Documents

Publication Publication Date Title
US7382633B2 (en) DC converter
US4717994A (en) Current mode control for DC converters operating over 50% duty cycle
US6127814A (en) System to protect switch mode DC/DC converters against overload current
US6275397B1 (en) Power factor correction control circuit for regulating the current waveshape in a switching power supply
US5982640A (en) Arrangement for reducing the effects of capacitive coupling in a control circuit for a switched-mode power supply
JP3198944B2 (en) Switching power supply
US6222356B1 (en) Current mode switching regulator configured such that a measuring resistor is not needed to measure the current at an inductor
US8363363B2 (en) DC-DC converters having improved current sensing and related methods
JP4972112B2 (en) Method and apparatus for switched mode power supplies that generate high pulse width modulation while maintaining low noise sensitivity
KR100583670B1 (en) Switching Electric Source Device
JPH06174762A (en) Detector and device detecting voltage fluctuation to set value and electric power supply circuit
JP3446654B2 (en) Switching power supply
EP0748034B1 (en) Self-oscillating switching power supply with output voltage regulated from the primary side
JP4050325B2 (en) Current and voltage detection circuit
JP3523091B2 (en) Switching power supply
JP2721925B2 (en) Switch mode power supply
US6473322B2 (en) AC-DC converter
US20040169977A1 (en) Overcurrent protection switched mode power supply
JP3107193B2 (en) DC-DC converter
US4626768A (en) High-speed feedback circuit with ungrounded load
JP2004519190A (en) Switching power supply
JP2000184702A (en) Power supply equipment
JP3341264B2 (en) Switching power supply
JP2967558B2 (en) Switching power supply
JPH05146143A (en) Rush current preventive circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030812

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20031204

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees