JPH04319814A - Pulse circuit - Google Patents

Pulse circuit

Info

Publication number
JPH04319814A
JPH04319814A JP8708191A JP8708191A JPH04319814A JP H04319814 A JPH04319814 A JP H04319814A JP 8708191 A JP8708191 A JP 8708191A JP 8708191 A JP8708191 A JP 8708191A JP H04319814 A JPH04319814 A JP H04319814A
Authority
JP
Japan
Prior art keywords
circuit
input
level
terminal
wave signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8708191A
Other languages
Japanese (ja)
Inventor
Takao Nakai
孝夫 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8708191A priority Critical patent/JPH04319814A/en
Publication of JPH04319814A publication Critical patent/JPH04319814A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent an undesired logical output by providing a DC bias changing means which detects the presence or absence of input of a since wave signal and sets the DC bias of a pulse circuit at an input level 'L' when no input of the sine wave signal is confirmed. CONSTITUTION:When a since wave signal is inputted, the output terminal of a comparison/decision circuit 9 is connected to an input terminal B. Then the bias voltage of the terminal B is supplied by a resistor 5 and set at a level equal to an identification level. Therefore the satisfactory waveform of a 50% duty ratio is outputted to the terminal C of a pulse circuit 4. If no sine wave signal is inputted, this fact is detected by a peak detecting circuit 10. Then the circuit 9 applies the binary logic decision to the detecting result of the circuit 10 and sets the DC bias of the terminal B at a level lower than the level 'L'. Thus, the logical output of the circuit 4 is kept at the level 'L' despite the noises or the voltage fluctuation applied to the circuit 4.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は交流(AC)結合された
正弦波信号の入力レベルに従った論理レベルを出力する
パルス回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse circuit that outputs a logic level according to the input level of an AC-coupled sine wave signal.

【0002】0002

【従来の技術】従来のこの種のパルス回路について図面
を参照して説明する。
2. Description of the Related Art A conventional pulse circuit of this type will be explained with reference to the drawings.

【0003】図3は従来のパルス回路の回路図、図4は
図3のパルス回路の動作を説明するための波形図である
FIG. 3 is a circuit diagram of a conventional pulse circuit, and FIG. 4 is a waveform diagram for explaining the operation of the pulse circuit shown in FIG.

【0004】図3において、入力信号である正弦波信号
は、端子Aから入力信号の直流(DC)成分を遮断する
コンデンサ1を介して、パルス回路4の入力端子Bにに
入力される。パルス回路4は、3図においてはCMOS
トランジスタを用いたIC回路により構成されており、
入力レベルが識別レベルより高いか低いかによって、「
H」(ハイ)レベルまたは「L」(ロー)レベルの論理
出力を端子Cに出力する。正の直流電源を供給する端子
Dと端子Aとの間に接続された抵抗器2はA端子におけ
る正弦波信号がDC成分を含んでいることを表している
。パルス回路4の入力端子Bと端子D間に接続されたダ
イオード3は、パルス回路4に入力される正弦波信号の
レベルを制限する。抵抗器5は、端子Dと接地間の電圧
を分圧してパルス回路4の入力端子Bに供給し、パルス
回路4にDCバイアスを与える。また、端子BとC間に
接続された抵抗器6はパルス回路4の出力のプルアップ
抵抗である。
In FIG. 3, a sine wave signal, which is an input signal, is input from a terminal A to an input terminal B of a pulse circuit 4 via a capacitor 1 that blocks direct current (DC) components of the input signal. The pulse circuit 4 is CMOS in Figure 3.
It is composed of an IC circuit using transistors,
Depending on whether the input level is higher or lower than the discrimination level,
A logic output of "H" (high) level or "L" (low) level is output to terminal C. A resistor 2 connected between terminal D, which supplies positive DC power, and terminal A indicates that the sine wave signal at terminal A contains a DC component. A diode 3 connected between input terminal B and terminal D of the pulse circuit 4 limits the level of the sine wave signal input to the pulse circuit 4. The resistor 5 divides the voltage between the terminal D and the ground and supplies the divided voltage to the input terminal B of the pulse circuit 4, thereby giving the pulse circuit 4 a DC bias. Further, a resistor 6 connected between terminals B and C is a pull-up resistor for the output of the pulse circuit 4.

【0005】次に、図4を参照して図3のパルス回路の
動作を説明する。いま、図3のパルス回路は、正弦波信
号が入力された場合(図4(a)参照)は、パルス回路
4の論理出力の「H」レベル,「L」レベルの時間の割
合(ヂューティ)を50%とするための回路である。こ
のためには、パルス回路4の入力端子Bのバイアス電圧
は、抵抗器5によって与えられ、パルス回路4の識別レ
ベルと等しくされる(図4(a1)参照)。この結果、
パルス回路4の端子Cに出力される波形は、図4(a2
)に示されるように、ヂューティ50%の良好な波形を
出力する。しかしながら、正弦波信号が入力されない場
合(図4(b)参照)にも、パルス回路4の入力端子B
におけるバイアス電圧と識別電圧がほぼ同じである(図
4(b1)参照)ため、雑音や電源電圧の変動により、
パルス回路4の端子Cに出力される波形は、図4(b2
)に示されるように、正弦波信号の入力がないにも拘わ
らず不要の「H」レベルの波形が出力されることがある
Next, the operation of the pulse circuit shown in FIG. 3 will be explained with reference to FIG. Now, in the pulse circuit of FIG. 3, when a sine wave signal is input (see FIG. 4(a)), the ratio of the time of the logic output of the pulse circuit 4 at "H" level and "L" level (duty) This is a circuit to make 50%. For this purpose, the bias voltage at the input terminal B of the pulse circuit 4 is given by the resistor 5 and is made equal to the discrimination level of the pulse circuit 4 (see FIG. 4(a1)). As a result,
The waveform output to the terminal C of the pulse circuit 4 is shown in FIG. 4 (a2
), it outputs a good waveform with a duty of 50%. However, even when a sine wave signal is not input (see FIG. 4(b)), the input terminal B of the pulse circuit 4
Since the bias voltage and identification voltage are almost the same (see Figure 4 (b1)), noise and power supply voltage fluctuations may cause
The waveform output to the terminal C of the pulse circuit 4 is as shown in Fig. 4 (b2
), an unnecessary "H" level waveform may be output even though there is no sine wave signal input.

【0006】[0006]

【発明が解決しようとする課題】上述した従来のパルス
回路では、入力信号である正弦波信号の入力がないとき
でも、不要の論理出力がされることがあるという欠点が
あった。
SUMMARY OF THE INVENTION The conventional pulse circuit described above has a drawback in that unnecessary logical outputs may be produced even when no sine wave signal is input.

【0007】[0007]

【課題を解決するための手段】本発明のパルス回路は、
交流結合された正弦波信号と直流バイアスとが入力信号
とされるパルス回路において、前記正弦波信号の入力の
有無を検出し前記正弦波信号の入力がないときには前記
直流バイアスを前記パルス回路の「L」入力レベルとす
る直流バイアス変更手段を有している。
[Means for Solving the Problems] The pulse circuit of the present invention has the following features:
In a pulse circuit whose input signals are an AC-coupled sine wave signal and a DC bias, the presence or absence of input of the sine wave signal is detected, and when the sine wave signal is not input, the DC bias is applied to the pulse circuit. It has DC bias changing means to set the input level to "L".

【0008】[0008]

【実施例】次に、本発明について図面を参照して説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be explained with reference to the drawings.

【0009】図1は本発明の一実施例のパルス回路の回
路図、図2は図1のパルス回路の動作を説明するための
波形図である。
FIG. 1 is a circuit diagram of a pulse circuit according to an embodiment of the present invention, and FIG. 2 is a waveform diagram for explaining the operation of the pulse circuit of FIG.

【0010】図1のパルス回路は、図3に示された従来
のパルス回路に加え、端子Aに接続されて正弦波信号の
有無を検出するピーク検出器10と、一方の入力端はピ
ーク検出器10の出力端Eに接続され他方の入力端は基
準電圧を入力し出力が端子Bに接続された比較判定回路
9とを有している。基準電圧は一端が接地された抵抗器
7と一端がD端子に接続された抵抗器8の中間点に形成
された電圧である。ピーク検出回路10は、一例として
倍電圧検波回路が使用されてよい。端子Aにおいて正弦
波信号が入力されていないときには、ピーク検出回路1
0は、基準電圧より負の方向の電圧を出力する。そして
、入力される正弦波信号のレベルが増大するにつれてピ
ーク検出回路10の出力電圧は正の方向に変位し、正弦
波信号が予め定められたレベルに達すると、ピーク検出
回路10の出力電圧は基準電圧より正の電位となる。 比較判定回路9は、一方の入力端に入力されるピーク検
出器10の出力電圧が基準電圧より正であると、出力端
を等価的にパルス回路4の入力端子Bと不接続とする。 一方、ピーク検出器10の出力電圧が基準電圧より負で
あると、比較判定回路9は、出力端の電位をパルス回路
4の識別レベルより接地側に設定する。このときには、
パルス回路4は端子Cに「L」レベルを出力する。
In addition to the conventional pulse circuit shown in FIG. 3, the pulse circuit shown in FIG. The comparison/judgment circuit 9 is connected to the output terminal E of the device 10, the other input terminal inputs a reference voltage, and the output terminal B is connected to the terminal B. The reference voltage is a voltage formed at the midpoint between resistor 7, one end of which is grounded, and resistor 8, one end of which is connected to the D terminal. As the peak detection circuit 10, a voltage doubler detection circuit may be used, for example. When no sine wave signal is input to terminal A, peak detection circuit 1
0 outputs a voltage in a more negative direction than the reference voltage. As the level of the input sine wave signal increases, the output voltage of the peak detection circuit 10 shifts in the positive direction, and when the sine wave signal reaches a predetermined level, the output voltage of the peak detection circuit 10 changes. The potential is more positive than the reference voltage. If the output voltage of the peak detector 10 input to one input terminal is more positive than the reference voltage, the comparison/judgment circuit 9 equivalently disconnects the output terminal from the input terminal B of the pulse circuit 4 . On the other hand, if the output voltage of the peak detector 10 is more negative than the reference voltage, the comparison/judgment circuit 9 sets the potential at the output end closer to ground than the discrimination level of the pulse circuit 4. At this time,
The pulse circuit 4 outputs the "L" level to the terminal C.

【0011】次に、図2を参照して図1のパルス回路の
動作を説明する。いま、従来例と同様に、図3のパルス
回路は、正弦波信号が入力された場合(図2(a)参照
)のみ、パルス回路4の論理出力を「H」レベル,「L
」レベルともにその時間の割合(ヂューティ)を50%
とするための回路である。正弦波信号が入力されたとき
には、比較判定回路9の出力端はB端子と不接続とされ
るため、従来例と同様にパルス回路4の入力端子Bのバ
イアス電圧は抵抗器5によって供給され、識別レベルと
等しくされている(図2(a1)参照)。従って、パル
ス回路4の端子Cに出力される波形は、図2(a2)に
示されるように、ヂューティ50%の良好な波形を出力
する。一方、正弦波信号が入力されないとき(図2(b
)参照)には、正弦波信号が入力されていないことをピ
ーク検出回路10が検出する。比較判定回路9はその検
出結果を2値の論理判定して、パルス回路4の入力端子
Bの直流バイアスを識別レベルより低い「L」レベルに
引き込む(図2(b1)参照)。この結果、図1のパル
ス回路に雑音や電圧変動が加わっても、パルス回路4の
論理出力は、図2(b2)に示すように「L」レベルに
留まる。
Next, the operation of the pulse circuit shown in FIG. 1 will be explained with reference to FIG. Now, like the conventional example, the pulse circuit of FIG. 3 sets the logic output of the pulse circuit 4 to "H" level and "L" level only when a sine wave signal is input (see FIG. 2(a)).
” The proportion of time (duty) for both levels is 50%.
This is a circuit to do this. When a sine wave signal is input, the output terminal of the comparison/judgment circuit 9 is disconnected from the B terminal, so the bias voltage of the input terminal B of the pulse circuit 4 is supplied by the resistor 5 as in the conventional example. It is made equal to the identification level (see FIG. 2(a1)). Therefore, the waveform outputted to the terminal C of the pulse circuit 4 is a good waveform with a duty of 50%, as shown in FIG. 2(a2). On the other hand, when no sine wave signal is input (Fig. 2(b)
), the peak detection circuit 10 detects that no sine wave signal is input. The comparison/judgment circuit 9 makes a binary logical judgment on the detection result, and draws the DC bias of the input terminal B of the pulse circuit 4 to the "L" level, which is lower than the discrimination level (see FIG. 2(b1)). As a result, even if noise or voltage fluctuations are added to the pulse circuit of FIG. 1, the logic output of the pulse circuit 4 remains at the "L" level as shown in FIG. 2 (b2).

【0012】0012

【発明の効果】以上説明したように本発明は、正弦波信
号の入力の有無を検出し、正弦波信号の入力がないとき
にはパルス回路の直流バイアスを「L」入力レベルとす
る、直流バイアス変更手段を設けることにより、正弦波
信号の入力のないとき不要な論理出力を防止することが
できる効果がある。
As explained above, the present invention detects the presence or absence of input of a sine wave signal, and when there is no input of a sine wave signal, the DC bias of the pulse circuit is changed to the "L" input level. By providing the means, it is possible to prevent unnecessary logic output when there is no input of a sine wave signal.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明の一実施例の回路図である。FIG. 1 is a circuit diagram of an embodiment of the present invention.

【図2】図1のパルス回路の動作を説明するための波形
図である。
FIG. 2 is a waveform diagram for explaining the operation of the pulse circuit in FIG. 1;

【図3】従来例の回路図である。FIG. 3 is a circuit diagram of a conventional example.

【図4】図3のパルス回路の動作を説明するための波形
図である。
FIG. 4 is a waveform diagram for explaining the operation of the pulse circuit in FIG. 3;

【符号の説明】[Explanation of symbols]

1    コンデンサ 2,5,6,7,8    抵抗器 3    ダイオード 4    パルス回路 9    比較判定回路 10    ピーク検出回路 1 Capacitor 2, 5, 6, 7, 8 Resistor 3 Diode 4 Pulse circuit 9 Comparison judgment circuit 10 Peak detection circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  交流結合された正弦波信号と直流バイ
アスとが入力信号とされ、前記入力信号のレベルによっ
て2値出力をするパルス回路において、前記正弦波信号
の入力の有無を検出し前記正弦波信号の入力がないとき
には前記直流バイアスを前記パルス回路の「L」入力レ
ベルとする直流バイアス変更手段を有することを特徴と
するパルス回路。
1. A pulse circuit that uses an AC-coupled sine wave signal and a DC bias as input signals, and that outputs a binary output depending on the level of the input signal, detects the presence or absence of input of the sine wave signal, and detects whether or not the sine wave signal is input. 1. A pulse circuit comprising: a DC bias changing means for setting the DC bias to an "L" input level of the pulse circuit when no wave signal is input.
JP8708191A 1991-04-19 1991-04-19 Pulse circuit Pending JPH04319814A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8708191A JPH04319814A (en) 1991-04-19 1991-04-19 Pulse circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8708191A JPH04319814A (en) 1991-04-19 1991-04-19 Pulse circuit

Publications (1)

Publication Number Publication Date
JPH04319814A true JPH04319814A (en) 1992-11-10

Family

ID=13905000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8708191A Pending JPH04319814A (en) 1991-04-19 1991-04-19 Pulse circuit

Country Status (1)

Country Link
JP (1) JPH04319814A (en)

Similar Documents

Publication Publication Date Title
US5581206A (en) Power level detection circuit
JP3217181B2 (en) Power control device
US4866301A (en) Controlled slew peak detector
GB2196499A (en) Data shaping circuit
JP2005521375A (en) Optoelectronic receiver circuit for digital communication.
EP0582289B1 (en) Transistor circuit for holding peak/bottom level of signal
JPH0997839A (en) Integrated circuit having selectable function and function selecting method
US4431930A (en) Digital time domain noise filter
US5434521A (en) Integrated comparator circuit
JPH04319814A (en) Pulse circuit
US5065056A (en) Clamping circuit
US5237222A (en) Comparator circuit for an integrator
US6232809B1 (en) Differential input comparator with double sided hysteresis
JP3517578B2 (en) Schmitt circuit
US5781039A (en) Frequency controlled switch
JP2587527B2 (en) Switch / receiver circuit
US6388462B1 (en) Waveform shaping digital circuit
JP3269184B2 (en) Switch signal input circuit
JPH0686458A (en) Power-supply selector circuit
KR100446276B1 (en) Pulse signal generator
JPH07141583A (en) Disconnection detection device
JP2893113B2 (en) Comparator circuit
JPH07174829A (en) Semiconductor integrated circuit
JPH01109917A (en) Signal level identification circuit
JP3461091B2 (en) Integrated circuit input circuit