JPH04315437A - Heterojunction bipolar transistor - Google Patents

Heterojunction bipolar transistor

Info

Publication number
JPH04315437A
JPH04315437A JP8244391A JP8244391A JPH04315437A JP H04315437 A JPH04315437 A JP H04315437A JP 8244391 A JP8244391 A JP 8244391A JP 8244391 A JP8244391 A JP 8244391A JP H04315437 A JPH04315437 A JP H04315437A
Authority
JP
Japan
Prior art keywords
layer
emitter
base layer
collector
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8244391A
Other languages
Japanese (ja)
Inventor
Hiroyuki Okada
裕之 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP8244391A priority Critical patent/JPH04315437A/en
Publication of JPH04315437A publication Critical patent/JPH04315437A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

PURPOSE:To decrease threshold voltage and power consumption by forming an AlGaInAs base layer of one conductivity type, which is within a critical film thickness and has a specific composition in which the aluminum content decreases toward the collector layer from the emitter. CONSTITUTION:A bipolar transistor includes a semi-insulating substrate 1 such as GaAs, on which are formed a heavily doped GaAs sub-collector layer 2, an i-AlxGa1-xAs collector layer 3, a heavily doped base layer 4, an n-AlxGa1-xAs emitter layer 5, and an n-GaAs emitter cap layer 6. The base layer is composed of (AlxGa1-x)1-xInyAs within a critical film thickness, and the aluminum content decreases toward the collector layer 3 from the emitter 5. As a result, the base resistance is decreased, and thus threshold voltage and power consumption can be reduced.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、ヘテロ接合バイポーラ
トランジスタ(Heterojunction Bip
olar Transistor:HBT )に関する
ものである。
[Industrial Application Field] The present invention relates to a heterojunction bipolar transistor (Heterojunction bipolar transistor).
polar transistor (HBT)).

【0002】0002

【従来の技術】III−V化合物半導体、特にAlGa
As/GaAs系の半導体におけるエピタキシャル成長
技術の進歩に伴い、従来は作製できなかったヘテロ接合
を有する半導体素子が実現されている。その一例が高電
子移動度トランジスタ(HEMT)であり、又他の例が
本発明に係るヘテロ接合バイポーラトランズスタ(HB
T)である。その中でも特にヘテロ接合バイポーラトラ
ンジスタでは、半絶縁性基板上に禁制帯幅の異なる材料
を成長することで素子を作製するため、設計の自由度が
大きく、それにより、より高速動作が可能な素子の実現
が期待される。一般には、エミッタ層に少なくともベー
ス層より禁制帯幅の大きな半導体を用いることで、エミ
ッタ層・ベース層のヘテロ接合部において、ベース層中
の多数キャリアがエミッタ層中へ流れ込むことを阻止す
る。そして、ベース層中の多数キャリアのエミッタ層中
への流れ込みの阻止能力が増大した分だけ、ベース層中
の多数キャリアを増すことによって、ベース層が低抵抗
化されて高性能化が実現されている。
[Prior Art] III-V compound semiconductors, especially AlGa
With advances in epitaxial growth technology for As/GaAs-based semiconductors, semiconductor elements having heterojunctions that could not be produced in the past have been realized. One example is a high electron mobility transistor (HEMT), and another example is a heterojunction bipolar transistor (HB) according to the present invention.
T). Among these, heterojunction bipolar transistors in particular are fabricated by growing materials with different forbidden band widths on a semi-insulating substrate, which allows for a greater degree of freedom in design. It is hoped that this will be realized. Generally, by using a semiconductor having a wider forbidden band width than at least the base layer for the emitter layer, majority carriers in the base layer are prevented from flowing into the emitter layer at the heterojunction between the emitter layer and the base layer. By increasing the number of majority carriers in the base layer to the extent that the ability to prevent the majority carriers in the base layer from flowing into the emitter layer increases, the resistance of the base layer is lowered and higher performance is achieved. There is.

【0003】上記のようなヘテロ接合バイポーラトラン
ジスタにより、実際に集積回路を作製した場合には、ヘ
テロ接合バイポーラトランジスタ単体の立上り電圧Vt
hを決定するしきい値電圧は、エミッタベース材料の材
料定数により決定されるため、ウエハ面内での均一性σ
Vthは実用問題とならない程度の低い値が実現される
When an integrated circuit is actually manufactured using the above-mentioned heterojunction bipolar transistor, the rise voltage Vt of the single heterojunction bipolar transistor
The threshold voltage that determines h is determined by the material constant of the emitter base material, so the uniformity σ within the wafer surface
A value of Vth that is so low that it does not pose a practical problem is achieved.

【0004】0004

【発明が解決しようとする課題】しかしながら、ウエハ
面内での電流利得β、ヘテロ接合バイポーラトランジス
タのON状態での電流IONは、プロセス上のばらつき
の影響、特にベース抵抗の影響によりばらつく。例えば
、1000オングストロームのベース層厚に対し、エミ
ッタメサエッチングにより100オングストロームのば
らつきがあったとすると、外部ベース部のシート抵抗に
10%、及びコンタクト部の抵抗として約3%程度のば
らつきを与えることとなり、実用上の大きな問題となる
However, the current gain β within the wafer plane and the current ION in the ON state of the heterojunction bipolar transistor vary due to process variations, particularly the base resistance. For example, if there is a variation of 100 angstroms due to emitter mesa etching for a base layer thickness of 1000 angstroms, this will cause a variation of about 10% in the sheet resistance of the external base part and about 3% in the resistance of the contact part. , which poses a major practical problem.

【0005】また、AlGaAs/GaAs系ヘテロ接
合バイポーラトランジスタでは、ベース抵抗を下げるた
めにベースの不純物密度を上げると、電流増幅率の低下
が起こり、両者、即ち、ベースの不純物密度と電流増幅
率との間にはトレードオフの関係があった。そして、こ
れらに付随する問題として、Alx Ga1−x As
/GaAsグレーデッドベースHBTでは、エミッタ・
ベース接合がAlx Ga1−x Asとなることによ
る閾値電圧の上昇、コンタクト抵抗の増大といった問題
もあった。
Furthermore, in AlGaAs/GaAs heterojunction bipolar transistors, when the impurity density of the base is increased to lower the base resistance, the current amplification factor decreases, and both, that is, the impurity density of the base and the current amplification factor There was a trade-off relationship between them. And, as a problem accompanying these, Alx Ga1-x As
/In GaAs graded-based HBT, the emitter
There were also problems such as an increase in threshold voltage and an increase in contact resistance due to the base junction being made of Alx Ga1-x As.

【0006】更に、ヘテロ接合バイポーラトランジスタ
の高速化を行なおうとすると、ベース層の薄層化が必須
の課題となるが、従来にあっては、ベース層を薄層化す
るための結晶構造的、及びプロセス的なアプローチは全
く行なわれていなかった。
Furthermore, in order to increase the speed of a heterojunction bipolar transistor, it is essential to make the base layer thinner, but in the past, it has been difficult to improve the crystal structure of the base layer to make it thinner. , and no process approach was taken.

【0007】従って、本発明は上記事情を考慮してなさ
れたもので、その目的は、ベース抵抗の影響によるウエ
ハ面内での電流利得、ON状態での電流のばらつきをな
くし、かつ不純物密度の問題なしにベース抵抗を下げる
ことができるため、しきい値電圧の低減、消費電力の低
減が可能なヘテロ接合バイポーラトランジスタを提供す
ることにある。
[0007] Therefore, the present invention has been made in consideration of the above circumstances, and its purpose is to eliminate variations in the current gain within the wafer plane and the current in the ON state due to the influence of the base resistance, and to reduce the impurity density. The object of the present invention is to provide a heterojunction bipolar transistor that can reduce the threshold voltage and power consumption because the base resistance can be lowered without any problems.

【0008】[0008]

【課題を解決するための手段】上記目的を解決するため
に、本発明は、第1導電型のサブコレクタ層およびコレ
クタ層、第2導電型のベース層並びに第1導電型のエミ
ッタ層を備え、前述の各層は、サブコレクタ層及びコレ
クタ層とエミッタ層とが、ベース層を挟んで積層された
状態で基板上に設けられているヘテロ接合バイポーラト
ランジスタにおいて、前述の第2導電型のベース層は、
そのエミッタ層側からコレクタ層側に向かってAlの組
成比xが減少するよう構成され、かつ、膜厚が臨界膜厚
の範囲内の(Alx Ga1−x )1−y Iny 
As層である構成とした。
[Means for Solving the Problems] In order to solve the above objects, the present invention comprises a sub-collector layer and a collector layer of a first conductivity type, a base layer of a second conductivity type, and an emitter layer of a first conductivity type. In a heterojunction bipolar transistor in which a sub-collector layer, a collector layer, and an emitter layer are stacked on a substrate with a base layer in between, each of the above-mentioned layers is the base layer of the second conductivity type described above. teeth,
(Alx Ga1-x )1-y Iny configured such that the Al composition ratio x decreases from the emitter layer side to the collector layer side, and whose film thickness is within the critical film thickness range.
The structure was made of an As layer.

【0009】[0009]

【作用】上記構成において、本発明では第2導電型のベ
ース層の膜厚を臨界膜厚以下とすることにより、転位の
問題なしにヘテロ接合バイポーラトランジスタを作製で
きる。従来のヘテロ接合バイポーラントランジスタに対
しての特長としては、第一に面内ばらつきの低減であり
、ベース抵抗の影響によるウエハ面内での電流利得、お
よびオン電流のばらつきを小とすることが可能となる。 第二に、電流利得一定の条件下で設計するならば、In
GaAsベース層としたことによるエミッタ層との間の
禁制帯幅エネルギ差増大により、不純物密度向上による
ベース低抗の低減が可能となる。第三に、ベース禁制帯
幅が小さくなることにより、しきい値電圧、および消費
電力の低減が期待される。
In the above structure, according to the present invention, by setting the thickness of the base layer of the second conductivity type to be less than or equal to the critical thickness, a heterojunction bipolar transistor can be fabricated without the problem of dislocation. The main feature of conventional heterojunction bipolar transistors is the reduction of in-plane variation, which reduces the variation in current gain and on-current within the wafer plane due to the influence of base resistance. It becomes possible. Second, if we design under the condition of constant current gain, In
By using the GaAs base layer, the energy difference in the forbidden band width between the base layer and the emitter layer increases, and it becomes possible to reduce the base resistivity by increasing the impurity density. Thirdly, by reducing the base forbidden band width, a reduction in threshold voltage and power consumption is expected.

【0010】0010

【実施例】実施例の説明に先立ち、本発明の原理を説明
すると、次のようになる。本発明に従うヘテロ接合バイ
ポーラトランジスタでは、ベース層に(Alx Ga1
−x )1−y Iny As層を用いることとしてお
り、この場合にInの組成比yをある値以上に大きくす
るならば、エミッタ層エッチングの際にエミッタ層のみ
が選択エッチングできるようになる。それにより、ベー
ス層は結晶成長した際の膜厚のまま残ることとなる。即
ち、ベース層のシート抵抗のばらつきに影響を与えるの
は結晶成長上のばらつきのみとなり、より均一性は増す
[Embodiments] Before explaining the embodiments, the principle of the present invention will be explained as follows. In the heterojunction bipolar transistor according to the present invention, (Alx Ga1
-x)1-y Iny As layer is used, and in this case, if the In composition ratio y is increased to a certain value or more, only the emitter layer can be selectively etched during emitter layer etching. As a result, the base layer remains at the same thickness as it was during crystal growth. That is, only the variations in crystal growth affect the variations in sheet resistance of the base layer, and the uniformity is further improved.

【0011】ここで、エッチング上のばらつきは、ベー
ス層厚をヘテロ接合バイポーラトランジスタの高速化を
狙い、より薄くした際に顕著になるため、実用上はより
有益性を増す。また、ベース層はAlの組成比xを変え
ることに加え、In組成を変えることでグレーディング
を設けることが可能であるため、従来のヘテロ接合バイ
ポーラトランジスタと同様の高速化、高電流利得化の手
法が生かせる。
[0011] Here, variations in etching become noticeable when the base layer thickness is made thinner with the aim of increasing the speed of a heterojunction bipolar transistor, so that it becomes more useful in practice. In addition, the base layer can be graded by changing the In composition in addition to changing the Al composition ratio x, making it possible to achieve high speed and high current gain in the same way as conventional heterojunction bipolar transistors. can be utilized.

【0012】結晶成長上としては、In組成比yを上げ
すぎると転位が生ずるが、本問題は(Alx Ga1−
x )1−y Iny As膜厚を臨界膜厚以下とする
ことで、解決が可能となる。
In terms of crystal growth, if the In composition ratio y is increased too much, dislocations occur, but this problem is caused by (Alx Ga1-
x) 1-y The problem can be solved by making the Iny As film thickness less than or equal to the critical film thickness.

【0013】次に、不純物密度の問題なしにベース抵抗
を下げるためには、(1)多数キャリアの移動度を向上
させる、(2)エミッタ層・ベース層間の禁制帯幅差を
大とし、ベース層のキャリア閉じ込めを大とし、不純物
密度を増すという解決法がある。これに対しては、本発
明に従う手法によると、ベースの禁制帯幅が小となるこ
とで禁制帯幅差が大となる。これにより、電流利得を一
定として設計するならば、不純物密度を上げることがで
き、ベース抵抗の低減が可能となる。
Next, in order to lower the base resistance without impurity density problems, (1) improve the mobility of majority carriers, (2) increase the difference in forbidden band width between the emitter layer and the base layer, and A solution is to increase the carrier confinement in the layer and increase the impurity density. On the other hand, according to the method according to the present invention, the forbidden band width of the base becomes small, so that the difference in the forbidden band width becomes large. As a result, if the current gain is designed to be constant, the impurity density can be increased and the base resistance can be reduced.

【0014】更に、エミッタ層・ベース層接合面のベー
ス禁制帯幅をGaAsより小とするならば、しきい値電
圧が低減でき、消費電力の低減も可能となる。上記によ
り、ヘテロ接合バイポーラトランジスタの充分な集積化
、及び性能向上が図れる。
Furthermore, if the base forbidden band width of the emitter layer/base layer junction surface is made smaller than that of GaAs, the threshold voltage can be reduced, and power consumption can also be reduced. As a result of the above, sufficient integration and performance improvement of the heterojunction bipolar transistor can be achieved.

【0015】図1は、本発明の一実施例に従うヘテロ接
合バイポーラトランジスタの断面構造を示した図である
FIG. 1 is a diagram showing a cross-sectional structure of a heterojunction bipolar transistor according to an embodiment of the present invention.

【0016】図1において、例えば、半絶縁性のGaA
s等から成る基板1の上には、例えば、高濃度GaAs
から成るサブコレクタ層2が積層されている。このサブ
コレクタ層2の上には、例えば、i型のAlx Ga1
−xAsから成るコレクタ層3が積層されている。この
コレクタ層3の上には、例えば高濃度のベース層4が積
層されている。ここで、本発明の一実施例において特徴
的なことは、高濃度のベース層4が(Alx Ga1−
x )1−y Iny Asとなっている点である。上
述した高濃度のベース層4の上には、例えばn型Alx
 Ga1−x Asから成るエミッタ層5が積層されて
おり、このエミッタ層5の上には、例えばn型GaAs
から成るエミッタキャップ層6が積層されている。上記
の構造において、コレクタ電極71はサブコレクタ層2
の上にオーミック接触して設けられ、ベース電極72は
高濃度のベース層4の上にオーミック接触して設けられ
、エミッタ電極73はエミッタキャップ層6の上にオー
ミック接触して設けらている。
In FIG. 1, for example, semi-insulating GaA
For example, a high concentration GaAs
A sub-collector layer 2 consisting of is laminated. On this sub-collector layer 2, for example, i-type Alx Ga1
A collector layer 3 made of -xAs is laminated. For example, a highly concentrated base layer 4 is laminated on the collector layer 3. Here, the characteristic feature of one embodiment of the present invention is that the highly concentrated base layer 4 is (Alx Ga1-
x) 1-y Iny As. On the above-mentioned high concentration base layer 4, for example, n-type Alx
An emitter layer 5 made of Ga1-xAs is laminated, and on this emitter layer 5, for example, n-type GaAs is layered.
An emitter cap layer 6 consisting of is laminated. In the above structure, the collector electrode 71 is the sub-collector layer 2
The base electrode 72 is provided in ohmic contact on the highly doped base layer 4 , and the emitter electrode 73 is provided on the emitter cap layer 6 in ohmic contact.

【0017】上記構成において、Iny Ga1−y 
As層のInの組成比yを変えた際の、エッチングの選
択性の一例としては、アイ  イ−イ−イ−エレクトロ
ンデバイスレターズの第11巻、第10号P.425(
IEEE  ELectron  Device  L
etters,VOL.11.P.425(1990)
)に、フェロシアン化カリウム系水溶液/塩酸溶液によ
り、Al0.3 Ga0.7 AsのエッチングがIn
0.05Ga0.95Asに対し、3倍程度あることが
示されている。又、アンモニア/過酸化水素水の3:1
水溶液によりIn0.5 Ga0.5 As程度までI
n組成を上げて行くと、100以上のエッチング選択性
が生じることを、本発明者は確認している。以上のよう
に、In添加層はエッチストッパとして有効で、エッチ
ングによるベース抵抗のばらつきに対する影響の低減化
を図ることができる。  図2は、本発明の一実施例に
係わるエミッタ層5・ベース層4でのAl組成を示した
図である。実際には、以下に説明する図3のIn組成の
構造と組み合わせて、ヘテロ接合バイポーラトランジス
タを実現することで、本発明に従う一実施例の特徴が発
揮される。同図(a)は傾斜接合エミッタを、同図(b
)は、同図(a)にてベース層4中のAlGaAsのグ
レーディングを無くした構造を同図(c)は階段接合エ
ミッタ構造のAl組成を夫々示している。
[0017] In the above structure, Iny Ga1-y
An example of etching selectivity when changing the In composition ratio y of the As layer is given in IEE Electron Device Letters, Vol. 11, No. 10, P. 425(
IEEE Electron Device L
etters, VOL. 11. P. 425 (1990)
), etching of Al0.3 Ga0.7 As was performed using potassium ferrocyanide-based aqueous solution/hydrochloric acid solution.
It has been shown that the amount is about three times that of 0.05Ga0.95As. Also, ammonia/hydrogen peroxide solution 3:1
I up to about In0.5 Ga0.5 As with aqueous solution
The present inventor has confirmed that as the n composition is increased, an etching selectivity of 100 or more occurs. As described above, the In-added layer is effective as an etch stopper, and can reduce the influence of etching on variations in base resistance. FIG. 2 is a diagram showing the Al composition of the emitter layer 5 and base layer 4 according to one embodiment of the present invention. Actually, the features of an embodiment according to the present invention are exhibited by realizing a heterojunction bipolar transistor in combination with the In composition structure shown in FIG. 3, which will be described below. Figure (a) shows a tilted junction emitter; Figure (b) shows a tilted junction emitter.
) shows a structure in which the grading of AlGaAs in the base layer 4 is eliminated in FIG.

【0018】ここで、x1 は0.3程度、x2 は0
以上0.1前後の組成をとる。特に、x2 については
、In組成によってベースグレーディングを作り込む構
造とするならば、0.1以下の値においても十分なグレ
ーディングの形成が可能となる。
[0018] Here, x1 is about 0.3, x2 is 0
The composition is around 0.1. In particular, with respect to x2, if the structure is such that base grading is created depending on the In composition, sufficient grading can be formed even at a value of 0.1 or less.

【0019】特に、ここでは三例のAl組成変化につい
て挙げたが、ベース中のエミッタ端よりコレクタ端へ向
かってのAl組成については、減少、または一定であれ
ば良い。言い換えれば、所々に組成が一定の部分があり
、全体としてエミッタよりコレクタ方向へ向かってAl
組成が減少傾向であれば良いことになる。
In particular, although three examples of changes in the Al composition have been given here, the Al composition from the emitter end toward the collector end in the base may be reduced or kept constant. In other words, there are parts with a constant composition here and there, and as a whole, Al increases from the emitter toward the collector.
It is good if the composition tends to decrease.

【0020】図3は、本発明の一実施例に係わるベース
層4中のIn組成を示した図である。同図(a)は、ベ
ース層4中に傾斜を付け、グレーディングを設けた構造
で、y2 の値は、エミッタ層5のエッチング時に充分
選択的にエミッタ層5をエッチングできる程度のIn組
成とする。グレーディングは、ベース層4中の走行時間
を充分可能な程度に形成する。又、ベース厚を1000
オングストローム程度とするならば、In組成y1 は
最大0.15程度の値をとることができる。同図(b)
は、In傾斜層厚をベース層厚以下とした例である。I
n組成については、ベースのエミッタ端よりコレクタ端
へ向かって増加傾向であれば効果的である。正確に述べ
るならば、(Alx Ga1−x )1−y Iny 
Asの形で電界がエミッタ方向からコレクタ方向へ向か
って正方向の電界が印加されるようAl、及びInの組
成が変化していれば良い。特にベース層4のグレーディ
ングとしては、エミッタ層5付近のベース層4について
必要となる。何故ならば、エミッタ層5よりベース層4
へ入ったキャリアは初速が小で、コレクタ層付近である
程度の速度を持つが、特に、エミッタ層5付近のキャリ
ア走行速度は小であることによる。即ち、キャリア走行
特性を改善するためには、エミッタ層5付近での改善が
重要となる。
FIG. 3 is a diagram showing the In composition in the base layer 4 according to an embodiment of the present invention. Figure (a) shows a structure in which the base layer 4 is sloped and graded, and the value of y2 is set to an In composition that allows the emitter layer 5 to be etched sufficiently selectively when etching the emitter layer 5. . The grading is performed to ensure a sufficient running time in the base layer 4. Also, the base thickness is 1000
If it is about angstrom, the In composition y1 can take a maximum value of about 0.15. Same figure (b)
is an example in which the In gradient layer thickness is equal to or less than the base layer thickness. I
As for the n composition, it is effective if it tends to increase from the emitter end of the base toward the collector end. To be precise, (Alx Ga1-x)1-y Iny
It is sufficient that the compositions of Al and In are changed so that an electric field in the form of As is applied in the positive direction from the emitter direction to the collector direction. In particular, grading of the base layer 4 is necessary for the base layer 4 near the emitter layer 5. This is because the base layer 4 is stronger than the emitter layer 5.
This is because the carriers entering the emitter layer 5 have a small initial velocity and have a certain velocity near the collector layer, but the carrier traveling velocity near the emitter layer 5 is particularly low. That is, in order to improve carrier transport characteristics, it is important to improve the vicinity of the emitter layer 5.

【0021】以上説明したように、図2にて示したAl
組成、図3にて示したIn組成の組み合わせを採用する
ことで、ヘテロ接合バイポーラトランジスタ特性の面内
均一性が改善されるばかりでなく、デバイスの高周波特
性をも向上させることが可能となり、望ましいヘテロ接
合バイポーラトランジスタが実現できる。なお、仮にベ
ース層・コレクタ層3界面にポテンシャルの障壁が生じ
たとしても、ベース層4近傍のコレクタ層3を高濃度層
とすることで対応可能である。
As explained above, the Al shown in FIG.
By adopting the In composition combination shown in FIG. 3, it is possible to not only improve the in-plane uniformity of the heterojunction bipolar transistor characteristics, but also to improve the high frequency characteristics of the device, which is desirable. A heterojunction bipolar transistor can be realized. Note that even if a potential barrier occurs at the interface between the base layer and the collector layer 3, it can be dealt with by making the collector layer 3 near the base layer 4 a highly concentrated layer.

【0022】本発明は、npn型バイポーラトランジス
タのみならず、pnp型のヘテロ接合バイポーラトラン
ジスタにも適用が可能である。また、エミッタアップ型
のものだけでなく、コレクタアップ型のヘテロ接合バイ
ポーラトランジスタにも適用可能である。
The present invention can be applied not only to npn-type bipolar transistors but also to pnp-type heterojunction bipolar transistors. Furthermore, it is applicable not only to emitter-up type transistors but also to collector-up type heterojunction bipolar transistors.

【0023】[0023]

【発明の効果】以上説明したように、本発明によれば、
第2導電型のベース層に、エミッタ層側からコレクタ層
側に向かってAlの組成比xが減少するようにし、膜厚
が臨界膜厚の範囲内の(Alx Ga1−x )1−y
 Iny As層を用いることとしたので、ベース抵抗
の影響によるウエハ面内での電流利得、ヘテロ接合バイ
ポーラトランジスタのON状態での電流のばらつきをな
くし、不純物密度の問題なしにベース抵抗を下げること
ができ、しきい値電圧の低減、消費電力の低減が可能な
ヘテロ接合バイポーラトランジスタを提供することがで
きる。
[Effects of the Invention] As explained above, according to the present invention,
In the base layer of the second conductivity type, the Al composition ratio x decreases from the emitter layer side to the collector layer side, and the film thickness is (Alx Ga1-x )1-y within the critical film thickness range.
By using the InyAs layer, it is possible to eliminate the current gain within the wafer plane due to the influence of the base resistance and the variation in the current in the ON state of the heterojunction bipolar transistor, and to lower the base resistance without problems with impurity density. Thus, it is possible to provide a heterojunction bipolar transistor that can reduce threshold voltage and power consumption.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明の一実施例に従うヘテロ接合バイポーラ
トランジスタの断面構造を示した図である。
FIG. 1 is a diagram showing a cross-sectional structure of a heterojunction bipolar transistor according to an embodiment of the present invention.

【図2】本発明の一実施例に従うエミッタ層−ベース層
でのAl組成を示した図である。
FIG. 2 is a diagram showing an Al composition in an emitter layer-base layer according to an embodiment of the present invention.

【図3】本発明の一実施例に係わるベース層中のIn組
成を示した図である。
FIG. 3 is a diagram showing an In composition in a base layer according to an example of the present invention.

【符号の説明】[Explanation of symbols]

1…半絶縁性GaAs基板 2…高濃度GaAsサブコレクタ層 3…コレクタ層 4…高濃度ベース層 5…エミッタ層 6…エミッタキャップ層 71…コレクタ電極 72…ベース電極 73…エミッタ電極 1...Semi-insulating GaAs substrate 2...High concentration GaAs subcollector layer 3...Collector layer 4...High concentration base layer 5...Emitter layer 6...Emitter cap layer 71...Collector electrode 72...Base electrode 73...Emitter electrode

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】  第1導電型のサブコレクタ層およびコ
レクタ層、第2導電型のベース層並びに第1導電型のエ
ミッタ層を備え、前記各層は、前記サブコレクタ層及び
コレクタ層と、前記エミッタ層とが、前記ベース層を挟
んで積層された状態で基板上に設けられているヘテロ接
合バイポーラトランジスタにおいて、前記第2導電型の
ベース層は、そのエミッタ層側からコレクタ層側に向か
ってAlの組成比xが減少するよう構成され、膜厚が臨
界膜厚の範囲内の(Alx Ga1−x )1−y I
ny As層であることを特徴とするヘテロ接合バイポ
ーラトランジスタ。
1. A sub-collector layer and a collector layer of a first conductivity type, a base layer of a second conductivity type, and an emitter layer of a first conductivity type, each of which includes the sub-collector layer and collector layer, and the emitter layer. In the heterojunction bipolar transistor, the base layer of the second conductivity type is formed of aluminum from the emitter layer side toward the collector layer side. (Alx Ga1-x )1-y I
A heterojunction bipolar transistor characterized by being a ny As layer.
【請求項2】  砒化ガリウム基板上に、第1の導電型
を持つサブコレクタ層、及びコレクタ層、第2の導電型
を持つベース層、及び第1の導電型を持つエミッタ層が
順次形成されたヘテロ接合バイポーラトランジスタにお
いて、ベース層中の結晶構造として、Al組成比として
は、エミッタ端よりコレクタ方向へ向かって、Alの組
成比が減少、あるいは一定であり、また、独立してIn
の組成比としては、エミッタ端よりコレクタ方向へ向か
って、Inの組成比が増加、あるいは一定であり、かつ
、エミッタ端でのベース層で、In組成比が正であるこ
とを兼ね備えた(Alx Ga1−x )1−y In
y Asベース層を、臨界膜厚の範囲内で待つことを特
徴としたGaAs系のヘテロ接合バイポーラトランジス
タ。
2. A sub-collector layer and a collector layer having a first conductivity type, a base layer having a second conductivity type, and an emitter layer having a first conductivity type are sequentially formed on a gallium arsenide substrate. In the heterojunction bipolar transistor, the crystal structure in the base layer shows that the Al composition ratio decreases or remains constant from the emitter end toward the collector, and
The composition ratio of In increases or remains constant from the emitter end toward the collector, and the In composition ratio is positive in the base layer at the emitter end (Alx Ga1-x )1-y In
A GaAs-based heterojunction bipolar transistor characterized in that the As base layer is formed within a critical thickness range.
【請求項3】  砒化ガリウム基板上に、第1の導電型
を持つサブコレクタ層、及びコレクタ層、第2の導電型
を持つベース層、及び第1の導電型を持つエミッタ層が
順次形成されたヘテロ接合バイポーラトランジスタにお
いて、ベース層中の結晶構造として、Al、及びInの
組成比、及びキャリア濃度が関連して変化しており、そ
の結果としてベース層内での電界が、エミッタ端よりコ
レクタ方向へ向かって正または零の値を取り、かつ、エ
ミッタ端でのベース層で、In組成比が正であることを
兼ね備えた(Alx Ga1−x )1−y Iny 
Asベース層を、臨界膜厚の範囲内で待つことを特徴と
したGaAs系のヘテロ接合バイポーラトランジスタ。
3. A sub-collector layer and a collector layer having a first conductivity type, a base layer having a second conductivity type, and an emitter layer having a first conductivity type are sequentially formed on a gallium arsenide substrate. In a heterojunction bipolar transistor, the crystal structure in the base layer changes in relation to the Al and In composition ratios and the carrier concentration, and as a result, the electric field in the base layer increases from the emitter end to the collector end. (AlxGa1-x)1-yIny, which has a positive or zero value in the direction and has a positive In composition ratio in the base layer at the emitter end.
A GaAs-based heterojunction bipolar transistor characterized in that an As base layer is formed within a critical thickness range.
JP8244391A 1991-04-15 1991-04-15 Heterojunction bipolar transistor Pending JPH04315437A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8244391A JPH04315437A (en) 1991-04-15 1991-04-15 Heterojunction bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8244391A JPH04315437A (en) 1991-04-15 1991-04-15 Heterojunction bipolar transistor

Publications (1)

Publication Number Publication Date
JPH04315437A true JPH04315437A (en) 1992-11-06

Family

ID=13774674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8244391A Pending JPH04315437A (en) 1991-04-15 1991-04-15 Heterojunction bipolar transistor

Country Status (1)

Country Link
JP (1) JPH04315437A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050521A (en) * 2015-09-04 2017-03-09 ウィン セミコンダクターズ コーポレーション Heterojunction bipolar transistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050521A (en) * 2015-09-04 2017-03-09 ウィン セミコンダクターズ コーポレーション Heterojunction bipolar transistor
CN106505100A (en) * 2015-09-04 2017-03-15 稳懋半导体股份有限公司 Heterojunction bipolar transistor
CN106505100B (en) * 2015-09-04 2020-06-19 稳懋半导体股份有限公司 Heterojunction bipolar transistor

Similar Documents

Publication Publication Date Title
KR19980034078A (en) Hot Electron Device and Resonant Tunneling Hot Electronic Device
US5371389A (en) Heterojunction bipolar transistor with base layer having graded bandgap
JPH0637104A (en) Npn-type heterojunction bipolar transistor containing antimony compound base formed on semiinsulating indium phosphide substrate
US6147371A (en) Bipolar transistor and manufacturing method for same
US5351128A (en) Semiconductor device having reduced contact resistance between a channel or base layer and a contact layer
US5814843A (en) Heterojunction bipolar transistor having a graded-composition base region
US5164800A (en) Semiconductor device
JP2964637B2 (en) Field effect transistor
JPH04315437A (en) Heterojunction bipolar transistor
JPH09237889A (en) Semiconductor crystal laminate and semiconductor device using the laminate
JP3094500B2 (en) Field effect transistor
JPH11261054A (en) Field effect transistor
JP3158467B2 (en) InAlAs / InGaAs heterojunction structure field effect transistor
JPH0543178B2 (en)
JPH04332132A (en) Meterojunction bipolar transistor
JP3255973B2 (en) Semiconductor device
JP2773782B2 (en) Compound semiconductor heterojunction structure
JP2730511B2 (en) Heterojunction field effect transistor
JPH0574813A (en) Compound semiconductor device
JPH0738091A (en) Semiconductor device
JPH06302625A (en) Field effect transistor and manufacture thereof
JP3481554B2 (en) Heterostructure type field effect transistor
JP2910909B2 (en) Field effect transistor
JP2786208B2 (en) Semiconductor device
JPH04214637A (en) Semiconductor device