JPH043090A - ストレッチ表示制御方法、及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶パネルを用いる表示装置において、表示画
面を上下方向に引き伸ばすストレッチ制御方式、及びそ
の装置に関する。

〔従来の技術〕

従来の装置は、日立ＨＤ６３６４Ｓ　　ＬＣＴＣユーザ
ーズマニュアルに記載されれている。

第２図と第３図を用いて従来の装置の動作を説明する。

第２図は従来の液晶表示システム構成、第３図は第２図
の動作を示すタイミングチャートである６まず従来のシ
ステムの構成を説明する。第２図において、ＭＰＵ２０
１のアドレスバス２０２、データバス２０３には表示コ
ントローラ２０４、ＶＲＡＭ２０５が接続されている。

表示コントローラ２０４から出力される表示アドレス２
０６はＶＲＡＭ２０５に入力され、ＶＲＡＭ２０５から
出力される表示データ２０７はＸ駆動回路２０８に入力
される。表示コントローラ２０４から出力する同期クロ
ッツク２０９はＸ駆動回路２０８に入力し１表示ココン
トローラ２０４から出力するＶクロック２１０はＹ駆動
回路２１１に入力し、表示コントローラ２０４から出力
するＨクロック２１２はＸ駆動回路２０８とＹ駆動回路
２１１に入力する。Ｘ趣動回１２０８から出力するＸ駆
動！！２Ｊ−３は液晶パネル２１４に人力し、Ｙ駆動回
路２１１から出力するＹ鮭動線２１５は液晶パネル２１
４に入力する。次に本システムの動作を説明する。ＭＰ
Ｕ２０１は表示コントローラ２０４の表示動作を決める
ための表示コントローラ２０４内部のレジスタ（図示せ
ず）に値を設定する。ＶＲＡＭ２０５には液晶パネル２
１４に少なくても一画面分の表示データを表示するため
の画像データをＭＰＵ２０１が書き込む。

表示コントローラ２０４が表示を行うためにＶＲＡＭ２
０５に表示アドレス２０６を出力しＶＲＡＭ２０５から
表示データ２０７を読みだす。表示データ２０７は第３
図のタイミングチャートに示すように１表示コントロー
ラ２０４から出力する同期クロック２０９に同期して出
力し、Ｈクロック２１２の立ち下がりエツジから次の立
ち下がりエツジまでの期間が１水平期間となり、この間
に出力する表示データ２０７が１水平分の表示データと
なりＸ駆動回路２０８に一時記憶され、Ｈりロックの立
ち下がり時にｘＨ動線２１３を介して王水率ライン分の
表示データが液晶パネル２１４に供給される。このとき
、Ｙｌ動回路２１１から出力するＹｆ動線２１５により
液晶パネル２］、４の水平ラインの中から一つを選択し
て駆動するが。

これは第３図において■クロック２１０のレベルを１（
クロック２１２の立ち下がり時にＹ駆動回路２１１にお
いて検出し、Ｖクロック２１０がｌ　Ｈｊレベルのとき
を液晶パネル２１４上の最上位ラインとし、順次Ｈクロ
ック２１２の立ち下がり時に液晶パネル２１４の次の水
平ラインを選択するよう動作する。こうして液晶パネル
２１４にはＸ駆動回路２０８から１ライン分の表示デー
タが１水平期間ごとに与えられ、ＹＭ動回路２１１によ
って１水平期間ごとに次のラインを選択することによっ
て１表示画面分の画像が液晶パネル２１４に表示される
。

〔発明が解決しようとする課題〕

上記従来技術は表示する１表示画面ライン数と液晶パネ
ルに表示されるライン数は等しいので表示する１表示画
面ライン数ばあらがしめ使用する液晶パネルのライン数
に合わせておく必要がある。

しかし従来、デイスプレィとしてＣＲＴを使用していた
システムにおいて定義されていた画面フォーマットを用
いているソフトウェアを液晶パネルをデイスプレィとす
るシステムでそのまま使うという要求がある。これはシ
ステムを小型・軽量化するためにデイスプレィをＣＲＴ
から液晶パネルに置き換えるがソフトウェアのデータ互
換性を保ち、従来ＣＲ，Ｔをデイスプレィとするシステ
ムで作成したデータをそのまま使おうとするものである
。この時上記従来技術ではＣＲＴの表示画面のライン数
がそのまま液晶デイスプレィの表示ライン数となってし
まうためＣＲＴでは１表示画面ライン数の異なる画面フ
ォーマットは、デイスプレィ上では解像度の異なる画面
となるが、液晶デイスプレィ上では画面の垂直方向の大
きさが異なる画面となり、解像度は一定のままとなる。

本発明は、ＣＲＴデイスプレィ用に作成された、１表示
画面ライン数の異なる（解像度の異なる）画面フォーマ
ットを、そのまま液晶デイスプレィを用いたシステムで
表示させた場合にも、液晶デイスプレィ上で従来のＣＲ
Ｔデイスプレィと同様に、解像度の異なる画面を表示さ
せることができるシステムを提供することを目的とする
。

〔課題を解決するための手段〕

上記目的を達成するために５本発明においては。

液晶デイスプレィの１水平ラインに与える１水平ライン
分の表示データを保持するラインメモリを設け、該ライ
ンメモリから液晶パネルに１水平ライン分のデータを与
えるＸＩＩＫ動回路にデータを与え、表示画面のフォー
マットから上記ラインメモリからの読み出しタイミング
と、上記Ｘ駆動回路に上記ラインメモリからデータを与
えるタイミング、更に液晶パネルの垂直方向のラインを
選択するＹ恥動回路を制御するタイミングを生成する画
面フォーマット制御部を設けたものである。

〔作用〕

１水平ライン分の表示データを保持するラインメモリは
、表示コントローラから出力する１水平ライン期間を周
期としてデータが更新されるが、画面フォーマット制御
部から出力するタイミング信号によって５ｘ駆動回路に
ラインメモリからデータを与えるタイミングを、１水平
ライン期間より短くすることができる。また同様に、Ｘ
駆動回路にラインメモリからデータを与えるタイミング
を出力しないことにより、一定期間Ｘ駆動回路に同じデ
ータを保持できる。こうして、従来デイスプレィにｍ水
平ライン（ｍは整数）を表示する期間内には、ｍ水平９
４２分のデータが液晶パネルに与えられていたものを、
１ライン分同じデータを与えてｍ＋１水平ライン分のデ
ータを、Ｘ駆動回路に与えることができる。このとき５
画面フォーマット制御部により、Ｙドライバによって液
晶パネルの次の水平ラインを選択するように切り換える
周期を従来１／（ｍ＋１）とすることにより。

液晶パネル上にはｍラインに一本分、表示ラインを補間
して表示することが可能となる。

〔実施例〕

以下、本発明の一実施例を第１図と第４図から第１０図
を用いて説明する。第１図は本発明を用いた液晶表示装
置の１実施例である。第１図のＭＰＵ２０１のアドレス
バス２０２、データバス２０３には表示コントローラ２
０４、ＶＲＡＭ２０５が接続されている。表示コントロ
ーラ２０４から出力される表示アドレス２０６は、ＶＲ
ＡＭ２０５に入力され、ＶＲＡＭ２０５から出力される
表示データ２０７は、ラインメモリ１０１に入力される
。ラインメモリ１０１から出力する表示データ１０２は
、ｘＨ動回路２０８に入力する。Ｘ駆動回路２０８から
出力するＸ駆動線２１３は、液晶パネル２１４に入力さ
れる。表示コントローラ２０４から８カする同期クロッ
ク２０９は、ラインメモリ１０１に入力し、表示コント
ローラ２０４から出力するＨクロック２１２は、ライン
メモリ１０１と、ＣＬＩ発生手段１０３と、リード信号
発生手段１０５に入力される１表示コントローラ２０４
から出力するＶクロック２１０は−ＣＬＩ発生手段１０
５と、ＦＬＭ発生手段１０９に入力される。表示コント
ローラ２０４から出力するリードクロック１１１は、Ｃ
Ｌ１発生手段１０３と、リード信号発生手段１０５と、
ＣＬ２発生手段１０７に入力される。

ＣＬＩ発生手段１０３から出力されるＣＬＩ信号。

１０４は、リード信号発生手段１０５と、Ｘ駆動回路２
０８と、ＦＬＭ発生手段１０９と、Ｙ駆動回路２］−１
に入力される。リード信号発生手段１０５から出力する
リード信号１０６は、ＣＬＩ発生手段１０１：、ＣＬ２
発生手段１０７と、ＦＬＭ発生手段１０９に入力される
。ＣＬ２発生手段１０７から出力するＣＬ２信号、１０
８は５ラインメモリ１０１と、　Ｘ１Ｍ動回路２０８に
入力される。ＦＬＭ発生手段１０９から出力するＦＬＭ
ｌｌｏは、Ｙｌｌｌｕ動回路２１１に入力される・Ｙ訃
動回路２１１から出力するＹＩ［Ｋ動線２１５は、液晶
パネル２１４に入力される。

第４図は第１図のＣＬＩ発生手段１０３の内部回路構成
図である。第４図において４０１は、■クロック２１０
をＨクロック２１２の立ち下がりで取り込み出力するラ
ッチ、４０２は、ラッチ４０１の出力をリードクロック
１１１の立上りで取り込み出力するラッチ、４０３は、
ラッチ４０１の出力とラッチ４０２の反転出力を入力し
、面入力がＩＨＩの時にＨ′を、その他のときにＩＭ　
を出力するアンドゲート、４０４は、リード信号１０６
をリードクロックの立上りで取り込み出力するラッチ、
４０５は、ラッチ４０４の出力をリードクロック１１１
の立上りで取り込み出力するラッチ、４０６は、ラッチ
４０４の反転出力とラッチ４０５の出力を入力し、面入
力がＨ′のときにＩＨＩ　を、その他のときにＩＬ＋　
を出力するアンドゲート、４０７は、アンドゲート４０
３とアンドゲート４０６の出力を入力し、どちらかがＨ
′のときにＨ′を、面入力がＩＬ＋のときにＦＬＩ　を
ＣＬＩ信号１０４に出力するオアゲートである。第５図
は、第４図のＣＬＩ発生手段１０３の動作タイミング図
である。第６図はリード信号発生手段１０５の内部回路
構成図である。第６図において、６０１は、ＣＬＩ信号
１０４がＩＨＩのときにリードクロック１１１の立ち下
がりでリセットされ０を出力し、ＣＬＩ信号がＩＬ＋　
ときにリードクロック１１１の立ち下がりで出力されて
いる値を１ずつ昇１＠にカウントアンプするカウンタ、
６０２は、カウンタ６０１の出力が水平表示ドツト数（
ここでは、わかりやすいように４とする）から１を引い
た数に等しくなるとＨ′をそうでないときにＩＬ＋　を
出力するコンパレータ、６０３は、コンパレータの出力
をリードクロック１１１の立上りで取り込み出力するラ
ッチ、６０４は、ＣＬＩ信号１０４をり一ドクロック１
１１の立上りで取り込み出力するランチ、６０５は、ラ
ッチ６０３の出力がＩＨＩ　になると＋Ｈ１を、ラッチ
６０４の出力がＨ′になるとＩ　ＬＩ　を出力するＲＳ
フリンプフロツプ、６０６は、リードクロック１１１を
反転し出力するインバータ、６０７は、ラッチ６０５の
出力をインバータ６０６の出力の立上りで取り込むラッ
チ、６０８は、Ｈクロック２１２とラッチ６１４の出力
を入力し、面入力がＩＨＩのときにＩＨＩを、その他の
ときに＋Ｌ＋　を出力するアンドゲ−ト、６０９は、Ｃ
ＬＩ信号１０４を入力し、反転信号を出力するインバー
タ、６１０は、アンドゲート６０８がＩＨＩ　になると
リセットされ、Ｔ　ＬＴを出力し、インバータ６０９の
出力の立上りで、出力がＴＨｊのときは′Ｌ″に５′Ｌ
′のときはＩＨＩに変化するラッチ、６１１は、アンド
ゲート６０８がＨ゛になるとリセットされ、′Ｌ′を出
力し、ラッチ６１０の反転出力の立上りで、出力がＩＨ
ＩのときはＴＬＴ　に、′Ｌ′のときはＩＨＩ　に変化
するラッチ、６１２は、ランチ６１０の出力とラッチ６
１１の出力を入力し、面入力がＩＨＩ　のときにＩＨＩ
　を、その他のときに′Ｌ′を出力するアンドゲート、
６１３は、Ｈクロック２１２とＶクロック２１０を入力
し、面入力がＴＬＴのときに＋Ｈ１を、その他のときに
ＴＬＴ　を出力するアンドゲート、６１４は、アンドゲ
ート６１３がＩＭ　のときにリセットされＴＬＴ　を出
力し、ＣＬＩ信号１０４の立上りでアンドゲート６１２
を取り込み出力するラッチ。

６１５は、ラッチ６０７の出力とラッチ６１４の反転出
力を入力し、面入力が＋Ｈ１のときに“Ｈ′をその他の
ときにＩＭ　をリード信号］−〇６に出力するアンドゲ
ートである。第７図は、第６図のリード信号発生手段の
動作タイミング図である。

第８図は、ＣＬ２発生手段１０７の内部回路構成図であ
る。第８図において８０１は、リード信号１０６とリー
ドクロック１１１を入力し、面入力がＩＨＩ　のときに
Ｈ゛を、その他のときにＬ′をＣＬ２信号１０８に出力
するアンドゲートである。第９図は、ＦＬＭ発生手段の
内部回路構成図である。第９図において、９０１は、リ
ード信号１０６を入力し反転信号を出力するインバータ
、９０２は、Ｖり０ツク２１０とＣＬＩ信号１０４を入
力し、面入力がＩＨＩ　のときにＨ゛を、その他のとき
に″　Ｌ′　を出力するアンドゲート、９０３は、アン
ドゲート９０２がＩＨＩになるとリセットされＩ　Ｌｌ
　　を出力し、リード信号１０６の立上りでＪ＋　を出
力するラッチ、９０４は、アンドゲート９０２がＩＨＩ
　になるとリセットされ？Ｌｌ　を出力し、インバータ
９０１の出力の立上りでＩＨＩ　を出力するラッチ、９
０５は、ラッチ９０３の出力とラッチ９０４の反転出力
が入力され、面入力がＩＨＩのときにＪＨＴ　を、その
他のときにＴＬＴ　をＦＬＭＩＩＯに出力するアンドゲ
ートである。

第１０図は、第１図の動作タイミング図である。

次に第１図の動作を第１０図を用いて詳細に説明する。

ＭＰＵ２０１は表示コントローラ２０４の表示動作を決
めるための表示コントローラ２０４の内部レジスタに（
図示せず）に値を設定する。

ＶＲＡＭ２０５には液晶パネル２１４に少なくても一画
面分の表示データをＭＰＵ２０１が書き込む６表示コン
トローラ２０４が表示を行うためにＶＲＡＭ２０５に表
示アドレス２０６を出力しＶＲＡＭ２０５から表示デー
タ２０７を読みだす。

表示データ２０７は第１０図の動作タイミング図に示す
ように１表示コントローラ２０４から出力する同期クロ
ック２０９に同期して出力し、Ｈクロック２１２の立ち
下がりエツジから次の立ち下がりエツジまでの期間が１
水平期間となり、ラインメモリ１０１に出力され、ライ
ンメモリ１０１はＨクロック２１２によりリセットされ
同期クロｙり２０９に従い順次表示データ２０７を取り
込むことで１水平期間分の表示データ２０７をすべて取
り込む。次にＣＬＩ発生手段１０３は、■クロック２１
０がＨ゛の時にＨクロック２１２が入力されると第４図
のラッチ４０１により取り込まれ、ラッチ４０２とアン
ドゲート４０３によりパルスが生成され、オアゲート４
０７をとうして第５図に示すようにＣＬＩ信号１０４に
出力する。

次にリード信号発生手段１０５は、そのＣＬＩ信号１０
４を入力し、第６図に示すようにＣＬＩ信号１０４によ
りカウンタ６０１をリセットし１水平期間分のリードク
ロック１１１をカウントし、ＲＳフリップフロップ６０
５により第７図に示すように１水平期間の読み出し期間
を示すリード信号１０６を生成する。リード信号１０６
は、ＣＬ２発生手段に入力され、第８図に示すようにり
一ドクロツク１１１とアンドゲート８０１に入力され、
１水平期間にラインメモリ１０１から読みだすデータ数
分のクロックをＣＬ２信号１０８に出力する。ラインメ
モリ１０１は、ＣＬＩ信号１０４によりリセットされ、
ＣＬ２信号により順次読みだされ１水平期間分表示デー
ダが表示データ１０２に出力される。一方ＣＬＩ発生手
段においては、リード信号１０６が入力されたことによ
り第４図のラッチ４０４とラッチ４０５とアンドゲート
４０６により第５図に示すようにＣＬＩ信号１０４が発
生される。このうようにして再びＣＬ１信号１０４が発
生されたことでリード信号１０６が発生、ＣＬ２信号１
０８が発生して、ラインメモリ１０１より読みたしがお
こなわれ１表示データデータ１０２に出力される。

一方ＦＬＭ発生手段は、第９図に示すように、■クロッ
ク２１０がＩＨＩの期間にＨクロック２１２が入力され
た後のリード信号１０６により生成されＦＬＭＩ　１０
に出力される。以上説明した動作により、第１０図に示
すようにリード信号２０７が同期クロック２０９の４／
３倍の周波数であるために、Ｈクロック２１２の３周期
期間にＣＬＩ信号１０４が４周期を繰り返す。またリー
ド信号１０６は、リード信号発生手段］−０５が第６図
に示すようにラッチ６１０、ラッチ６１１、アントゲー
ト６１２、ラッチ６１４により、Ｈクロック２１２の３
周期期間に、３回のみ発生するように制限しているため
に、第１０図のようになり、Ｘ訃動回路２０８にＣＬ　
］、信号１０４の４パルスに３回表示データ１０２が入
力され、Ｘ駈動線２１３にＣＬＩ信号４パルスに３回呂
力される。

これに対して、Ｙ駆動回路には、ＣＬＩ信号１０４が入
力されるために、ＣＬＩ信号１０４の１パルス毎に液晶
パネル２１４の表示ラインを走査する。以上のようにし
て、３水平期間に、１水平期間のデータを２回表示する
ことにより３ラインを４ラインの液晶パネルに表示を、
３００ラインを４００ラインの液晶パネルに表示するこ
とが可能である。

以上説明した実施例は、３ラインのデータを４ラインに
変換するものであった。このため４００ライン表示を４
８０ライン表示にすることが不可能である。

次に第１１図から第１３図を用いてストレッチを行う行
数を制御する本発明の１実施例を説明する。第１１図は
、本発明を用いた液晶表示装置の構成図である。第１１
図において１１０１は、ＣＬ１信号を入力しストレッチ
するか、しないかの制御をするストレッチ制御手段であ
る。その他のものについては第１図で説明したものと同
じ動作をする。第１２図は、ストレッチ制御手段１１０
１の内部構成図である。第１２図において１２０１は、
Ｖクロック２１０とＨクロック２１２を入力し、面入力
がＩＨＩ　のときに“Ｈ′を、その他のときに“　Ｌ′
　を出力するアンドゲート、１２０２は、アンドゲート
１２０１がＩＨＩになるとリセットされＩＬ＋　を、リ
ード信号１０６の立上りでＩＨＩ　を出力するラッチ、
１２０３は、ラッチ１２０２の出力をリードクロック１
１１の立上りでラッチし出力するラッチ、１２０４は、
ラッチ１２０３の出力をリードクロック１１１の立上り
でラッチするランチ、１２０５は、ランチ１２０３の出
力とラッチ１２０４の反転出力を入力し１両入力が′王
（２のときに′Ｈ′を、その他のときにＩＬ＋　を出力
するアンドゲート、１．２０６は、ＣＩ−１信号１２０
６を入力し反転信号を出力するインバータ、１２０７は
、アンドゲート４２０５が’Ｈ’　になるとリセットさ
れ＋ＬＩ　　を出力し、インバータ１２０６の出力が立
ち上がると、出力が′Ｌ′あればＨ’　を、′Ｈ′であ
れば′Ｌ″を出力するランチ、１２０８は、ラッチ１２
０７とランチ１２０９の出力を入力し１両人力が異なっ
ているときに’ＩＩ’　を、同しときにＩＬ＋　を出力
するエフシフルーシブオアゲート、１２０９は、エフシ
フルーシブオアゲート１２０８をインバータ１２０６の
立上りでラッチし、出力するラッチ。

１２１０は、ラッチ１２０７とラッチ１２０９の出力を
入力し、面入力がＩＨＩ　のときに′Ｈ′を出力し、そ
の他のときに′Ｌ″を出力するアンドゲート、１２１１
は、アンドゲート１２０５が２Ｈ′になるとリセットさ
れアンドゲート１２１０の立ちｒがりでＯから４を繰返
しカウントアンプする５進カウンタ、１２１２は、アン
ドゲート１２１ｏの出力と５進カウンタの最下位ビット
を入力し両人力がＩＨＩのときに゛　Ｌ′をその他のと
きにＩＨＩ　を出力するナントゲート、１２１３は、Ｃ
ＬＩ信号１０４とナンドゲー）−１２１２の出力を入力
し両人力がＨ′のときにＩＨＩ　を、その他のときにＩ
ＬＩ　をストレッチＣＬ１信号に出力するアンドゲート
である。第１３図は５第１２図のストレッチ制御手段１
１ｏ１の動作タイミング回である。

次に第１１図の動作について説明する。第１１図は、第
１図で説明したように動作し、ストレッチ制御手段１１
０１にＣＬＩ信号１０４が入力される、ストレッチ制御
手段１１ｏ１は、第１２図のように構成されていること
がら、次のように動作する。■タロツク２１０がＩＨＩ
のときにＨクロック２１−２が入力されるとアンドゲー
ト１２０１がＩＨＩ　を出力しラッチ１２０２がリセッ
トされＩＬＩ　を出力し、次に入力されるリード信号１
０６の立上りでＨ′を出力する。ラッチ１２０１の出力
は、ラッチ１２０３とランチ１２０４によりシフトされ
、ラッチ１２ｏ２の出力が立ち下がるとアンドゲート１
２ｏ５がらパルスが出力され、ラッチ１２ｏ７、ラッチ
１２０９゜５進カインタ１２１１がリセットされる。Ｘ
ＣＬ１信号１０４が入力されるとラッチ１２ｏ７とラッ
チ１２０９がＸＣＬＩ信号］、　０９の立ち下がりで・
１進カウンタとして動作する。ラッチ１２ｏ７とラッチ
１２１０の出力がともにＨ’であるとアンドゲート】−
２１０はＨ′を出力し、５進カウンタ１２１１をカウン
トアツプする。この時５進カウンタの出力の最下位ビッ
トが’Ｈ’であるとアントゲート１２１０の出力がナン
トゲート１２】２をとうして出力されて、アンドゲート
１２１３でＣＬＬ信号１０４をマスクする。以上説明し
た動作によりＸＣＬＬ信号］−０４は、第１３図に示す
ように、Ｈクロック２１２の３周期間に１回のストレッ
チを行うためのパルスが１５周期に２回マスクされ、こ
れにより１５ラインが１．８ラインにストレッチさり、
４００ラインが４８０ラインにストレッチされる。この
ようにして４００ラインの表示を４８０ラインにストレ
ッチすることが可能である。またここでは４００ライン
を４００ラインにストレッチしているがその他の場合で
も５進カウンタを他の進数に変えること、及びナントゲ
ート１２１２のデコードを変えることでＸＣＬ１信号１
０４のマスク位置を変え、他のストレッチも実現できる
。

以上説明した実施例では１種類のストレッチ表示のみ可
能である。これについては、ストレッチ制御手段の出力
を切り換えることで各種のストレッチが可能であり、こ
れにより各種の表示が、１枚の液晶表示パネルに表示可
能である。第１４図にその例を示す。第１４図は、第１
１図のストレッチ制御手段１１０１を各種のストレチに
対応可能にした内部回路構成図である。第１４図におい
て、１４０１は、５進カウンタ１２１１の最上位ビット
と、アンドゲート１２１０を入力し、両人力がＩＨＩ　
のときにＩ　Ｌｌ　を、その他のときに′ト■°　を出
力するテン１〜ゲート、１・１０２は、アンドゲート１
２１０の出力を入力し、反転し出力するインバータ、１
４０３は、入力ライン数を示すモード信号でモード０信
号、１４０４は、同様に入力ライン数を示すモード信号
でモード１信号であり、モード１信号１４ｏ４、モード
０信号１４０３が、’　Ｌ、Ｌ’　（７）とき−４８０
−ｙイン、Ｌ、Ｈ’のとき４５０ライン、”Ｈ，Ｌ’の
とき４００ライン、’Ｈ，Ｈ’（７）とき３６０ライン
の入力を示す。１４ｏ５は、モード１信号】４０４、モ
ード０信号１４ｏ３が、’　Ｌ、Ｌ’のときＱＯに、’
Ｌ、Ｈ’のときＱｌに、′Ｈ１Ｌ゛のときＱ２に、’Ｈ
，Ｈ’のときＱ３に′１１′を出力するデコード手段で
ある。〕４ｏ６は、デコード手段１４０５のＱＯが２■
（°のときにインバータ１４０２の出力を出力し、その
他のときに＋　Ｌｌ　を出力するアンドゲート、１４ｏ
７は、デコード手段１４ｏ５のＱｌがＩＨＩのときにア
ンドゲート１４０１の出力を出力し、その他のときに′
Ｌ″を出力するアンドゲート、１４ｏ８は、デコード手
段］４０５のＱ２が′Ｈ″のときにアンドゲート１２１
２の出力を出力し、その他のときに′　Ｌ″を出力する
アンドゲート、１４ｏ９は。

デコード手段１４０５のＱ３がＩＨＩのときにＩＨＴを
出力し、その他のときにＩＨＴ　を出力するアンドゲー
ト、１４１０は、アンドゲート１４０６から１４０９の
うちいずれかがＩＨＩのときにＩＨＩ　を出力するオア
ゲートである。

次に第１４図の動作について説明する。ナントゲート１
２１２の出力は、第１２図で説明した動作と同じである
。ナントゲート１４０１は、５進カウンタ１２１１の最
上位ビットを入力しているので、５進カウンタ１２１１
が、０から４までカウントすることから４のときのみア
ンドゲート１２１０の出力を反転して出力する。インバ
ータ１４０は、アンドゲート１２１０の出力を反転して
出力する。以上より、４８０ラインの表示データを入力
するときには、デコード手段１４０５のＱＯが′Ｈ′に
なることから、インバータ１４０２の出力がアンドゲー
ト１４０６とオアゲト１４１０をとうしてアンドゲート
１２１３に出力される。このためストレッチを行うライ
ンのＣＬＩ信号１０４が毎回マスクされ、ストレッチを
行わず、これにより入力４８０ラインが、そのまま液晶
パネルに４８０ラインとして表示される。

４５０ラインの表示データを入力するときには。

デコード手段１４０５のＱｌがＩＨＩ　になることから
、ナントゲート１４０１の出力がアンドゲート１４０７
とオアゲート１４１０をとうしてアンドゲート１２１３
に出力される。このためストレッチを行うラインのＣＬ
Ｉ信号１０４が５回に４回マスクされ、これにより入力
１５ラインが１６ラインにストレッチされ、４５０ライ
ンが、液晶パネルに４８０ラインとして表示される。４
００ラインの表示データを入力するときには、デコート
手段１４０５のＱ２がＩＨＴ　になることから、ナント
ゲート１２１２の出力がアンドゲート１４０８とオアゲ
ート１４１０をとうしてアンドゲート１２１３に出力さ
れる。このためストレッチを行うラインのＣＬＩ信号１
０４が５回に１回マスクされ、これにより入力１５ライ
ンが１８ラインにストレッチされ、４００ラインが、液
晶パネルに４８０ラインとして表示される。３６０ライ
ンの表示データを入力するときには、デコード手段１４
０５のＱ３がＩＨＩになることから、アンドゲート１４
０９がＩＨＩ　を出力し、オアゲート１４１０をとうし
てアンドゲート１２１３に′Ｈ′が出力される。このた
めストレッチを行うラインのＣＬＩ信号】０４がマスク
されず、これにより入力１５ラインが２０ラインにスト
レッチされ、３６０ラインが、液晶パネルに４８０ライ
ンとして表示される。以上のように各種の入力ライン数
を１つの液晶パネルにストレッチを行い表示可能である
。

以上説明した実施例では、モード信号を入力してストレ
ッチの切り換えを行っていたが、これはＣＰＵによる方
法、スイッチによる方法、■タロツク２１０．Ｈクロッ
ク２１２の極性を変え、これを検知して切り換える方法
、■クロック２１０の１周期期間のＨクロック２１２の
パルス数をカウウンタによりカウントし、これにより切
り換える方法なども可能である。

〔発明の効果〕

本発明によれば、入力表示データ中、］−ラインを数ラ
インに２回表示することができるので、入力表示画面の
ライン数と液晶パネルの表示可能ライン数が異なっても
、液晶パネルの全面に入力表示データを表示することが
できる。また、入力表示データの表示解像度を検出し、
２回表示を行うラインの周期を制御することで、各種の
入力表示データを１枚の液晶パネルの全面に表示可能で
あり、これによりＣＲＴを用いたパソコンと互換性のあ
る液晶表示装置を用いたパソコンを実現することが可能
である。

【図面の簡単な説明】

第１図は、本発明を使用した液晶表示装置の１実施例の
構成図２第２図は、従来の液晶表示装置の構成図、第３
図は、第２図の動作タイミング図。 第４図は、第１図のおけるＣＬＩ発生手段の内部回路図
、第５図は、第４図の動作タイミング図。 第６図は、第１図のリード信号発生手段の内部口Ｊ！Ｉ
！図、第７図は、第６図の動作タイミング図、第８図は
、第１図のＣＬ２発生手段の内部回路図。 第９図は、第１図のＦＬＭ発生手段の内部回路図。 第１０図は、第１図の動作タイミング図、第１１図は、
本発明を利用した液晶表示装置の他の１実施例を示す図
、第１２図は、第１１図のストレッチ制御手段の内部回
路図、第１３図は、第１２図の動作タイミング図、第１
４図は第１２図の他の１実施例を示す図である。 〔符号の説明〕 １０１・・・ラインメモリ、１０２・・・表示データ。 １０３・・・ＣＬＩ発生手段、１０４・・・ＣＬＩ信号
。 １０５・リード信号発生手段、１０６・　リード信号、
１０７・・・ＣＬ２発生手段、１０８・・ＣＬ２信号、
１０９・・ＦＬＭ発生手段、１１０・・・ＦＬＭ。 １１１・・・リードクロック、２０１・・・ＭＰＵ。 ２０２・・・アドレスバス、２０３・・・データバス。 ２０４・・・表示コントローラ、２０５・・・ＶＲＡＭ
。 ２０６・・・表示アドレス、２０７・・・表示データ。 ２０８−　ｘ赴動回路、２０９　同期クロック。 ２１０・・Ｖクロック、２１１・・ＹＱ動回路。 ２１２・・−１（タロツク、２１３・Ｘ駆動線、２１４
・・液晶パネル、２１５・・Ｙ駆動線、４０１・・・ラ
ッチ、４０２・・・ランチ、４０３・・アンドゲート。 ４０４・ラッチ、４０５・・ラッチ、４ｏ６・・アント
ゲ−１−，４０７・・・オアゲート、６０１・・・カウ
ンタ、６０２・・・コンパレータ、６０３・・ラッチ。 ６０４・・ラッチ、６０５−・ラッチ、６０６・・イン
バータ、６０７・ラッチ、６０８−・アンドゲート。 ６０９・・インバータ、６１０・　ラッチ、６１トラン
チ、６１２・・アンドゲート、６１３・・・アントゲー
ト、６１４・・ランチ、６１５　・アンドゲート。 ８０１　　アンドゲート、９０トインバータ。 ９０２・アントゲート、９０３・ラッチ、９０４ラツチ
、９０５・・アンドゲート、１１０１・・ストレッチ制
御手段、１１０２・ストレッチＣＬ　１信号、１２０１
・・・アンドゲート、１２０２・・・ラッチ、１２０３
・・・ランチ、１２０４・・・ラッチ。 １２０５・・・アンドゲート、１２０６・・・インバー
タ。 １２０７・・・ラッチ、１２０８・・エフシフルーシブ
オア、１２０９・・・ラッチ、１２１０・・・アンドゲ
ート、１２１１・・・５進カウンタ、１２１２・・・ナ
ントゲート、１２１３・・・アンドゲート、１４０トナ
ンドゲート、１４０２・・・インバータ、１４０３・・
モード０信号、１４０４・・・モード１信号。 １４０５・・・デコード手段、１４０６・・アンドゲー
ト、１４０７・・・アンドゲート、１４０８・・アンド
ゲート、１４０９・・・アンドゲート、１４１０・オア
ゲート 第　１　口 ／Ｄイ 第 ′２ ム 図 ２θ１ ２θ２ ｚ／４ 第 図 第 図 ｃＬ＋　　／θ４ 鵠 し 第　ｂ 図 第 図 ゛ノー〉・イｇｔｌａｔ 第 躬 第 図 藺 第 第

Claims (1)

1. 【特許請求の範囲】 １、垂直同期信号と、水平同期信号と、クロックと、該
   クロックに同期して出力される表示データを発生する表
   示データタイミング発生部と、マトリックス型表示パネ
   ルから構成されるマトリックス型表示装置において、 少なくとも１水平期間の該表示データを記憶するライン
   メモリから該水平同期信号のｎ水平期間にｎ＋１水平期
   間の読みだしを行う、リードタイミング信号と、前記マ
   トリックス型表示パネルの表示制御信号を生成し、該ラ
   インメモリに対して、該水平同期信号と該クロックで該
   表示データを書き込み、該ラインメモリから、該リード
   タイミング信号により読みだしをおこない、該ラインメ
   モリから読みだしたデータを該マトリックス型表示装置
   のＸ駆動回路に対して与え、該表示制御信号を該マトリ
   ックス型表示装置のＸ駆動回路とＹ駆動回路に与えるこ
   とでストレッチ表示を行うことを特徴とするマトリック
   ス型表示装置のストレッチ制御方法。 ２、請求項１記載のストレッチ制御方法において、表示
   制御信号を選択制御することを特徴とするマトリックス
   型表示装置のストレッチ制御方法。 ３、請求項２記載のストレッチ制御方法において、垂直
   同期信号と水平同期信号の極性より入力表示画面の解像
   度を自動的に判定することを特徴とするマトリックス型
   表示装置のストレッチ制御方法。 ４、請求項３記載のストレッチ制御方法において、垂直
   同期信号の１周期期間の時間から入力表示画面の解像度
   を自動的に判定することを特徴とするマトリックス型表
   示装置のストレッチ制御方法。 ５、垂直同期信号と、水平同期信号と、クロックと、該
   クロックに同期して出力される表示データを発生する表
   示データタイミング発生部と、マトリックス型表示パネ
   ルから構成されるマトリックス型表示装置において、 少なくとも１水平期間の該表示データを記憶するライン
   メモリと、該ラインメモリから該水平同期信号のｎ水平
   期間にｎ＋１水平期間の読みだしを行う、リードタイミ
   ング信号と、前記マトリックス型表示パネルの表示制御
   信号を生成する表示制御部を設け、該ラインメモリに対
   して、該水平同期信号と該クロックで該表示データを書
   き込み、該ラインメモリから、該リードタイミング信号
   により読みだしをおこない、該ラインメモリから読みだ
   したデータを該マトリックス型表示装置のＸ駆動回路に
   対して与え、該表示制御信号を該マトリックス型表示装
   置のＸ駆動回路とＹ駆動回路に与えることでストレッチ
   表示を行うことを特徴とするマトリックス型表示装置の
   ストレッチ制御装置。 ６、請求項５記載のストレッチ制御装置において、表示
   制御信号を選択制御する手段を設けたことを特徴とする
   マトリックス型表示装置のストレッチ制御装置。 ７、請求項６記載のストレッチ制御装置において、表示
   制御信号を選択制御する前記制御手段を複数もち、入力
   解像度を示すモード信号を入力して、該モード信号によ
   り複数の前記制御手段の出力を切り換えることを特徴と
   するマトリックス型表示装置のストレッチ制御装置。 ８、請求項７記載のストレッチ制御装置において、垂直
   同期信号と水平同期信号の極性より入力表示画面の解像
   度を自動的に判定する手段を設けたことを特徴とするマ
   トリックス型表示装置のストレッチ制御装置。 ９、請求項７記載のストレッチ制御装置において、垂直
   同期信号の１周期期間の時間から入力表示画面の解像度
   を自動的に判定する手段を設けたことを特徴とするマト
   リックス型表示装置のストレッチ制御装置。