JPH04308929A - 並列計算機 - Google Patents
並列計算機Info
- Publication number
- JPH04308929A JPH04308929A JP7327291A JP7327291A JPH04308929A JP H04308929 A JPH04308929 A JP H04308929A JP 7327291 A JP7327291 A JP 7327291A JP 7327291 A JP7327291 A JP 7327291A JP H04308929 A JPH04308929 A JP H04308929A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic processing
- storage means
- parallel
- operations
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 abstract description 2
- 238000000926 separation method Methods 0.000 abstract 2
- 101150071111 FADD gene Proteins 0.000 description 7
- 102100026693 FAS-associated death domain protein Human genes 0.000 description 7
- 101000911074 Homo sapiens FAS-associated death domain protein Proteins 0.000 description 7
- 201000008103 leukocyte adhesion deficiency 3 Diseases 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Advance Control (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、並列処理可能な複数の
オペレーションにより複数の演算処理部での演算処理を
同時に実行可能にした並列計算機に関するものである。
オペレーションにより複数の演算処理部での演算処理を
同時に実行可能にした並列計算機に関するものである。
【０００２】
【従来の技術】例えば、科学技術計算などに用いられる
計算機は、ますます複雑な数値計算処理が要求されるよ
うになっており、これらの計算結果の信頼性、制度など
を確保するために、膨大な計算量が必要とされている。
計算機は、ますます複雑な数値計算処理が要求されるよ
うになっており、これらの計算結果の信頼性、制度など
を確保するために、膨大な計算量が必要とされている。
【０００３】しかして、従来、このような分野に投入さ
れ、大量データの高速処理を実現するものとして、並列
処理方式を導入した並列計算機が知られている。
れ、大量データの高速処理を実現するものとして、並列
処理方式を導入した並列計算機が知られている。
【０００４】このような並列計算機は、半導体技術の急
速な進歩により、１チップ上に多数のＣＰＵを集積して
密結合に構成したもので、その一例として、演算オペレ
ーションの並列処理を行うＶＬＩＷ（Ｖｅｒｙ Ｌｏ
ｎｇ ＩｎｓｔｒｕｃｔｉｏｎＷｏｒｄ）型の並列計
算機が実用化されている。
速な進歩により、１チップ上に多数のＣＰＵを集積して
密結合に構成したもので、その一例として、演算オペレ
ーションの並列処理を行うＶＬＩＷ（Ｖｅｒｙ Ｌｏ
ｎｇ ＩｎｓｔｒｕｃｔｉｏｎＷｏｒｄ）型の並列計
算機が実用化されている。
【０００５】このＶＬＩＷ型計算機は、同時に実行可能
な演算処理部を複数個持っており、実行される各オペレ
ーション（ＶＬＩＷ命令）が各演算処理部に対応する演
算指定フィールドを持ち、長い固定長のフォーマットを
とるようになっている。
な演算処理部を複数個持っており、実行される各オペレ
ーション（ＶＬＩＷ命令）が各演算処理部に対応する演
算指定フィールドを持ち、長い固定長のフォーマットを
とるようになっている。
【０００６】図３は、ＶＬＩＷ型の並列計算機の一例を
示すもので、同時に実行可能な演算処理部としてフロー
ティング乗算処理部（ＦＭＵＬ ＵＮＩＴ）１、フロ
ーティング加算処理部（ＦＡＤＤ ＵＮＩＴ）２、２
個の整数演算処理部（ＩＡＤＤＵＮＩＴ）３、４、分岐
処理部（ＪＵＭＰ ＵＮＩＴ）５の合計５個を備えて
いる。 そして、キャッシュメモリ６のオペレーションフィール
ドに格納されるフローティング乗算オペレーションｆｍ
ｕｌがフローティング乗算処理部（ＦＭＵＬＵＮＩＴ）
１１で、フローティング加算オペレーションｆａｄｄが
フローティング加算処理部（ＦＡＤＤ ＵＮＩＴ）１
２で、整数加算オペレーションｉａｄｄおよびメモリア
クセスｍｅｍが整数演算処理部（ＩＡＤＤ ＵＮＩＴ
）３、４で、そして、コンディショナルジャンブオペレ
ーションｊｕｍｐｃが分岐処理部（ＪＵＭＰ ＵＮＩ
Ｔ）５で、それぞれ同時実行されるようになっている。
示すもので、同時に実行可能な演算処理部としてフロー
ティング乗算処理部（ＦＭＵＬ ＵＮＩＴ）１、フロ
ーティング加算処理部（ＦＡＤＤ ＵＮＩＴ）２、２
個の整数演算処理部（ＩＡＤＤＵＮＩＴ）３、４、分岐
処理部（ＪＵＭＰ ＵＮＩＴ）５の合計５個を備えて
いる。 そして、キャッシュメモリ６のオペレーションフィール
ドに格納されるフローティング乗算オペレーションｆｍ
ｕｌがフローティング乗算処理部（ＦＭＵＬＵＮＩＴ）
１１で、フローティング加算オペレーションｆａｄｄが
フローティング加算処理部（ＦＡＤＤ ＵＮＩＴ）１
２で、整数加算オペレーションｉａｄｄおよびメモリア
クセスｍｅｍが整数演算処理部（ＩＡＤＤ ＵＮＩＴ
）３、４で、そして、コンディショナルジャンブオペレ
ーションｊｕｍｐｃが分岐処理部（ＪＵＭＰ ＵＮＩ
Ｔ）５で、それぞれ同時実行されるようになっている。
【０００７】しかして、いま、シーケンシャルオペレー
ションコードとして、図示するようなＩ１〜Ｉ１６のオ
ペレーション列７が与えられると、これらオペレーショ
ン列７は、オプティマイザ８により命令長一定のＶＬＩ
Ｗ命令、ここでは、フローティング乗算オペレーション
ｆｍｕｌ、フローティング加算オペレーションｆａｄｄ
、整数加算オペレーションｉａｄｄ、メモリアクセスｍ
ｅｍおよびコンディショナルジャンプオペレーションｊ
ｕｍｐｃの各オペレーションを１つの単位とした命令長
一定のＶＬＩＷ命令が生成される。
ションコードとして、図示するようなＩ１〜Ｉ１６のオ
ペレーション列７が与えられると、これらオペレーショ
ン列７は、オプティマイザ８により命令長一定のＶＬＩ
Ｗ命令、ここでは、フローティング乗算オペレーション
ｆｍｕｌ、フローティング加算オペレーションｆａｄｄ
、整数加算オペレーションｉａｄｄ、メモリアクセスｍ
ｅｍおよびコンディショナルジャンプオペレーションｊ
ｕｍｐｃの各オペレーションを１つの単位とした命令長
一定のＶＬＩＷ命令が生成される。
【０００８】ここで、オプティマイザ８は、コンパイラ
の発生したシーケンシャルなオペレーション列を、演算
の順序依存関係、制御依存関係の制約を考慮して、同時
に実行可能なオペレーション数が最大になるように並べ
換えてＶＬＩＷ命令を生成するためのソフトウェアであ
る。そして、上述のＩ１〜Ｉ１６で与えられるオペレー
ション列７が、各オペレーション間にいくつかの演算順
序依存関係が存在し、オペレーションの並べ換えの自由
度を制限しているものとし、具体的に、矢印の出発点の
オペレーションは、必ず矢印の到達点のオペレーション
より先に実行されなくてはならず、また、ｊｕｍｐ命令
をはさんで前後に配置されるオペレーションは、当然の
ことながら同じ命令に属することはできないものとする
と、各命令単位にまとめられてメインメモリ９上にロー
ドされるそれぞれのＶＬＩＷ命令は、同時実行できるオ
ペレーション数が処理部の数に満たない場合には、ＮＯ
Ｐ（ｎｏ−ｏｐｅｒａｔｉｏｎ）が挿入され、（Ｉ１、
Ｉ２、Ｉ４、Ｉ５、Ｉｎ）、（Ｉ７、Ｉ３、Ｉ６、Ｉｎ
、Ｉｎ）、（Ｉｎ、Ｉ８、Ｉ９、Ｉ１０、Ｉｎ）、（Ｉ
ｎ、Ｉｎ、Ｉ１１、Ｉｎ、Ｉ１２）、…のように構成さ
れることになる。
の発生したシーケンシャルなオペレーション列を、演算
の順序依存関係、制御依存関係の制約を考慮して、同時
に実行可能なオペレーション数が最大になるように並べ
換えてＶＬＩＷ命令を生成するためのソフトウェアであ
る。そして、上述のＩ１〜Ｉ１６で与えられるオペレー
ション列７が、各オペレーション間にいくつかの演算順
序依存関係が存在し、オペレーションの並べ換えの自由
度を制限しているものとし、具体的に、矢印の出発点の
オペレーションは、必ず矢印の到達点のオペレーション
より先に実行されなくてはならず、また、ｊｕｍｐ命令
をはさんで前後に配置されるオペレーションは、当然の
ことながら同じ命令に属することはできないものとする
と、各命令単位にまとめられてメインメモリ９上にロー
ドされるそれぞれのＶＬＩＷ命令は、同時実行できるオ
ペレーション数が処理部の数に満たない場合には、ＮＯ
Ｐ（ｎｏ−ｏｐｅｒａｔｉｏｎ）が挿入され、（Ｉ１、
Ｉ２、Ｉ４、Ｉ５、Ｉｎ）、（Ｉ７、Ｉ３、Ｉ６、Ｉｎ
、Ｉｎ）、（Ｉｎ、Ｉ８、Ｉ９、Ｉ１０、Ｉｎ）、（Ｉ
ｎ、Ｉｎ、Ｉ１１、Ｉｎ、Ｉ１２）、…のように構成さ
れることになる。
【０００９】そして、メインメモリ９にロードされた各
ＶＬＩＷ命令は、命令キッャッシュ制御回路１０の制御
によりキャッシュメモリ６のオペレーションフィールド
にフローティング乗算オペレーションｆｍｕｌ、フロー
ティング加算オペレーションｆａｄｄ、整数加算オペレ
ーションｉａｄｄ、メモリアクセスｍｅｍおよびコンデ
ィショナルジャンブオペレーションｊｕｍｐｃとして格
納されるとともに、それぞれフローティング乗算処理部
（ＦＭＵＬ ＵＮＩＴ）１、フローティング加算処理
部（ＦＡＤＤ ＵＮＩＴ）２、２個の整数演算処理部
（ＩＡＤＤ ＵＮＩＴ）３、４、分岐処理部（ＪＵＭ
Ｐ ＵＮＩＴ）５に供給されて、同時実行されること
になる。
ＶＬＩＷ命令は、命令キッャッシュ制御回路１０の制御
によりキャッシュメモリ６のオペレーションフィールド
にフローティング乗算オペレーションｆｍｕｌ、フロー
ティング加算オペレーションｆａｄｄ、整数加算オペレ
ーションｉａｄｄ、メモリアクセスｍｅｍおよびコンデ
ィショナルジャンブオペレーションｊｕｍｐｃとして格
納されるとともに、それぞれフローティング乗算処理部
（ＦＭＵＬ ＵＮＩＴ）１、フローティング加算処理
部（ＦＡＤＤ ＵＮＩＴ）２、２個の整数演算処理部
（ＩＡＤＤ ＵＮＩＴ）３、４、分岐処理部（ＪＵＭ
Ｐ ＵＮＩＴ）５に供給されて、同時実行されること
になる。
【００１０】ところが、このようにしてメインルモリ９
上にロードされるそれぞれ各命令単位にまとめられるＶ
ＬＩＷ命令は、同時に実行可能なオペレーション数が各
処理部の数に満たない場合にＮＯＰが挿入されるように
なるので、オブジェクトプログラムが不必要に大きくな
ってしまい、メインメモリ９での使用効率が低下するだ
けでなく、メインメモリ９よりキャッシュメモリ６に対
して無駄なデータ転送が行われ、実質的なメモリバンド
幅を低下させるとともに、計算機としての処理時間も大
きくなってしまう欠点があった。
上にロードされるそれぞれ各命令単位にまとめられるＶ
ＬＩＷ命令は、同時に実行可能なオペレーション数が各
処理部の数に満たない場合にＮＯＰが挿入されるように
なるので、オブジェクトプログラムが不必要に大きくな
ってしまい、メインメモリ９での使用効率が低下するだ
けでなく、メインメモリ９よりキャッシュメモリ６に対
して無駄なデータ転送が行われ、実質的なメモリバンド
幅を低下させるとともに、計算機としての処理時間も大
きくなってしまう欠点があった。
【００１１】ちなみに、このような並列計算機では、同
時に実行できるプログラム処理の並列度は、特殊なプロ
グラムで４以上得られるが、通常のプログラムでは１．
５〜２と低くなり、効率が悪いことが知られている。
時に実行できるプログラム処理の並列度は、特殊なプロ
グラムで４以上得られるが、通常のプログラムでは１．
５〜２と低くなり、効率が悪いことが知られている。
【００１２】
【発明が解決しようとする課題】このように従来の並列
計算機では、メインメモリ上にロードされるＶＬＩＷ命
令は、同時に実行できるオペレーション数が各処理部の
数に満たない場合に、ＮＯＰが挿入されることから、メ
インメモリでのオブジェクトプログラムが不必要に大き
くなってしまい、その使用効率が低下するだけでなく、
メインメモリよりキャッシュメモリに無駄なデータ転送
が行われるという問題点があった。
計算機では、メインメモリ上にロードされるＶＬＩＷ命
令は、同時に実行できるオペレーション数が各処理部の
数に満たない場合に、ＮＯＰが挿入されることから、メ
インメモリでのオブジェクトプログラムが不必要に大き
くなってしまい、その使用効率が低下するだけでなく、
メインメモリよりキャッシュメモリに無駄なデータ転送
が行われるという問題点があった。
【００１３】本発明は、上記事情に鑑みてなされたもの
で、メインメモリでのオブジェクトプログラムを最小限
にでき、無駄なデータ転送を防止することができる並列
計算機を提供することを目的とする。
で、メインメモリでのオブジェクトプログラムを最小限
にでき、無駄なデータ転送を防止することができる並列
計算機を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明の並列計算機は、
所定のオペレーション列を並列処理可能な複数のオペレ
ーションからなるグループ単位で並べ換えるとともに、
これらオペレーショングループの先頭または最後尾に区
切り情報を付加するオペレーション並べ換え手段、この
オペレーション並べ換え手段で生成されたオペレーショ
ンプログラムが格納される第１の記憶手段、並列処理可
能な複数の演算処理部を有する演算処理手段、この演算
処理手段の各演算処理部に対応する各オペレーションを
格納するオペレーションフィールドを有する第２の記憶
手段、上記第１の記憶手段に格納されたオブジェクトプ
ログラムについて区切り情報をサーチしながら上記第２
の記憶手段のオペレーションフィールドに各グループの
対応するオペレーションを書き込むとともに、該オペレ
ーションフィールドに対応するオペレーションが見付か
らないと、当該オペレーションフィールドにｎｏｐオペ
レーションを書き込み、且つ上記第２の記憶手段のオペ
レーションフィールドに格納される複数のオペレーショ
ンを上記演算処理手段の対応する演算処理部に供給し演
算処理を実行させる制御手段により構成したものである
。
所定のオペレーション列を並列処理可能な複数のオペレ
ーションからなるグループ単位で並べ換えるとともに、
これらオペレーショングループの先頭または最後尾に区
切り情報を付加するオペレーション並べ換え手段、この
オペレーション並べ換え手段で生成されたオペレーショ
ンプログラムが格納される第１の記憶手段、並列処理可
能な複数の演算処理部を有する演算処理手段、この演算
処理手段の各演算処理部に対応する各オペレーションを
格納するオペレーションフィールドを有する第２の記憶
手段、上記第１の記憶手段に格納されたオブジェクトプ
ログラムについて区切り情報をサーチしながら上記第２
の記憶手段のオペレーションフィールドに各グループの
対応するオペレーションを書き込むとともに、該オペレ
ーションフィールドに対応するオペレーションが見付か
らないと、当該オペレーションフィールドにｎｏｐオペ
レーションを書き込み、且つ上記第２の記憶手段のオペ
レーションフィールドに格納される複数のオペレーショ
ンを上記演算処理手段の対応する演算処理部に供給し演
算処理を実行させる制御手段により構成したものである
。
【００１５】
【作用】この結果、本発明によれば、所定のオペレーシ
ョン列を並列処理可能な複数のオペレーションからなる
グループ単位で並べ換え、これら各オペレーショングル
ープの先頭または最後尾に区切り情報を付加したものを
オブジェクトプログラムとして第１の記憶手段に格納す
るようになるので、第１の記憶手段でのオブジェクトプ
ログラムを最小限にできる。しかも、第１の記憶手段の
オブジェクトプログラムを第２の記憶手段にロードする
には、区切り情報をサーチしながら第２の記憶手段のオ
ペレーションフィールドに各グループの対応するオペレ
ーションを書き込むとともに、該オペレーションフィー
ルドに対応するオペレーションが見付からないと、当該
オペレーションフィールドにｎｏｐオペレーションを書
き込むことでＶＬＩＷ型の固定長オペレーションが得ら
れることになる。
ョン列を並列処理可能な複数のオペレーションからなる
グループ単位で並べ換え、これら各オペレーショングル
ープの先頭または最後尾に区切り情報を付加したものを
オブジェクトプログラムとして第１の記憶手段に格納す
るようになるので、第１の記憶手段でのオブジェクトプ
ログラムを最小限にできる。しかも、第１の記憶手段の
オブジェクトプログラムを第２の記憶手段にロードする
には、区切り情報をサーチしながら第２の記憶手段のオ
ペレーションフィールドに各グループの対応するオペレ
ーションを書き込むとともに、該オペレーションフィー
ルドに対応するオペレーションが見付からないと、当該
オペレーションフィールドにｎｏｐオペレーションを書
き込むことでＶＬＩＷ型の固定長オペレーションが得ら
れることになる。
【００１６】
【実施例】以下、本発明の一実施例を図面にしたがい説
明する。
明する。
【００１７】図１は、同実施例の概略的構成を示すもの
である。図において、１１はメインメモリで、このメイ
ンメモリ１１は、後述するオプティマイザ２１によりオ
ペレーションの並べ換え、オペレーショングループの区
切り情報ｍａｒｋが付与された命令グループ単位のオブ
ジェクトプログラムを格納するようになっている。
である。図において、１１はメインメモリで、このメイ
ンメモリ１１は、後述するオプティマイザ２１によりオ
ペレーションの並べ換え、オペレーショングループの区
切り情報ｍａｒｋが付与された命令グループ単位のオブ
ジェクトプログラムを格納するようになっている。
【００１８】このメインメモリ１１のオブジェクトプロ
グラムは、命令キャシュメモリ制御部１２の制御により
命令キャシュメモリ１３に並べ換えて格納される。この
場合、命令キャシュメモリ１３は、後述するフローティ
ング乗算オペレーションｆｍｕｌ、フローティング加算
オペレーションｆａｄｄ、整数加算オペレーションｉａ
ｄｄ、メモリアクセスｍｅｍおよびコンディショナルジ
ャンブオペレーションｊｕｍｐｃの各オペレーションに
対応するオペレーションフィールドを有している。
グラムは、命令キャシュメモリ制御部１２の制御により
命令キャシュメモリ１３に並べ換えて格納される。この
場合、命令キャシュメモリ１３は、後述するフローティ
ング乗算オペレーションｆｍｕｌ、フローティング加算
オペレーションｆａｄｄ、整数加算オペレーションｉａ
ｄｄ、メモリアクセスｍｅｍおよびコンディショナルジ
ャンブオペレーションｊｕｍｐｃの各オペレーションに
対応するオペレーションフィールドを有している。
【００１９】そして、命令キャシュメモリ１３のオペレ
ーションフィールドに格納されたフローティング乗算オ
ペレーションｆｍｕｌ、フローティング加算オペレーシ
ョンｆａｄｄ、整数加算オペレーションｉａｄｄ、メモ
リアクセスｍｅｍおよびコンディショナルジャンブオペ
レーションｊｕｍｐｃは、各別にフローティング乗算処
理部（ＦＭＵＬ ＵＮＩＴ）１４、フローティング加
算処理部（ＦＡＤＤ ＵＮＩＴ）１５、２個の整数演
算処理部（ＩＡＤＤ ＵＮＩＴ）１６、１７、分岐処
理部（ＪＵＭＰ ＵＮＩＴ）１８に供給され実行され
るようになる。
ーションフィールドに格納されたフローティング乗算オ
ペレーションｆｍｕｌ、フローティング加算オペレーシ
ョンｆａｄｄ、整数加算オペレーションｉａｄｄ、メモ
リアクセスｍｅｍおよびコンディショナルジャンブオペ
レーションｊｕｍｐｃは、各別にフローティング乗算処
理部（ＦＭＵＬ ＵＮＩＴ）１４、フローティング加
算処理部（ＦＡＤＤ ＵＮＩＴ）１５、２個の整数演
算処理部（ＩＡＤＤ ＵＮＩＴ）１６、１７、分岐処
理部（ＪＵＭＰ ＵＮＩＴ）１８に供給され実行され
るようになる。
【００２０】この場合、メインメモリ１１のオブジェク
トプログラムの実行は、分岐処理部（ＪＵＭＰ ＵＮ
ＩＴ）１８が、命令キャシュメモリ１３により実行すべ
き命令のフェッチを指示するとともに、実行すべき命令
が命令キャシュメモリ１３に存在するか否かをキャシュ
メモリ制御部１２でチェックする。そして、存在すれば
該当する命令に対応する命令キャシュメモリ１３のオペ
レーションフィールドの各オペレーションをそれぞれ処
理部に送る。一方、存在しない場合は、メインメモリ１
１より命令キャシュメモリ１３に命令をロードした後に
、命令のフェッチを行ない、このときにキャシュメモリ
制御部１２がメインメモリ１１のオペレーションコード
をサーチして、後で説明する規則にしたがって命令キャ
シュメモリ１３上の各オペレーションフィールドにそれ
ぞれのオペレーションコードを書き込むようにしている
。
トプログラムの実行は、分岐処理部（ＪＵＭＰ ＵＮ
ＩＴ）１８が、命令キャシュメモリ１３により実行すべ
き命令のフェッチを指示するとともに、実行すべき命令
が命令キャシュメモリ１３に存在するか否かをキャシュ
メモリ制御部１２でチェックする。そして、存在すれば
該当する命令に対応する命令キャシュメモリ１３のオペ
レーションフィールドの各オペレーションをそれぞれ処
理部に送る。一方、存在しない場合は、メインメモリ１
１より命令キャシュメモリ１３に命令をロードした後に
、命令のフェッチを行ない、このときにキャシュメモリ
制御部１２がメインメモリ１１のオペレーションコード
をサーチして、後で説明する規則にしたがって命令キャ
シュメモリ１３上の各オペレーションフィールドにそれ
ぞれのオペレーションコードを書き込むようにしている
。
【００２１】また、これらフローティング乗算処理部（
ＦＭＵＬ ＵＮＩＴ）１４、フローティング加算処理
部（ＦＡＤＤ ＵＮＩＴ）１５、整数演算処理部（Ｉ
ＡＤＤＵＮＩＴ）１６、１７、分岐処理部（ＪＵＭＰ
ＵＮＩＴ）１８での処理結果は、多ポートレジスタフ
ァイル１９を介して２ポートデータキャッシュメモリ２
０に送られ、その後、メインメモリ１１に格納されるよ
うになっている。
ＦＭＵＬ ＵＮＩＴ）１４、フローティング加算処理
部（ＦＡＤＤ ＵＮＩＴ）１５、整数演算処理部（Ｉ
ＡＤＤＵＮＩＴ）１６、１７、分岐処理部（ＪＵＭＰ
ＵＮＩＴ）１８での処理結果は、多ポートレジスタフ
ァイル１９を介して２ポートデータキャッシュメモリ２
０に送られ、その後、メインメモリ１１に格納されるよ
うになっている。
【００２２】次に、図２を用いて同実施例を、さらに詳
しく説明する。
しく説明する。
【００２３】この場合も、コンパイラの発生した機械語
のシーケンシャルオペレーションコードとして、Ｉ１〜
Ｉ１６のオペレーション列２２が与えられる。このオペ
レーション列２２についても上述と同様にしてオペレー
ション間にいくつかの演算順序依存関係が存在し、オペ
レーションの並べ換えの自由度を制限している。具体的
には、矢印の出発点のオペレーションは、必ず矢印の到
達点のオペレーションより先に実行されなくてはならず
、また、ｊｕｍｐ命令をはさんで前後に配置されるオペ
レーションは、当然のことながら同じ命令に属すること
はできないものとしている。
のシーケンシャルオペレーションコードとして、Ｉ１〜
Ｉ１６のオペレーション列２２が与えられる。このオペ
レーション列２２についても上述と同様にしてオペレー
ション間にいくつかの演算順序依存関係が存在し、オペ
レーションの並べ換えの自由度を制限している。具体的
には、矢印の出発点のオペレーションは、必ず矢印の到
達点のオペレーションより先に実行されなくてはならず
、また、ｊｕｍｐ命令をはさんで前後に配置されるオペ
レーションは、当然のことながら同じ命令に属すること
はできないものとしている。
【００２４】そして、このようなＩ１〜Ｉ１６オペレー
ション列２２は、オプティマイザ２１に送られる。オプ
ティマイザ２１も、上述したと同様なもので、オペレー
ショングループ単位の並べ換えと、各オペレーショング
ループに対して区切り情報ｍａｒｋを付加するようにし
ている。ここで、オプティマイザ２１によるオペレーシ
ョンの並べ換えは、オペレーション列Ｉ１〜Ｉ１６の先
頭から並列処理可能なオペレーションｆｍｕｌ、ｆａｄ
ｄ、ｉａｄｄ、ｍｅｍ、ｊｕｍｐｃに対応させてグルー
プとして生成するとともに、これら各オペレーションｆ
ｍｕｌ、ｆａｄｄ、ｉａｄｄ、ｍｅｍ、ｊｕｍｐｃに該
当するオペレーションが存在しなければ、そのオペレー
ションを外してグループを生成するようになる。また、
生成されるオペレーショングループ内に分岐オペレーシ
ョンｊｕｍｐｃが存在しない場合は、命令を区切るため
の情報ｍａｒｋをジャンプオペレーションｊｕｍｐｃに
代わって各グループの最後に付加するようになる。
ション列２２は、オプティマイザ２１に送られる。オプ
ティマイザ２１も、上述したと同様なもので、オペレー
ショングループ単位の並べ換えと、各オペレーショング
ループに対して区切り情報ｍａｒｋを付加するようにし
ている。ここで、オプティマイザ２１によるオペレーシ
ョンの並べ換えは、オペレーション列Ｉ１〜Ｉ１６の先
頭から並列処理可能なオペレーションｆｍｕｌ、ｆａｄ
ｄ、ｉａｄｄ、ｍｅｍ、ｊｕｍｐｃに対応させてグルー
プとして生成するとともに、これら各オペレーションｆ
ｍｕｌ、ｆａｄｄ、ｉａｄｄ、ｍｅｍ、ｊｕｍｐｃに該
当するオペレーションが存在しなければ、そのオペレー
ションを外してグループを生成するようになる。また、
生成されるオペレーショングループ内に分岐オペレーシ
ョンｊｕｍｐｃが存在しない場合は、命令を区切るため
の情報ｍａｒｋをジャンプオペレーションｊｕｍｐｃに
代わって各グループの最後に付加するようになる。
【００２５】これにより、Ｉ１〜Ｉ１６オペレーション
列２２に関しては、（Ｉ１、Ｉ２、Ｉ４、Ｉ５、Ｉｍ）
、（Ｉ７、Ｉ３、Ｉ６、Ｉｍ）、（Ｉ８、Ｉ９、Ｉ１０
、Ｉｍ）、（Ｉ１１、Ｉ１２）、（Ｉ１３、Ｉ１４、Ｉ
１５、Ｉ１６、Ｉｍ）の各オペレーショングループが生
成され、メインメモリ１１上にロードされる。この場合
、第１から３番目および第５番目のオペレーショングル
ープは、分岐オペレーションｊｕｍｐｃが存在しないた
め命令を区切る情報としてｍａｒｋが最後に付加され、
第４番目の命令グループでは、分岐オペレーションｊｕ
ｍｐｃが存在するためｍａｒｋは付加されないことにな
る。
列２２に関しては、（Ｉ１、Ｉ２、Ｉ４、Ｉ５、Ｉｍ）
、（Ｉ７、Ｉ３、Ｉ６、Ｉｍ）、（Ｉ８、Ｉ９、Ｉ１０
、Ｉｍ）、（Ｉ１１、Ｉ１２）、（Ｉ１３、Ｉ１４、Ｉ
１５、Ｉ１６、Ｉｍ）の各オペレーショングループが生
成され、メインメモリ１１上にロードされる。この場合
、第１から３番目および第５番目のオペレーショングル
ープは、分岐オペレーションｊｕｍｐｃが存在しないた
め命令を区切る情報としてｍａｒｋが最後に付加され、
第４番目の命令グループでは、分岐オペレーションｊｕ
ｍｐｃが存在するためｍａｒｋは付加されないことにな
る。
【００２６】メインメモリ１１にロードされたオブジェ
クトプログラムは、命令キャシュメモリ制御部１２の制
御により命令キャシュメモリ１３に並べ換えて格納され
る。この場合、命令キャシュメモリ制御部１２では、メ
インメモリ１１中に置かれたオブジェクトプログラムに
ついて区切り情報（ｍａｒｋまたはｊｕｍｐｃ）をサー
チするとともに、各オペレーションがどの演算処理部で
実行可能かを解析し、命令キャシュメモリ１３中の対応
するオペレーションフィールドに書き込む。この場合、
演算処理部で処理すべき命令が見付からない場合は、命
令キャシュメモリ１３の対応するオペレーションフィー
ルドには、ｎｏｐオペレーションを書き込むようになる
。
クトプログラムは、命令キャシュメモリ制御部１２の制
御により命令キャシュメモリ１３に並べ換えて格納され
る。この場合、命令キャシュメモリ制御部１２では、メ
インメモリ１１中に置かれたオブジェクトプログラムに
ついて区切り情報（ｍａｒｋまたはｊｕｍｐｃ）をサー
チするとともに、各オペレーションがどの演算処理部で
実行可能かを解析し、命令キャシュメモリ１３中の対応
するオペレーションフィールドに書き込む。この場合、
演算処理部で処理すべき命令が見付からない場合は、命
令キャシュメモリ１３の対応するオペレーションフィー
ルドには、ｎｏｐオペレーションを書き込むようになる
。
【００２７】このようにしてメインメモリ１１にロード
されたオブジェクトプログラムは、命令キャシュメモリ
１３のローティング乗算オペレーションｆｍｕ、ローテ
ィング加算オペレーションｆａｄｄ、整数加算オペレー
ションｉａｄｄ、メモリアクセスｍｅｍおよびコンディ
ショナルジャンブオペレーションｊｕｍｐｃのオペレー
ションフィールドにＶＬＩＷ型の固定長オペレーション
として書き込まれる。そして、実行指令により命令キャ
シュメモリ１３の１ワードの固定長オペレーションが一
度に読み出され、それぞれフローティング乗算処理部（
ＦＭＵＬ ＵＮＩＴ）１、フローティング加算処理部
（ＦＡＤＤ ＵＮＩＴ）２、２個の整数演算処理部（
ＩＡＤＤ ＵＮＩＴ）３、４、分岐処理部（ＪＵＭＰ
ＵＮＩＴ）５に供給され、同時実行されるようにな
る。
されたオブジェクトプログラムは、命令キャシュメモリ
１３のローティング乗算オペレーションｆｍｕ、ローテ
ィング加算オペレーションｆａｄｄ、整数加算オペレー
ションｉａｄｄ、メモリアクセスｍｅｍおよびコンディ
ショナルジャンブオペレーションｊｕｍｐｃのオペレー
ションフィールドにＶＬＩＷ型の固定長オペレーション
として書き込まれる。そして、実行指令により命令キャ
シュメモリ１３の１ワードの固定長オペレーションが一
度に読み出され、それぞれフローティング乗算処理部（
ＦＭＵＬ ＵＮＩＴ）１、フローティング加算処理部
（ＦＡＤＤ ＵＮＩＴ）２、２個の整数演算処理部（
ＩＡＤＤ ＵＮＩＴ）３、４、分岐処理部（ＪＵＭＰ
ＵＮＩＴ）５に供給され、同時実行されるようにな
る。
【００２８】したがって、このようにすれば１６オペレ
ーションで構成されていたシーケンシャルオペレーショ
ンコードがメインメモリ１１で、２０オペレーションで
構成されるようになるので、従来の、メインメモリ中で
のオブジェクトプログラムが２４オペレーションで展開
されるものと比べ、メインメモリ１１のオブジェクトプ
ログラムを小さくできることになり、メインメモリ１１
の使用効率を高めることができる。このことは、メイン
メモリ１１からキャッシュメモリ１３への無駄なデータ
転送も防止でき、実質的なメモリバンド幅を低下を防止
し、計算機としての処理時間も短縮できる。そして、ｍ
ａｒｋが付されたキャッシュメモリ１３のオブジェクト
プログラムは、ｍａｒｋが参照されキャッシュメモリ１
３の対応するオペレーションフィールドに書き込まれる
ので、並列演算処理のためのＶＬＩＷ型の固定長オペレ
ーションを正確に得ることも可能になる。
ーションで構成されていたシーケンシャルオペレーショ
ンコードがメインメモリ１１で、２０オペレーションで
構成されるようになるので、従来の、メインメモリ中で
のオブジェクトプログラムが２４オペレーションで展開
されるものと比べ、メインメモリ１１のオブジェクトプ
ログラムを小さくできることになり、メインメモリ１１
の使用効率を高めることができる。このことは、メイン
メモリ１１からキャッシュメモリ１３への無駄なデータ
転送も防止でき、実質的なメモリバンド幅を低下を防止
し、計算機としての処理時間も短縮できる。そして、ｍ
ａｒｋが付されたキャッシュメモリ１３のオブジェクト
プログラムは、ｍａｒｋが参照されキャッシュメモリ１
３の対応するオペレーションフィールドに書き込まれる
ので、並列演算処理のためのＶＬＩＷ型の固定長オペレ
ーションを正確に得ることも可能になる。
【００２９】なお、本発明は、上記実施例にのみ限定さ
れず、要旨を変更しない範囲で適宜変形して実施できる
。例えば、上述した実施例では、Ｍ（＜＝Ｎ）個のオペ
レーションの区切りマークとして分岐処理部に対応する
オペレーションを用いたが、本発明はこれに限らず、他
の処理部に対応するオペレーションを使用するようにし
てもよい。また、区切りマークをどの処理部とも対応さ
せない構成も可能である。さらに、各オペレーション毎
にそのオペレーションが命令の最後尾（または先頭）か
否かを示すフラグビットを付加するようにしてもよい。
れず、要旨を変更しない範囲で適宜変形して実施できる
。例えば、上述した実施例では、Ｍ（＜＝Ｎ）個のオペ
レーションの区切りマークとして分岐処理部に対応する
オペレーションを用いたが、本発明はこれに限らず、他
の処理部に対応するオペレーションを使用するようにし
てもよい。また、区切りマークをどの処理部とも対応さ
せない構成も可能である。さらに、各オペレーション毎
にそのオペレーションが命令の最後尾（または先頭）か
否かを示すフラグビットを付加するようにしてもよい。
【００３０】
【発明の効果】本発明の並列計算機は、所定のオペレー
ション列を並列処理可能な複数のオペレーションからな
るグループ単位で並べ換え、これら各オペレーショング
ループの先頭または最後尾に区切り情報を付加したもの
をオブジェクトプログラムとして第１の記憶手段に格納
するようになるので、第１の記憶手段でのオブジェクト
プログラムを最小限にでき、第１の記憶手段の使用効率
を高めることができ、さらに、第１の記憶手段より第２
の記憶手段に無駄なデータ転送が行われるのも防止でき
ることから、実質的なメモリバンド幅を低下を防止し、
計算機としての処理時間の短縮も可能になる。また、第
１の記憶手段のオブジェクトプログラムを第２の記憶手
段にロードするには、区切り情報をサーチしながら第２
の記憶手段のオペレーションフィールドに各グループの
対応するオペレーションを書き込むとともに、該オペレ
ーションフィールドに対応するオペレーションが見付か
らないと、当該オペレーションフィールドにｎｏｐオペ
レーションを書き込むようになるので、並列演算処理の
ためのＶＬＩＷ型の固定長オペレーションを正確に得ら
れることになる。
ション列を並列処理可能な複数のオペレーションからな
るグループ単位で並べ換え、これら各オペレーショング
ループの先頭または最後尾に区切り情報を付加したもの
をオブジェクトプログラムとして第１の記憶手段に格納
するようになるので、第１の記憶手段でのオブジェクト
プログラムを最小限にでき、第１の記憶手段の使用効率
を高めることができ、さらに、第１の記憶手段より第２
の記憶手段に無駄なデータ転送が行われるのも防止でき
ることから、実質的なメモリバンド幅を低下を防止し、
計算機としての処理時間の短縮も可能になる。また、第
１の記憶手段のオブジェクトプログラムを第２の記憶手
段にロードするには、区切り情報をサーチしながら第２
の記憶手段のオペレーションフィールドに各グループの
対応するオペレーションを書き込むとともに、該オペレ
ーションフィールドに対応するオペレーションが見付か
らないと、当該オペレーションフィールドにｎｏｐオペ
レーションを書き込むようになるので、並列演算処理の
ためのＶＬＩＷ型の固定長オペレーションを正確に得ら
れることになる。
【図１】本発明による並列計算機の一実施例を示す回路
構成図。
構成図。
【図２】図１に示す実施例をさらに詳細に説明するため
の図。
の図。
【図３】従来の並列計算機の一例を説明するための図。
１１…メインメモリ、１２…命令キャシュメモリ制御部
、１３…命令キャシュメモリ、１４…フローティング乗
算処理部（ＦＭＵＬ ＵＮＩＴ）、１５…フローティ
ング加算処理部（ＦＡＤＤ ＵＮＩＴ）、１６、１７
…整数演算処理部（ＩＡＤＤ ＵＮＩＴ）、１８…分
岐処理部（ＪＵＭＰ ＵＮＩＴ）、１９…多ポートレ
ジスタファイル、２０…２ポートデータキャッシュメモ
リ、２１…オプティマイザ。
、１３…命令キャシュメモリ、１４…フローティング乗
算処理部（ＦＭＵＬ ＵＮＩＴ）、１５…フローティ
ング加算処理部（ＦＡＤＤ ＵＮＩＴ）、１６、１７
…整数演算処理部（ＩＡＤＤ ＵＮＩＴ）、１８…分
岐処理部（ＪＵＭＰ ＵＮＩＴ）、１９…多ポートレ
ジスタファイル、２０…２ポートデータキャッシュメモ
リ、２１…オプティマイザ。
Claims (1)
- 【請求項１】 所定のオペレーション列を並列処理可
能な複数のオペレーションからなるグループ単位で並べ
換えるとともにこれらオペレーショングループの先頭ま
たは最後尾に区切り情報を付加するオペレーション並べ
換え手段と、このオペレーション並べ換え手段で生成さ
れたオペレーションプログラムが格納される第１の記憶
手段と、並列処理可能な複数の演算処理部を有する演算
処理手段と、この演算処理手段の各演算処理部に対応す
る各オペレーションを格納するオペレーションフィール
ドを有する第２の記憶手段と、上記第１の記憶手段に格
納されたオブジェクトプログラムについて区切り情報を
サーチしながら上記第２の記憶手段のオペレーションフ
ィールドに各グループの対応するオペレーションを書き
込むとともに該オペレーションフィールドに対応するオ
ペレーションが見付からないと当該オペレーションフィ
ールドにｎｏｐオペレーションを書き込み且つ上記第２
の記憶手段のオペレーションフィールドに格納される複
数のオペレーションを上記演算処理手段の対応する演算
処理部に供給して演算処理を実行させる制御手段とを具
備したことを特徴とする並列計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7327291A JPH04308929A (ja) | 1991-04-05 | 1991-04-05 | 並列計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7327291A JPH04308929A (ja) | 1991-04-05 | 1991-04-05 | 並列計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04308929A true JPH04308929A (ja) | 1992-10-30 |
Family
ID=13513359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7327291A Pending JPH04308929A (ja) | 1991-04-05 | 1991-04-05 | 並列計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04308929A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002323982A (ja) * | 2001-04-25 | 2002-11-08 | Fujitsu Ltd | 命令処理方法 |
| JP2016510455A (ja) * | 2013-01-11 | 2016-04-07 | テカン・トレーディング・アクチェンゲゼルシャフトＴＥＣＡＮ Ｔｒａｄｉｎｇ ＡＧ | 実験システム、及び実験システムを制御する方法 |
-
1991
- 1991-04-05 JP JP7327291A patent/JPH04308929A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002323982A (ja) * | 2001-04-25 | 2002-11-08 | Fujitsu Ltd | 命令処理方法 |
| JP2016510455A (ja) * | 2013-01-11 | 2016-04-07 | テカン・トレーディング・アクチェンゲゼルシャフトＴＥＣＡＮ Ｔｒａｄｉｎｇ ＡＧ | 実験システム、及び実験システムを制御する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7418575B2 (en) | Long instruction word processing with instruction extensions | |
| EP0454985B1 (en) | Scalable compound instruction set machine architecture | |
| US7558945B2 (en) | System and method for register renaming | |
| US5197137A (en) | Computer architecture for the concurrent execution of sequential programs | |
| US5974538A (en) | Method and apparatus for annotating operands in a computer system with source instruction identifiers | |
| US5710902A (en) | Instruction dependency chain indentifier | |
| EP1582980B1 (en) | Context switching method, device, program, recording medium, and central processing unit | |
| EP0454984B1 (en) | General purpose compounding technique for instruction-level processors | |
| US5303356A (en) | System for issuing instructions for parallel execution subsequent to branch into a group of member instructions with compoundability in dictation tag | |
| US5333280A (en) | Parallel pipelined instruction processing system for very long instruction word | |
| KR101702651B1 (ko) | 하드웨어 포인터를 이용한 simd 코어 내 분기 해법 | |
| KR100852563B1 (ko) | 디지털 신호 처리 장치 및 방법 | |
| KR100638703B1 (ko) | 데이터 프로세싱 시스템용 셀룰러 엔진 | |
| US4745547A (en) | Vector processing | |
| Bala et al. | Efficient instruction scheduling using finite state automata | |
| US5892963A (en) | System and method for assigning tags to instructions to control instruction execution | |
| US9965275B2 (en) | Element size increasing instruction | |
| JPH1097423A (ja) | ループ処理の並列実行制御に適したレジスタ構成を有するプロセッサ | |
| JPH06236275A (ja) | スーパースカラ・プロセッサ・システムにおける非逐次命令ディスパッチおよび実行のための方法およびシステム | |
| EP3690639B1 (en) | Information processing apparatus, program, and information processing method | |
| JPH1185513A (ja) | プロセッサ | |
| JPH04308929A (ja) | 並列計算機 | |
| US6115807A (en) | Static instruction decoder utilizing a circular queue to decode instructions and select instructions to be issued | |
| US5961615A (en) | Method and apparatus for queuing data | |
| US20020156992A1 (en) | Information processing device and computer system |