JPH04307931A - Forming method of p-type introducing region - Google Patents

Forming method of p-type introducing region

Info

Publication number
JPH04307931A
JPH04307931A JP10048191A JP10048191A JPH04307931A JP H04307931 A JPH04307931 A JP H04307931A JP 10048191 A JP10048191 A JP 10048191A JP 10048191 A JP10048191 A JP 10048191A JP H04307931 A JPH04307931 A JP H04307931A
Authority
JP
Japan
Prior art keywords
type impurity
heat treatment
region
insulating film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10048191A
Other languages
Japanese (ja)
Inventor
Masayasu Miyake
三宅 雅保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP10048191A priority Critical patent/JPH04307931A/en
Publication of JPH04307931A publication Critical patent/JPH04307931A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To form a P-type impurity introducing region easily with excellent controllability in the specified concentration of P-type impurities by using boron as the P-type impurity, employing quick heat treatment by light irradiation as heat treatment and conducting the heat treatment in an atmosphere containing hydrogen or steam. CONSTITUTION:An insulating film 2 containing a P-type impurity is formed onto a semiconductor substrate 1 composed of Si, and the P-type impurity contained in the insulating film 2 is introduced into the semiconductor substrate 1 from the insulating film 2 through heat treatment to the semiconductor substrate 1 and the insulating film 2. In the forming method of such a P-type impurity introducing region 4, boron is used as the P-type impurities, quick heat treatment in a short time by light irradiation is employed as said heat treatment, and the heat treatment is conducted in an atmosphere comprising hydrogen or steam. The insulating film 2 containing boron and composed of SiO2 is formed onto the Si substrate 1, and quick heat treatment using an infrared lamp is performed in a mixed gas atmosphere at the ratio of hydrogen to nitrogen of 1:1.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、Siでなる半導体基板
内に、その上面側から、p型不純物導入領域を形成する
p型不純物導入領域形成法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a p-type impurity doped region in a semiconductor substrate made of Si from the top surface thereof.

【0002】0002

【従来の技術】従来、Siでなり且つn型を有する半導
体基板が用いられ、その半導体基板内に、その上面側か
らp型不純物導入領域がチャンネル領域として形成され
ている構成を有するpチャンネル型MOS電界効果トラ
ンジスタが、広く提供されている。
2. Description of the Related Art Conventionally, an n-type semiconductor substrate made of Si is used, and a p-channel type has a structure in which a p-type impurity doped region is formed as a channel region from the upper surface side of the semiconductor substrate. MOS field effect transistors are widely available.

【0003】このようなpチャンネル型MOS電界効果
トランジスタにおけるチャンネル領域としてのp型不純
物導入領域を形成するにつき、従来、(i) Siでな
り且つn型を有する半導体基板上に、硼素(B)をp型
不純物として含み且つ例えばSiO2 でなる絶縁膜を
形成する工程をとり、(ii)次に、上記半導体基板及
び上記絶縁膜に対する光照射による短い時間での急速な
熱処理を、窒素雰囲気中で行うことによって、上記半導
体基板内に、上記絶縁膜から、それが含んでいるp型不
純物としての硼素を導入させる工程をとる、というp型
不純物導入領域形成法が提案されている。
Conventionally, in forming a p-type impurity doped region as a channel region in such a p-channel MOS field effect transistor, (i) boron (B) is deposited on a semiconductor substrate made of Si and having n-type conductivity. (ii) Next, the semiconductor substrate and the insulating film are subjected to rapid heat treatment in a short period of time by light irradiation in a nitrogen atmosphere. A method for forming a p-type impurity introduced region has been proposed, which includes a step of introducing boron as a p-type impurity contained in the insulating film into the semiconductor substrate.

【0004】このような従来のp型不純物導入領域形成
法によれば、p型不純物導入領域を、半導体基板内に、
その上に形成したp型不純物を含む絶縁膜から、熱処理
によって、p型不純物を導入させることによって形成し
ているので、p型不純物導入領域を、半導体基板内にp
型不純物イオンの打込処理によって形成する他の従来の
p型不純物導入領域形成法において伴うような結晶欠陥
を伴なわせることなしに、形成することができる、とい
う特徴を有する。
According to such a conventional method for forming a p-type impurity doped region, a p-type impurity doped region is formed in a semiconductor substrate.
Since the p-type impurity is introduced into the insulating film containing the p-type impurity formed thereon by heat treatment, the p-type impurity introduced region is formed into the p-type impurity in the semiconductor substrate.
It has the feature that it can be formed without causing crystal defects, which is the case with other conventional methods for forming p-type impurity-introduced regions, which are formed by implanting p-type impurity ions.

【0005】[0005]

【発明が解決しようとする課題】上述した従来のp型不
純物導入領域形成法の場合、p型不純物導入領域を熱処
理によって形成する工程において、半導体基板と絶縁膜
との間に、半導体基板を構成しているSiの酸化物でな
り且つ10Aというような薄い厚さの酸化物層を有して
いる。それは、半導体基板上に絶縁膜を形成する工程前
において半導体基板の表面が外気に触れたり、半導体基
板をその上に絶縁膜を形成すべく反応室内に配した場合
、その反応室内に残存している酸素に半導体基板の表面
が触れたり、さらには、半導体基板上に絶縁膜をSiO
2 のような酸化物でなるものとして形成するとした場
合、そのときに用いる酸素に半導体基板の表面が触れた
りするからである。
[Problems to be Solved by the Invention] In the conventional method for forming a p-type impurity-introduced region described above, in the step of forming the p-type impurity-introduced region by heat treatment, the semiconductor substrate is formed between the semiconductor substrate and the insulating film. It is made of Si oxide and has an oxide layer as thin as 10A. If the surface of the semiconductor substrate is exposed to the outside air before the process of forming an insulating film on the semiconductor substrate, or if the semiconductor substrate is placed in a reaction chamber to form an insulating film on it, it may remain in the reaction chamber. If the surface of the semiconductor substrate comes into contact with the oxygen present in the semiconductor substrate, or even if an insulating film is
This is because if the semiconductor substrate is formed of an oxide such as 2, the surface of the semiconductor substrate will come into contact with the oxygen used at that time.

【0006】このため、上述した従来のp型不純物導入
領域形成法の場合、p型不純物導入領域を熱処理によっ
て形成する工程において、p型不純物としての硼素が、
上述した半導体基板と絶縁膜との間の酸化物層を通って
、半導体基板内に導入する。そして、このとき、p型不
純物としての硼素の、酸化物層内での濃度が、熱処理の
開始時点から、時間の経過とともに高くなり、次で、熱
処理時間の経過によっても変化しなくなり、よって、こ
れに応じて、酸化物層内でのp型不純物としての硼素の
拡散係数が、熱処理の開始時点から、熱処理時間の経過
とともに高くなり、次で、熱処理時間の経過によっても
変化しなくなる。
Therefore, in the conventional method for forming a p-type impurity doped region described above, boron as a p-type impurity is
It is introduced into the semiconductor substrate through the oxide layer between the semiconductor substrate and the insulating film described above. At this time, the concentration of boron as a p-type impurity in the oxide layer increases over time from the start of the heat treatment, and then does not change as the heat treatment time progresses, so that Accordingly, the diffusion coefficient of boron as a p-type impurity in the oxide layer increases as the heat treatment time elapses from the start of the heat treatment, and then does not change as the heat treatment time progresses.

【0007】従って、上述した従来のp型不純物導入領
域形成法の場合、p型不純物導入領域を熱処理によって
形成する工程において、p型不純物導入領域におけるp
型不純物としての硼素の濃度が、熱処理時間に対するp
型不純物導入領域の表面におけるp型不純物としての硼
素の濃度の関係を実測して示す図8からも、また、熱処
理時間に対するp型不純物導入領域のシ―ト抵抗の関係
を同様に実測して示す図9からも明らかなように、熱処
理の開始時点から、時間の経過とともに比較的大きな変
化率で高くなり、次で、熱処理時間の経過によっても変
化しなくなる。
Therefore, in the conventional method for forming a p-type impurity doped region described above, in the step of forming the p-type impurity doped region by heat treatment, the p-type impurity doped region is
The concentration of boron as a type impurity depends on the heat treatment time.
From FIG. 8, which shows the relationship between the concentration of boron as a p-type impurity on the surface of the p-type impurity-introduced region, which was actually measured, the relationship between the sheet resistance of the p-type impurity-introduced region and the heat treatment time was also measured. As is clear from FIG. 9, it increases at a relatively large rate of change over time from the start of the heat treatment, and then stops changing as the heat treatment time progresses.

【0008】ところで、上述した従来のp型不純物導入
領域形成法の場合、p型不純物導入領域を熱処理によっ
て形成する工程において、その熱処理を、窒素雰囲気中
で行っているため、熱処理の開始時点から、p型不純物
導入領域におけるp型不純物としての硼素の濃度が変化
しなくなる時点(これをta とする)までの時間が、
図8からも明らかなように、熱処理時の温度を1000
℃とするとき、50秒というように、比較的長い。この
ため、熱処理を、p型不純物導入領域におけるp型不純
物としての硼素の濃度が変化しなくなる時点ta 後の
時点まで行うとすれば、その時点ta 後において、p
型不純物導入領域におけるp型不純物の濃度がほとんど
変化しないので、p型不純物導入領域を、予定のp型不
純物の濃度に形成することができるが、この場合、p型
不純物導入領域が、比較的深く形成される。また、熱処
理を、上述した時点ta 前の時点まで行うとすれば、
上述したところから明らかなように、p型不純物導入領
域を、浅く形成することができても、p型不純物導入領
域を、p型不純物の濃度が予定の値を有するものとして
、制御性良く、容易に形成することができない。
By the way, in the conventional method for forming a p-type impurity introduced region described above, in the step of forming the p-type impurity introduced region by heat treatment, the heat treatment is performed in a nitrogen atmosphere. , the time until the concentration of boron as a p-type impurity in the p-type impurity-introduced region stops changing (this is designated as ta) is:
As is clear from Fig. 8, the temperature during heat treatment was set to 1000
℃, it is relatively long, such as 50 seconds. Therefore, if heat treatment is performed until after the time ta when the concentration of boron as a p-type impurity in the p-type impurity introduction region stops changing, after that time ta, p
Since the p-type impurity concentration in the p-type impurity-introduced region hardly changes, the p-type impurity-introduced region can be formed to a predetermined p-type impurity concentration, but in this case, the p-type impurity-introduced region is relatively deeply formed. Moreover, if the heat treatment is performed up to the point before the above-mentioned point ta,
As is clear from the above, even if the p-type impurity doped region can be formed shallowly, it is possible to form the p-type impurity doped region with good controllability by setting the p-type impurity concentration to a predetermined value. cannot be easily formed.

【0009】以上のことから、上述した従来のp型不純
物導入領域形成法の場合、p型不純物導入領域を、予定
のp型不純物の濃度を有するものとして、浅く形成する
ことが望まれても、そのように形成するのが困難である
、という欠点を有していた。よって、本発明は、上述し
た欠点のない、新規なp型不純物導入領域形成法を提案
せんとするものである。
From the above, in the conventional p-type impurity doped region formation method described above, it is desirable to form the p-type impurity doped region shallowly with a predetermined p-type impurity concentration. However, it has the disadvantage that it is difficult to form in this way. Therefore, the present invention aims to propose a novel method for forming a p-type impurity-introduced region without the above-mentioned drawbacks.

【0010】0010

【課題を解決するための手段】本発明によるp型不純物
導入領域形成法は、前述した従来のp型不純物導入領域
形成法の場合と同様に、(i) Siでなる半導体基板
上に、p型不純物を含んでいる絶縁膜を形成する工程と
、(ii)上記半導体基板及び上記絶縁膜に対する熱処
理によって、上記半導体基板内に、上記絶縁膜から、そ
れが含んでいるp型不純物を導入させる工程とを有する
[Means for Solving the Problems] The method for forming a p-type impurity doped region according to the present invention is similar to the conventional method for forming a p-type impurity doped region described above. (ii) introducing p-type impurities contained in the insulating film from the insulating film into the semiconductor substrate by forming an insulating film containing a type impurity; and (ii) heat treating the semiconductor substrate and the insulating film. It has a process.

【0011】しかしながら、本発明によるp型不純物導
入領域形成法は、そのようなp型不純物導入領域形成法
において、(iii) 上記p型不純物として、硼素を
用い、また、(iv)上記熱処理を、光照射による短い
時間での急速熱処理とし、且つその熱処理を、水素また
は水蒸気を含んでいる雰囲気中で行う。
However, in the method for forming a p-type impurity introduced region according to the present invention, (iii) boron is used as the p-type impurity, and (iv) the above heat treatment is performed. , rapid heat treatment in a short period of time by light irradiation, and the heat treatment is performed in an atmosphere containing hydrogen or water vapor.

【0012】0012

【作用・効果】本発明によるp型不純物導入領域形成法
によれば、p型不純物導入領域を、前述した従来のp型
不純物導入領域形成法の場合と同様に、半導体基板内に
、その上に形成したp型不純物を含む絶縁膜から、熱処
理によって、p型不純物を導入させることによって形成
しているので、p型不純物導入領域を、前述した従来の
p型不純物導入領域形成法の場合と同様に、結晶欠陥を
伴なわせることなしに、形成することができる、という
特徴を有する。
[Operations/Effects] According to the method for forming a p-type impurity doped region according to the present invention, a p-type impurity doped region can be formed in a semiconductor substrate and on top of the same in the same manner as in the conventional p-type impurity doped region forming method described above. Since the p-type impurity is introduced into the insulating film containing the p-type impurity formed by heat treatment, the p-type impurity-introduced region is formed in a manner different from that in the conventional p-type impurity-introduced region formation method described above. Similarly, it has the characteristic that it can be formed without crystal defects.

【0013】しかしながら、本発明によるp型不純物導
入領域形成法の場合、p型不純物導入領域を熱処理によ
って形成する工程において、その熱処理を、前述した従
来のp型不純物導入領域形成法の場合とは異なり、水素
または水蒸気を含んでいる雰囲気中で行っている。この
ため、p型不純物導入領域を熱処理によって形成する工
程において、半導体基板と絶縁膜との間に、前述した従
来のp型不純物導入領域形成法の場合で述べた理由で半
導体基板を構成しているSiの酸化物でなり且つ10A
というような薄い厚さの酸化物層を有していることによ
って、p型不純物導入領域におけるp型不純物としての
硼素の濃度が、熱処理の開始時点から、時間の経過とと
もに比較的大きな変化率で高くなり、次で、熱処理時間
の経過によっても変化しなくなるが、その熱処理の開始
時点からp型不純物導入領域におけるp型不純物として
の硼素の濃度が変化しなくなるまでの時間が、前述した
従来のp型不純物導入領域形成法の場合に比し格段的に
短い。
However, in the method of forming a p-type impurity doped region according to the present invention, in the step of forming the p-type impurity doped region by heat treatment, the heat treatment is different from that in the conventional p-type impurity doped region forming method described above. The difference is that it is carried out in an atmosphere containing hydrogen or water vapor. For this reason, in the step of forming a p-type impurity doped region by heat treatment, the semiconductor substrate is formed between the semiconductor substrate and the insulating film for the reason described above in the case of the conventional p-type impurity doped region formation method. 10A
By having such a thin oxide layer, the concentration of boron as a p-type impurity in the p-type impurity doped region changes at a relatively large rate over time from the start of heat treatment. The concentration of boron as a p-type impurity in the p-type impurity introduction region stops changing from the start of the heat treatment until the concentration of boron as a p-type impurity in the p-type impurity introduction region stops changing. This is much shorter than in the case of the p-type impurity doped region formation method.

【0014】このため、本発明によるp型不純物導入領
域形成法の場合、p型不純物導入領域を、予定のp型不
純物の濃度を有するものとして、前述した従来のp型不
純物導入領域形成法で形成できるよりも格段的に浅く、
制御性良く、容易に形成することができる。
Therefore, in the method of forming a p-type impurity doped region according to the present invention, the p-type impurity doped region has a predetermined p-type impurity concentration, and the p-type impurity doped region is formed using the conventional p-type impurity doped region forming method described above. Much shallower than can be formed,
It has good controllability and can be easily formed.

【0015】[0015]

【実施例1】次に、図1を伴って、本発明によるp型不
純物導入領域形成法の実施例を述べよう。
[Embodiment 1] Next, an embodiment of the method for forming a p-type impurity introduced region according to the present invention will be described with reference to FIG.

【0016】予め用意された、Siでなり且つn型を有
する半導体基板1(図1A)上に、硼素(B)を18原
子%の濃度でp型不純物として含んでいるSiO2 で
なる絶縁膜2を、それ自体は公知のCVD法によって、
5000Aの厚さに堆積形成する(図1B)。この場合
、半導体基板1と絶縁膜2との間に、
An insulating film 2 made of SiO2 containing boron (B) as a p-type impurity at a concentration of 18 atomic % is formed on a previously prepared semiconductor substrate 1 made of Si and of n-type (FIG. 1A). , by the CVD method, which is known per se.
It is deposited to a thickness of 5000 Å (FIG. 1B). In this case, between the semiconductor substrate 1 and the insulating film 2,

【発明が解決しようとする課題】の項において従来のp
型不純物導入領域形成法の場合で述べた理由で、半導体
基板1を構成しているSiの酸化物でなり且つ10Aと
いうような薄い厚さの酸化物層3が形成されている。
In the section [Problem to be Solved by the Invention], the conventional p
For the reason described in the case of the type impurity introduction region forming method, the oxide layer 3 made of Si oxide constituting the semiconductor substrate 1 and having a thin thickness of 10 Å is formed.

【0017】次に、半導体基板1及び絶縁膜2に対し、
赤外線ランプを用いた光照射による、温度を1000℃
とする短い時間での急速熱処理を、水素と窒素との1:
1の混合ガスでなる水素を含んでいる雰囲気中で行うこ
とによって、半導体基板1内に、絶縁膜2から、それが
含んでいるp型不純物としての硼素(B)を導入させ、
よって、半導体基板1内に、p型不純物導入領域4を形
成する(図1C)。
Next, with respect to the semiconductor substrate 1 and the insulating film 2,
The temperature was increased to 1000℃ by light irradiation using an infrared lamp.
Rapid heat treatment in a short time is performed using hydrogen and nitrogen.
By performing this in an atmosphere containing hydrogen made of a mixed gas of 1, boron (B) as a p-type impurity contained in the insulating film 2 is introduced into the semiconductor substrate 1,
Therefore, a p-type impurity doped region 4 is formed in the semiconductor substrate 1 (FIG. 1C).

【0018】次に、絶縁膜2及び酸化物層3に対する、
弗素と水との混合液をエッチャントとして用いたエッチ
ング処理によって、それら絶縁膜2及び酸化物層3を、
半導体基板1上から溶去除去する(図1D)。以上が、
本発明によるp型不純物導入領域形成法の実施例である
Next, regarding the insulating film 2 and the oxide layer 3,
The insulating film 2 and oxide layer 3 are etched using a mixture of fluorine and water as an etchant.
It is removed by dissolution from the top of the semiconductor substrate 1 (FIG. 1D). More than,
This is an example of a method for forming a p-type impurity introduced region according to the present invention.

【0019】このような本発明によるp型不純物導入領
域形成法によれば、p型不純物導入領域4を、前述した
従来のp型不純物導入領域形成法の場合と同様に、半導
体基板1内に、その上に形成したp型不純物としての硼
素を含む絶縁膜2から、熱処理によって、p型不純物と
しての硼素を導入させることによって形成しているので
、p型不純物導入領域4を、前述した従来のp型不純物
導入領域形成法の場合と同様に、結晶欠陥を伴なわせる
ことなしに、形成することができる、という特徴を有す
る。
According to the method for forming a p-type impurity introduced region according to the present invention, the p-type impurity introduction region 4 is formed in the semiconductor substrate 1 in the same manner as in the conventional method for forming a p-type impurity introduction region described above. Since the p-type impurity introduced region 4 is formed by introducing boron as a p-type impurity through heat treatment from the insulating film 2 containing boron as a p-type impurity formed thereon, the p-type impurity introduced region 4 is Similar to the method for forming a p-type impurity-introduced region, this method has the characteristic that it can be formed without crystal defects.

【0020】しかしながら、図1に示す本発明によるp
型不純物導入領域形成法の場合、p型不純物導入領域4
を熱処理によって形成する工程(図1C)において、そ
の熱処理を、前述した従来のp型不純物導入領域形成法
の場合とは異なり、水素を含んでいる雰囲気中で行って
いる。このため、p型不純物導入領域4を熱処理によっ
て形成する工程(図1C)において、半導体基板1と絶
縁膜3との間に酸化物層3を有していることによって、
前述した従来のp型不純物導入領域形成法の場合と同様
に、p型不純物導入領域4におけるp型不純物としての
硼素の濃度が、熱処理の開始時点から、時間の経過とと
もに比較的大きな変化率で高くなり、次で、熱処理時間
の経過によっても変化しなくなるが、その熱処理の開始
時点からp型不純物導入領域4におけるp型不純物とし
ての硼素の濃度が変化しなくなるまでの時間が、前述し
た従来のp型不純物導入領域形成法の場合に比し格段的
に短い。
However, the p
In the case of the method for forming a p-type impurity introduced region, the p-type impurity introduced region 4
In the step of forming by heat treatment (FIG. 1C), the heat treatment is performed in an atmosphere containing hydrogen, unlike in the case of the conventional p-type impurity introduction region formation method described above. Therefore, in the step of forming the p-type impurity introduced region 4 by heat treatment (FIG. 1C), by having the oxide layer 3 between the semiconductor substrate 1 and the insulating film 3,
As in the case of the conventional p-type impurity doped region forming method described above, the concentration of boron as a p-type impurity in the p-type impurity doped region 4 changes at a relatively large rate over time from the start of the heat treatment. The concentration of boron as a p-type impurity in the p-type impurity introduction region 4 stops changing from the start of the heat treatment until the concentration of boron as a p-type impurity in the p-type impurity introduction region 4 stops changing. This is much shorter than in the case of the p-type impurity introduced region formation method.

【0021】このことは、p型不純物導入領域4を熱処
理によって形成する工程(図1C)において、熱処理時
間に対するp型不純物導入領域4の表面におけるp型不
純物としての硼素の濃度の関係を測定したところ、図2
に示す結果が得られ、また、熱処理時間に対するp型不
純物導入領域4のシ―ト抵抗の関係を測定したところ、
図3に示す結果が得られたこと、及びそれら図2及び図
3に示す測定結果と、それらに対応している前述した従
来のp型不純物導入領域形成法の場合の図8及び図9に
示す測定結果とを対比することによっても明らかであろ
う。
This can be confirmed by measuring the relationship between the concentration of boron as a p-type impurity on the surface of the p-type impurity-introduced region 4 and the heat treatment time in the step of forming the p-type impurity-introduced region 4 by heat treatment (FIG. 1C). However, Figure 2
The results shown are obtained, and when the relationship between the sheet resistance of the p-type impurity introduced region 4 and the heat treatment time was measured,
The results shown in FIG. 3 were obtained, the measurement results shown in FIGS. 2 and 3, and the corresponding results shown in FIGS. 8 and 9 in the case of the conventional p-type impurity doped region formation method described above. This will become clear by comparing the measurement results shown.

【0022】以上のことから、図1に示す本発明による
p型不純物導入領域形成法の場合、p型不純物導入領域
4を、予定のp型不純物の濃度を有するものとして、前
述した従来のp型不純物導入領域形成法で形成できるよ
りも格段的に浅く、制御性良く、容易に形成することが
できる。
From the above, in the case of the p-type impurity doped region forming method according to the present invention shown in FIG. It is much shallower than that which can be formed by the type impurity-introduced region formation method, and can be easily formed with good controllability.

【0023】[0023]

【実施例2】次に、図4〜図7を伴って、本発明による
p型不純物導入領域形成法を適用してpチャンネル型M
OS電界効果トランジスタを製造した場合の実施例を述
べよう。図4〜図7において、図1との対応部分には同
一符号を付して示す。
[Embodiment 2] Next, referring to FIGS. 4 to 7, p-channel type M
An example will be described in which an OS field effect transistor is manufactured. 4 to 7, parts corresponding to those in FIG. 1 are designated by the same reference numerals.

【0024】Siでなり、且つn型不純物を3×101
7cm−3の濃度で導入していることによってn型を有
する、予め用意された半導体基板1の上面側に、SiO
2 でなるフィ―ルド絶縁膜12を、それ自体は公知の
熱酸化処理によって、素子形成領域11を画成するよう
に、5000Aの厚さに形成した(図4A)。
[0024] Made of Si and containing 3×101 n-type impurities
SiO is deposited on the upper surface side of the semiconductor substrate 1 prepared in advance, which has n-type by introducing it at a concentration of 7 cm-3.
A field insulating film 12 of 2.0 mm was formed to a thickness of 5000 Å by a thermal oxidation process known per se so as to define the element formation region 11 (FIG. 4A).

【0025】次に、半導体基板1上に、フィ―ルド絶縁
膜12及び素子形成領域11上に連続延長し、且つ硼素
(B)を4原子%の量で、p型不純物として含んでいる
SiO2 でなる絶縁膜2を、それ自体は公知のCVD
法によって、1000Aの厚さに形成した(図4B)。 この場合、半導体基板1の素子形成領域11と絶縁膜2
との間に、素子形成領域11を構成しているSiの酸化
物でなる酸化物層3が形成された。
Next, SiO2 is formed on the semiconductor substrate 1, continuously extending over the field insulating film 12 and the element forming region 11, and containing boron (B) as a p-type impurity in an amount of 4 atomic %. The insulating film 2 made of
It was formed to a thickness of 1000 Å by the method (FIG. 4B). In this case, the element formation region 11 of the semiconductor substrate 1 and the insulating film 2
An oxide layer 3 made of Si oxide and constituting the element formation region 11 was formed between the two.

【0026】次に、半導体基板1及び絶縁膜2に対する
、赤外線ランプからの光照射による、温度を920℃と
する20秒という短い時間での急速熱処理を、水素と窒
素との1:1の混合ガスでなる水素を含んでいる雰囲気
中で行うことによって、半導体基板1内に、絶縁膜2か
ら、それを含んでいるp型不純物としての硼素(B)を
導入させ、よって、半導体基板1内にp型不純物導入領
域4を形成した(図5C)。
Next, the semiconductor substrate 1 and the insulating film 2 are subjected to rapid heat treatment for a short time of 20 seconds at a temperature of 920° C. by irradiation with light from an infrared lamp using a 1:1 mixture of hydrogen and nitrogen. By performing this in an atmosphere containing gaseous hydrogen, boron (B) as a p-type impurity containing boron is introduced from the insulating film 2 into the semiconductor substrate 1. A p-type impurity doped region 4 was formed in (FIG. 5C).

【0027】次に、絶縁膜2及び酸化物層3に対し、弗
素と水素との混合液をエッチャントとして用いたエッチ
ング処理によって、それら絶縁膜2及び酸化物層3を、
半導体基板1上から溶去除去した(図5D)。
Next, the insulating film 2 and oxide layer 3 are etched using a mixture of fluorine and hydrogen as an etchant.
It was removed by dissolution from the top of the semiconductor substrate 1 (FIG. 5D).

【0028】次に、p型不純物導入領域4上に、SiO
2 でなるゲ―ト絶縁膜13を、それ自体は公知の、乾
燥酸素雰囲気中での熱酸化処理によって、50Aの厚さ
に形成した(図6E)。
Next, on the p-type impurity doped region 4, SiO
A gate insulating film 13 of 2.2 was formed to a thickness of 50 Å by a thermal oxidation treatment in a dry oxygen atmosphere, which is known per se (FIG. 6E).

【0029】次に、ゲ―ト絶縁膜13上に、上方からみ
て、素子形成領域11を2分するように、多結晶シリコ
ンでなり且つ導電性の付与されているゲ―ト電極層14
を、それ自体は公知のリソグラフィ法によって形成した
(図6F)。
Next, a gate electrode layer 14 made of polycrystalline silicon and provided with conductivity is formed on the gate insulating film 13 so as to bisect the element formation region 11 when viewed from above.
was formed by a lithographic method known per se (FIG. 6F).

【0030】次に、ゲ―ト電極14をマスクとする、そ
れ自体は公知のBF2イオンの打込処理を行い、次で、
急速熱アニ―リング処理を行うことによって、素子形成
領域11内に、ゲ―ト電極14を挟んだ両位置において
、p+ 型を有するソ―ス領域15及びドレイン領域1
6を形成し、また、それによって、p型不純物導入領域
4から、ソ―ス領域15及びドレイン領域16間に延長
しているp型のチャンネル領域17を形成した(図7G
)。
Next, using the gate electrode 14 as a mask, a known BF2 ion implantation process is performed, and then,
By performing rapid thermal annealing treatment, a source region 15 and a drain region 1 having p+ type are formed in the element forming region 11 at both positions sandwiching the gate electrode 14.
6, thereby forming a p-type channel region 17 extending from the p-type impurity doped region 4 between the source region 15 and the drain region 16 (FIG. 7G).
).

【0031】次に、半導体基板1上に、フィ―ルド絶縁
膜12、ゲ―ト絶縁膜及びゲ―ト電極14を覆って延長
している、SiO2 でなる層間絶縁膜18を形成し、
次に、その層間絶縁膜18にゲ―ト電極14を外部に臨
ませる窓14を形成し、また層間絶縁膜18及びゲ―ト
絶縁膜13を通したソ―ス領域15及びドレイン領域1
6をそれぞれ外部に臨ませる窓20及び21を形成し、
次に、層間絶縁膜18上に、窓19、20及び21を通
じてそれぞれゲ―ト電極14、ソ―ス領域15及びドレ
イン領域16に連結しているゲ―ト電極22、ソ―ス電
極23及びドレイン電極24を形成した(図7H)。
Next, an interlayer insulating film 18 made of SiO2 is formed on the semiconductor substrate 1 and extends to cover the field insulating film 12, the gate insulating film, and the gate electrode 14.
Next, a window 14 for exposing the gate electrode 14 to the outside is formed in the interlayer insulating film 18, and a source region 15 and a drain region 1 are formed through the interlayer insulating film 18 and the gate insulating film 13.
forming windows 20 and 21 that respectively expose the windows 6 to the outside;
Next, on the interlayer insulating film 18, a gate electrode 22, a source electrode 23 and a A drain electrode 24 was formed (FIG. 7H).

【0032】以上が、本発明によるp型不純物導入領域
形成法を適用してpチャンネル型MOS電界効果トラン
ジスタを製造した場合の実施例である。
The above is an example in which a p-channel type MOS field effect transistor is manufactured by applying the p-type impurity-introduced region forming method according to the present invention.

【0033】このようにして製造されたpチャンネル型
MOS電界効果トランジスタによれば、チャンネル形成
領域17が、本発明によるp型不純物導入領域形成法に
よって形成されたp型不純物導入領域4から形成されて
いることから、1019cm−3という高い表面濃度を
有しながら、200Aという十分浅い深さを有し、この
ため、リ―ク電34性など、優れた特性を有している。
According to the p-channel MOS field effect transistor manufactured in this manner, the channel forming region 17 is formed from the p-type impurity doped region 4 formed by the p-type impurity doped region forming method according to the present invention. Therefore, it has a high surface concentration of 1019 cm-3 and a sufficiently shallow depth of 200 A, and therefore has excellent characteristics such as leakage current resistance.

【0034】なお、上述においては、本発明によるp型
不純物導入領域形成法の1つの実施例を示したに留まり
、図1に示す本発明によるp型不純物導入領域形成法の
実施例において、p型不純物導入領域4を熱処理による
形成する工程での水素と窒素との混合ガスでなる水素を
含んでいる雰囲気を、水蒸気を含んでいる雰囲気として
も、図1に示す本発明によるp型不純物導入領域形成法
の場合と同様の作用効果が得られた。
The above description merely shows one embodiment of the method for forming a p-type impurity introduced region according to the present invention, and in the embodiment of the method for forming a p-type impurity introduced region according to the present invention shown in FIG. The p-type impurity introduction according to the present invention shown in FIG. The same effects as in the area forming method were obtained.

【0035】また、上述においては、p型不純物導入領
域を形成する熱処理を行うための光照射に、赤外線ラン
プを用いた場合を示したが、半導体基板及びその上に形
成されている絶縁膜を加熱し得る光線を発生する他のラ
ンプを用いてもよく、その他本発明の精神を脱すること
なしに、種々の変型、変更をなし得るであろう。
Furthermore, in the above description, the case where an infrared lamp is used for light irradiation for heat treatment to form a p-type impurity introduced region is shown. Other lamps producing heatable radiation may be used, and other modifications may be made without departing from the spirit of the invention.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明によるp型不純物導入領域形成法の実施
例を示す順次の工程における略線的断面図である。
FIG. 1 is a schematic cross-sectional view showing sequential steps of an embodiment of a method for forming a p-type impurity-introduced region according to the present invention.

【図2】本発明によるp型不純物導入領域形成法の説明
に供する、p型不純物導入領域を熱処理により形成する
工程における、熱処理時間に対するp型不純物導入領域
の表面濃度の関係を示す図である。
FIG. 2 is a diagram showing the relationship between the surface concentration of the p-type impurity-doped region and the heat treatment time in the step of forming the p-type impurity-doped region by heat treatment, to explain the method for forming the p-type impurity-doped region according to the present invention. .

【図3】本発明によるp型不純物導入領域形成法の説明
に供する、p型不純物導入領域を熱処理により形成する
工程における、熱処理時間に対するp型不純物導入領域
のシ―ト抵抗の関係を示す図である。
FIG. 3 is a diagram showing the relationship between the sheet resistance of the p-type impurity-introduced region and the heat treatment time in the step of forming the p-type impurity-introduction region by heat treatment, to explain the method for forming the p-type impurity-introduction region according to the present invention; It is.

【図4】本発明によるp型不純物導入領域形成法を適用
してpチャンネル型MOS電界効果トランジスタを製造
した場合の実施例を示す、順次の工程における略線的断
面図である。
FIGS. 4A and 4B are schematic cross-sectional views showing successive steps of an embodiment in which a p-channel MOS field effect transistor is manufactured by applying the p-type impurity-introduced region forming method according to the present invention; FIGS.

【図5】本発明によるp型不純物導入領域形成法を適用
してpチャンネル型MOS電界効果トランジスタを製造
した場合の実施例を示す、図4の順次に工程に続く順次
の工程における略線的断面図である。
5 is a schematic diagram showing an example of manufacturing a p-channel MOS field effect transistor by applying the method for forming a p-type impurity-introduced region according to the present invention, in sequential steps following the sequential steps in FIG. 4; FIG.

【図6】本発明によるp型不純物導入領域形成法を適用
してpチャンネル型MOS電界効果トランジスタを製造
した場合の実施例を示す、図5の順次に工程に続く順次
の工程における略線的断面図である。
6 is a schematic diagram of sequential steps following the sequential steps of FIG. 5, showing an example of manufacturing a p-channel MOS field effect transistor by applying the p-type impurity-introduced region forming method according to the present invention; FIG. FIG.

【図7】本発明によるp型不純物導入領域形成法を適用
してpチャンネル型MOS電界効果トランジスタを製造
した場合の実施例を示す、図6の順次に工程に続く順次
の工程における略線的断面図である。
7 is a schematic diagram of sequential steps following the sequential steps of FIG. 6, showing an example of manufacturing a p-channel MOS field effect transistor by applying the p-type impurity-introduced region forming method according to the present invention; FIG. FIG.

【図8】従来のp型不純物導入領域形成法の説明に供す
る、p型不純物導入領域を熱処理により形成する工程に
おける、熱処理時間に対するp型不純物導入領域の表面
濃度の関係を示す図である。
FIG. 8 is a diagram illustrating the relationship between the surface concentration of the p-type impurity-doped region and the heat treatment time in the step of forming the p-type impurity-doped region by heat treatment, to explain the conventional method for forming the p-type impurity-doped region.

【図9】従来のp型不純物導入領域形成法の説明に供す
る、p型不純物導入領域を熱処理により形成する工程に
おける、熱処理時間に対するp型不純物導入領域のシ―
ト抵抗の関係を示す図である。
FIG. 9 is a graph of the p-type impurity-introduced region versus heat treatment time in the step of forming the p-type impurity-introduced region by heat treatment, which is used to explain a conventional p-type impurity-introduced region forming method;
FIG.

【符号の説明】[Explanation of symbols]

1              半導体基板2    
          絶縁膜3           
   酸化物層4              p型不
純物導入領域11              素子形
成領域12              フィ―ルド絶
縁膜13              ゲ―ト絶縁膜1
4              ゲ―ト電極15   
           ソ―ス領域16       
       ドレイン領域17          
    チャンネル形成用領域18         
     層間絶縁膜19、20、21  窓
1 Semiconductor substrate 2
Insulating film 3
Oxide layer 4 P-type impurity introduction region 11 Element formation region 12 Field insulating film 13 Gate insulating film 1
4 Gate electrode 15
source area 16
drain region 17
Channel forming area 18
Interlayer insulating film 19, 20, 21 window

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  Siでなる半導体基板上に、p型不純
物を含んでいる絶縁膜を形成する工程と、上記半導体基
板及び上記絶縁膜に対する熱処理によって、上記半導体
基板内に、上記絶縁膜から、それが含んでいるp型不純
物を導入させる工程とを有するp型不純物導入領域形成
法において、上記p型不純物として、硼素を用い、上記
熱処理を、光照射による短い時間での急速熱処理とし、
且つその熱処理を、水素または水蒸気を含んでいる雰囲
気中で行うことを特徴とするp型不純物導入領域形成法
1. A step of forming an insulating film containing a p-type impurity on a semiconductor substrate made of Si, and heat treatment of the semiconductor substrate and the insulating film, so that the semiconductor substrate has the following properties: In the method for forming a p-type impurity introduced region, the p-type impurity introduction region forming method includes a step of introducing a p-type impurity contained in the p-type impurity, wherein boron is used as the p-type impurity, and the heat treatment is a rapid heat treatment in a short time by light irradiation,
A method for forming a p-type impurity-introduced region, characterized in that the heat treatment is performed in an atmosphere containing hydrogen or water vapor.
JP10048191A 1991-04-05 1991-04-05 Forming method of p-type introducing region Pending JPH04307931A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10048191A JPH04307931A (en) 1991-04-05 1991-04-05 Forming method of p-type introducing region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10048191A JPH04307931A (en) 1991-04-05 1991-04-05 Forming method of p-type introducing region

Publications (1)

Publication Number Publication Date
JPH04307931A true JPH04307931A (en) 1992-10-30

Family

ID=14275117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10048191A Pending JPH04307931A (en) 1991-04-05 1991-04-05 Forming method of p-type introducing region

Country Status (1)

Country Link
JP (1) JPH04307931A (en)

Similar Documents

Publication Publication Date Title
US5464783A (en) Oxynitride-dioxide composite gate dielectric process for MOS manufacture
KR910007097B1 (en) Manufacturing method of semiconductor device
US5324974A (en) Nitride capped MOSFET for integrated circuits
JPH07114199B2 (en) Method for manufacturing semiconductor device
JPH0558257B2 (en)
JP2001185548A (en) Semiconductor device and manufacturing method thereof
JPH04307931A (en) Forming method of p-type introducing region
JPH07245267A (en) Manufacture of semiconductor device
KR100541705B1 (en) Method for fabricating semiconductor device
JPH02133929A (en) Semiconductor device and its manufacture
JP3228246B2 (en) Method for manufacturing semiconductor device
JP2525186B2 (en) Method for manufacturing semiconductor device
JP3366053B2 (en) Method for manufacturing semiconductor device
JPS6410951B2 (en)
JPH0227769A (en) Semiconductor device
JPH0846190A (en) Semiconductor device and manufacture thereof
JPS63261879A (en) Manufacture of semiconductor device
JPH04354328A (en) Production of semiconductor device
JPH0283928A (en) Manufacture of semiconductor device and semiconductor device obtained thereby
KR0172290B1 (en) Method of manufacturing mos transistor
JPS62273774A (en) Manufacture of field-effect transistor
JPH022633A (en) Manufacture of mis field effect semiconductor device
JPH02163942A (en) Manufacture of mis transistor
JPH0140506B2 (en)
KR100289394B1 (en) Method for producing a self aligned type epitaxial co silicide in semiconductor device