JPH07245267A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH07245267A
JPH07245267A JP3401894A JP3401894A JPH07245267A JP H07245267 A JPH07245267 A JP H07245267A JP 3401894 A JP3401894 A JP 3401894A JP 3401894 A JP3401894 A JP 3401894A JP H07245267 A JPH07245267 A JP H07245267A
Authority
JP
Japan
Prior art keywords
oxide film
silicon oxide
film
substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3401894A
Other languages
Japanese (ja)
Other versions
JP3247242B2 (en
Inventor
Toshitaka Meguro
寿孝 目黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP03401894A priority Critical patent/JP3247242B2/en
Publication of JPH07245267A publication Critical patent/JPH07245267A/en
Application granted granted Critical
Publication of JP3247242B2 publication Critical patent/JP3247242B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PURPOSE:To provide a method for manufacturing a semiconductor device where silicon oxide film formed by the chemical vapor growth method has improved characteristics and manufacturing yield improves. CONSTITUTION:Silicon oxide film 12 is formed by the LPCVD method (Low pressure chemical vapor growth method) with TEOS (tetraethoxysilane) as a feed gas on Si substrate 11 and then the formed silicon oxide film 12 is heated for a specific amount of time in mixed gas atmosphere containing oxygen (O2) and hydrogen chloride (HCl), thus increasing the film density of the silicon oxide film 12 due to the oxygen in atmosphere on heat treatment, decreasing porosity, and increasing dielectric constant. Also, the getter operation of chlorine eliminates movable ions such as Na ion intruding into the silicon oxide film 12 and metal impurity such as adsorbed copper and aluminum and hence improving the characteristics of the silicon oxide film 12 and the yield for manufacturing a semiconductor device.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device.

【0002】[0002]

【従来の技術】周知の通り、半導体装置を製造するにあ
たって、基板上へシリコン酸化膜を形成する方法には種
々の形成方法がある。その中で、CVD(化学気相成
長)時の低温度化、形成する膜の薄膜化等に対応してL
PCVD法(減圧化学気相成長法)によりTEOS(テ
トラエトキシシラン)を原料ガスに用いてシリコン酸化
膜を成膜する方法がある。そして、これで形成されるシ
リコン酸化膜を例えばゲート酸化膜や電極を被覆する後
酸化膜等とした半導体装置の製造方法がある。
As is well known, there are various methods for forming a silicon oxide film on a substrate when manufacturing a semiconductor device. Among them, in order to reduce the temperature during CVD (chemical vapor deposition) and thin the film to be formed, L
There is a method of forming a silicon oxide film using TEOS (tetraethoxysilane) as a source gas by the PCVD method (low pressure chemical vapor deposition method). Then, there is a method of manufacturing a semiconductor device in which the silicon oxide film thus formed is used as, for example, a gate oxide film or a post oxide film for covering electrodes.

【0003】以下、従来のMOSトランジスタにおける
ゲート部の形成方法を図19乃至図21を参照して説明
する。なお、図19乃至図21は形成の各工程を示す断
面図である。
A method of forming a gate portion in a conventional MOS transistor will be described below with reference to FIGS. 19 to 21. 19 to 21 are cross-sectional views showing each step of formation.

【0004】先ず、図19に示す第1の工程で、Si基
板1の表面にTEOSを原料ガスに用いた600〜70
0℃の温度でのLPCVD法により、4〜10nmの厚
さに酸化シリコンを堆積するようにしてシリコン酸化膜
2を成膜する。
First, in the first step shown in FIG. 19, 600 to 70 using TEOS as a source gas on the surface of the Si substrate 1.
A silicon oxide film 2 is formed by LPCVD at a temperature of 0 ° C. so as to deposit silicon oxide in a thickness of 4 to 10 nm.

【0005】続いて図20に示した第2の工程におい
て、温度を600〜700℃に維持し、モノシラン(S
iH4 )を原料ガスとするLPCVD法により、シリコ
ン酸化膜2上に多結晶シリコンを厚さ400nmとなる
ように堆積させる。そして、堆積された多結晶シリコン
に不純物としてりん(P)を約900℃の温度で熱拡散
し、多結晶シリコン膜3を形成する。
Then, in the second step shown in FIG. 20, the temperature is maintained at 600 to 700 ° C. and monosilane (S
Polycrystalline silicon is deposited on the silicon oxide film 2 to a thickness of 400 nm by the LPCVD method using iH 4 ) as a source gas. Then, phosphorus (P) as an impurity is thermally diffused into the deposited polycrystalline silicon at a temperature of about 900 ° C. to form a polycrystalline silicon film 3.

【0006】次に図3に示した第3の工程において、多
結晶シリコン膜3上にフォトレジストを塗布し、写真蝕
刻法を用いてパターニングしてフォトマスクを形成す
る。そして形成されたフォトマスクを用いたドライエッ
チング法により、多結晶シリコン膜3及びシリコン酸化
膜2をSi基板1が露出するまでエッチング加工する。
その後、フォトレジストを除去することでSi基板1上
にはシリコン酸化膜2をゲート酸化膜とし、多結晶シリ
コン膜3をゲートとするゲート部4が形成される。
Next, in a third step shown in FIG. 3, a photoresist is applied on the polycrystalline silicon film 3 and patterned by a photo-etching method to form a photo mask. Then, the polycrystalline silicon film 3 and the silicon oxide film 2 are etched by the dry etching method using the formed photomask until the Si substrate 1 is exposed.
Then, by removing the photoresist, a gate portion 4 having the silicon oxide film 2 as a gate oxide film and the polycrystalline silicon film 3 as a gate is formed on the Si substrate 1.

【0007】そして、上記のように例えばTEOSを用
いたCVDによるシリコン酸化膜2でゲート部4を形成
した場合に、成膜直後のI(電流)−V(電圧)特性で
代表される耐圧リーク特性が、熱酸化法によるシリコン
酸化膜に較べて不安定となる問題があった。
When the gate portion 4 is formed of the silicon oxide film 2 formed by CVD using TEOS as described above, the breakdown voltage leakage represented by the I (current) -V (voltage) characteristic immediately after the film formation. There is a problem that the characteristics become unstable as compared with the silicon oxide film formed by the thermal oxidation method.

【0008】すなわち、成膜時の条件によって異なると
されている膜密度、有孔率に起因し、低膜密度や高有孔
率状態になると低電界電流リークが大きくシリコン酸化
膜2の絶縁性能が低くなり、さらに低温プロセス化や薄
膜化によって、被堆積物である基板や気相成長装置等に
吸着している銅、アルミニウム、鉄などのメタル不純物
や、堆積プロセス中に侵入したNaイオンやCaイオン
等の可動イオンの不純物などの影響でピンホール欠陥を
生じることがあった。
That is, due to the film density and the porosity which are said to vary depending on the film forming conditions, the low electric field current leakage is large in the low film density or high porosity state, and the insulating performance of the silicon oxide film 2 is large. As the low temperature process and thin film formation further reduce metal impurities such as copper, aluminum, and iron adsorbed on the substrate to be deposited, vapor phase growth equipment, etc., and Na ions that have penetrated during the deposition process, Pinhole defects may occur due to the influence of mobile ions such as Ca ions.

【0009】このため、CVD法により成膜したシリコ
ン酸化膜2をゲート部4に有する半導体装置では、その
製造歩留が低いものとなっていた。
Therefore, the semiconductor device having the silicon oxide film 2 formed by the CVD method in the gate portion 4 has a low manufacturing yield.

【0010】また、同様にしてメモリセルの電極を被覆
する後酸化膜を形成した場合にも、可動イオンや水分の
侵入が防止できないためにトランジスタのしきい値が変
動するなどの悪影響が出てしまい、良好な特性を得るこ
とができない状況にあった。
Similarly, when an oxide film is formed after covering the electrodes of the memory cell in the same manner, invasion of mobile ions and water cannot be prevented, which causes adverse effects such as fluctuation of the threshold value of the transistor. As a result, good characteristics could not be obtained.

【0011】[0011]

【発明が解決しようとする課題】上記のようにシリコン
酸化膜を化学気相成長法によって形成したものでは、こ
のシリコン酸化膜の耐圧リーク特性が不安定である等の
ために半導体装置の製造歩留が低いものであった。この
ような状況に鑑みて本発明はなされたもので、その目的
とするところは化学気相成長法によって形成したシリコ
ン酸化膜が良好な特性を有し、製造歩留が向上した半導
体装置の製造方法を提供することにある。
In the case where the silicon oxide film is formed by the chemical vapor deposition method as described above, the pressure resistance leak characteristic of the silicon oxide film is unstable, and therefore, the manufacturing process of the semiconductor device is difficult. The stay was low. The present invention has been made in view of such circumstances, and an object of the present invention is to manufacture a semiconductor device in which a silicon oxide film formed by a chemical vapor deposition method has good characteristics and a manufacturing yield is improved. To provide a method.

【0012】[0012]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、基板の表面に化学気相成長によってシリコン
酸化膜を成膜する工程と、成膜されたシリコン酸化膜を
酸素及び塩素を含む雰囲気中で所定時間加熱処理する工
程とを有することを特徴とするものであり、さらに、酸
素及び塩素を含む雰囲気が、酸素と塩化水素及び不活性
ガスの混合ガス、または酸素と塩素及び不活性ガスの混
合ガスによりなるものであることを特徴とするものであ
り、また、シリコン基板上に化学気相成長によってシリ
コン酸化膜を成膜する工程と、シリコン酸化膜が成膜さ
れたシリコン基板を酸素と塩化水素を含む不活性ガスの
混合ガス中で所定時間加熱処理する工程とを有すること
を特徴とするものであり、また、多結晶シリコン膜で形
成された基板の表面に化学気相成長によってシリコン酸
化膜を成膜する工程と、シリコン酸化膜が成膜されたシ
リコン基板を酸素と塩化水素を含む不活性ガスの混合ガ
ス中で所定時間加熱処理する工程とを有することを特徴
とするものであり、さらに、加熱処理時の温度が、シリ
コン酸化膜を成膜する際の化学気相成長時の温度より高
い温度であることを特徴とするものである。
A method of manufacturing a semiconductor device according to the present invention comprises a step of forming a silicon oxide film on a surface of a substrate by chemical vapor deposition, and a step of forming the formed silicon oxide film with oxygen and chlorine. And a step of performing heat treatment in an atmosphere containing oxygen for a predetermined time, wherein the atmosphere containing oxygen and chlorine is a mixed gas of oxygen, hydrogen chloride and an inert gas, or oxygen, chlorine and an inert gas. It is characterized by comprising a mixed gas of active gases, and a step of forming a silicon oxide film on a silicon substrate by chemical vapor deposition, and a silicon substrate on which the silicon oxide film is formed. Is heat-treated in a mixed gas of an inert gas containing oxygen and hydrogen chloride for a predetermined time, and the surface of the substrate formed of a polycrystalline silicon film is formed. A step of forming a silicon oxide film by chemical vapor deposition, and a step of heat-treating a silicon substrate on which the silicon oxide film is formed in a mixed gas of oxygen and an inert gas containing hydrogen chloride for a predetermined time. Further, the temperature during the heat treatment is higher than the temperature during the chemical vapor deposition when the silicon oxide film is formed.

【0013】[0013]

【作用】上記のように構成された半導体装置の製造方法
は、化学気相成長によってシリコン酸化膜を成膜し、成
膜されたシリコン酸化膜を酸素及び塩素を含む雰囲気中
で所定時間加熱処理するようにしている。このため、加
熱処理時に雰囲気中の酸素によってシリコン酸化膜は膜
密度が高くなり、有孔率が下がり、誘電率が大きいもの
となる。また同じく塩素のゲッター作用によってシリコ
ン酸化膜中に侵入している可動イオンや吸着しているメ
タル不純物などが除去される。その結果、シリコン酸化
膜の特性が良好なものとなり、半導体装置の製造歩留が
向上する。
According to the method of manufacturing a semiconductor device configured as described above, a silicon oxide film is formed by chemical vapor deposition, and the formed silicon oxide film is heat-treated for a predetermined time in an atmosphere containing oxygen and chlorine. I am trying to do it. Therefore, oxygen in the atmosphere during the heat treatment increases the film density of the silicon oxide film, lowers the porosity, and increases the dielectric constant. Similarly, the gettering action of chlorine removes mobile ions penetrating into the silicon oxide film and adsorbed metal impurities. As a result, the characteristics of the silicon oxide film are improved, and the manufacturing yield of semiconductor devices is improved.

【0014】[0014]

【実施例】以下、本発明の実施例を図面を参照して説明
する。先ず、第1の実施例のMOSトランジスタにおけ
る、本発明の要部であるゲート酸化膜の形成方法につい
て図1乃至図4により説明する。なお、図1乃至図4は
形成の各工程を示す断面図である。
Embodiments of the present invention will be described below with reference to the drawings. First, a method of forming a gate oxide film, which is an essential part of the present invention, in the MOS transistor of the first embodiment will be described with reference to FIGS. 1 to 4 are cross-sectional views showing each step of formation.

【0015】図1に示す第1の工程において、Si(1
00)基板11の平坦に仕上げられた表面に、CVD法
(化学気相成長法)例えば温度を600〜700℃の範
囲内の例えば約600℃に維持し、圧力が0.4〜0.
8Torrの条件のLPCVD法(減圧化学気相成長
法)により、原料ガスのTEOS(テトラエトキシシラ
ン)を50sccm、窒素(N2 )を200sccm流
し、酸化シリコンが10nmの厚さに堆積するようにし
てシリコン酸化膜12を成膜する。
In the first step shown in FIG. 1, Si (1
00) On the flatly finished surface of the substrate 11, the CVD method (chemical vapor deposition method), for example, the temperature is maintained at 600 ° C. within the range of 600 to 700 ° C. and the pressure is 0.4 to 0.
By the LPCVD method (low pressure chemical vapor deposition method) under the condition of 8 Torr, TEOS (tetraethoxysilane) as a raw material gas was caused to flow at 50 sccm and nitrogen (N 2 ) at 200 sccm to deposit silicon oxide to a thickness of 10 nm. A silicon oxide film 12 is formed.

【0016】続いて図2に示した第2の工程において、
シリコン酸化膜12が成膜されたSi基板11を、CV
Dでの成膜時の温度より高い温度、例えば800℃に維
持された酸素(O2 )と塩化水素(HCl)を含む窒素
の混合ガス雰囲気内に入れる。そして約30分間加熱処
理してシリコン酸化膜12の熱アニールを行う。
Then, in the second step shown in FIG.
CV the Si substrate 11 on which the silicon oxide film 12 is formed,
It is placed in a mixed gas atmosphere of nitrogen containing oxygen (O 2 ) and hydrogen chloride (HCl) maintained at a temperature higher than the temperature at the time of film formation in D, for example, 800 ° C. Then, heat treatment is performed for about 30 minutes to perform thermal annealing of the silicon oxide film 12.

【0017】次に図3に示した第3の工程において、温
度を600〜630℃に維持し、圧力が0.4〜0.8
Torrの条件のLPCVD法により、原料ガスのモノ
シラン(SiH4 )を100sccm流してシリコン酸
化膜12上に多結晶シリコンを厚さ400nmとなるよ
うに堆積させる。そして、堆積された多結晶シリコンに
不純物としてりん(P)を約900℃の温度で熱拡散
し、多結晶シリコン膜13を形成する。
Next, in the third step shown in FIG. 3, the temperature is maintained at 600 to 630 ° C. and the pressure is 0.4 to 0.8.
By the LPCVD method under the conditions of Torr, monosilane (SiH 4 ) as a source gas is caused to flow at 100 sccm to deposit polycrystalline silicon on the silicon oxide film 12 so as to have a thickness of 400 nm. Then, phosphorus (P) as an impurity is thermally diffused into the deposited polycrystalline silicon at a temperature of about 900 ° C. to form a polycrystalline silicon film 13.

【0018】次に図4に示した第4の工程において、多
結晶シリコン膜13上にフォトレジストを塗布し、写真
蝕刻法を用いてパターニングしてフォトマスクを形成す
る。そして形成されたフォトマスクを用いたドライエッ
チング法により、多結晶シリコン膜13及びシリコン酸
化膜12をSi基板11が露出するまでエッチング加工
する。その後、フォトレジストを除去することでSi基
板11上にはシリコン酸化膜12をゲート酸化膜とし、
多結晶シリコン膜13をゲートとするゲート部14が形
成される。
Next, in a fourth step shown in FIG. 4, a photoresist is applied on the polycrystalline silicon film 13 and patterned by using a photoetching method to form a photomask. Then, the polycrystalline silicon film 13 and the silicon oxide film 12 are etched by the dry etching method using the formed photomask until the Si substrate 11 is exposed. Then, by removing the photoresist, the silicon oxide film 12 is used as a gate oxide film on the Si substrate 11,
A gate portion 14 having the polycrystalline silicon film 13 as a gate is formed.

【0019】このような工程を経て形成されたゲート部
14のシリコン酸化膜12は、高温度の酸素と塩化水素
を含む混合ガス中での熱アニールにより、酸素によって
膜密度は高くなり、有孔率が下がり、誘電率が大きいも
のとなる。また塩化水素中の塩素のゲッター作用によっ
てシリコン酸化膜12中に侵入しているナトリウム、カ
ルシウム等の可動イオンや吸着している銅、アルミニウ
ム、鉄等のメタル不純物などが除去される。
The silicon oxide film 12 of the gate portion 14 formed through the above steps has a high film density due to oxygen by thermal annealing in a mixed gas containing oxygen and hydrogen chloride at a high temperature, and has a hole. The dielectric constant decreases and the dielectric constant increases. The gettering action of chlorine in hydrogen chloride removes mobile ions such as sodium and calcium that have entered the silicon oxide film 12 and adsorbed metal impurities such as copper, aluminum, and iron.

【0020】その結果、ピンホールによる耐圧初期不良
や、低膜密度、高有孔率に起因する低電界電流リークを
低減させるられシリコン酸化膜12の絶縁性を向上させ
ることができ、耐圧リーク特性の不安定性が解消する。
そしてシリコン酸化膜12の特性が向上することでMO
Sトランジスタの製造歩留も向上したものとなる。
As a result, the initial breakdown voltage failure due to pinholes and the low electric field current leakage due to the low film density and high porosity can be reduced, and the insulating property of the silicon oxide film 12 can be improved. The instability of is resolved.
Then, since the characteristics of the silicon oxide film 12 are improved, MO
The manufacturing yield of the S transistor is also improved.

【0021】なお、塩素のゲッター作用については80
0℃以下の温度でも可能であるが、酸素によって膜密度
を高くする場合にはCVDによる成膜時の温度より高い
温度が必要で、ゲッター作用と高膜密度化をそれぞれ異
なる温度で行うようにしてもよいが、800℃以上の温
度にすれば混合ガス中での熱アニールは一度に行うこと
ができる。
The getter action of chlorine is 80
Although a temperature of 0 ° C. or lower is possible, a temperature higher than the temperature at the time of film formation by CVD is required when increasing the film density by oxygen, and the getter action and the film density increase should be performed at different temperatures. However, if the temperature is 800 ° C. or higher, thermal annealing in a mixed gas can be performed at once.

【0022】次に、第2の実施例である不揮発性メモリ
におけるフローティングゲート上へのゲート酸化膜の形
成方法について、図5乃至図13により説明する。な
お、図5乃至図13は形成の各工程を示す断面図であ
る。
Next, a method of forming the gate oxide film on the floating gate in the nonvolatile memory of the second embodiment will be described with reference to FIGS. 5 to 13 are cross-sectional views showing each step of formation.

【0023】図5に示す第1の工程において、Si(1
00)基板21の平坦に仕上げられた表面に、約900
℃の温度に加熱して行われる通常実施されている熱酸化
法により、20nmの厚さの第1のシリコン酸化膜22
を成膜する。
In the first step shown in FIG. 5, Si (1
00) on the flat-finished surface of the substrate 21, approximately 900
The first silicon oxide film 22 having a thickness of 20 nm is formed by a thermal oxidation method which is usually performed by heating to a temperature of ℃.
To form a film.

【0024】続いて図6に示す第2の工程において、第
1のシリコン酸化膜22上にフォトレジストを塗布し、
写真蝕刻法を用いてパターニングしてフォトマスクを形
成する。そして形成されたフォトマスクを用いたウエッ
トエッチング法により、第1のシリコン酸化膜22をエ
ッチング加工してSi基板21のメモリセル形成部側2
3の表面が露出するように加工し、その後、フォトレジ
ストを除去する。なお、セレクトゲート形成部側24に
ついてはSi基板21上に第1のシリコン酸化膜22を
残しておく。
Subsequently, in a second step shown in FIG. 6, a photoresist is applied on the first silicon oxide film 22,
A photomask is formed by patterning using a photo-etching method. Then, the first silicon oxide film 22 is etched by a wet etching method using the formed photomask, and the memory cell forming portion side 2 of the Si substrate 21 is etched.
Processing is performed so that the surface of No. 3 is exposed, and then the photoresist is removed. Regarding the select gate forming portion side 24, the first silicon oxide film 22 is left on the Si substrate 21.

【0025】次に図7に示す第3の工程において、再
度、約900℃の温度に加熱して行われる熱酸化法によ
り、10nmの厚さの第2のシリコン酸化膜25を成膜
する。これにより、第1のシリコン酸化膜22が除去さ
れたSi基板21のメモリセル形成部側23の表面に、
第2のシリコン酸化膜25による膜厚10nmのシリコ
ン酸化膜が形成され、第1のシリコン酸化膜22が除去
されなかったセレクトゲート形成部側24のSi基板2
1上に、第1のシリコン酸化膜22と第2のシリコン酸
化膜25による膜厚30nmのシリコン酸化膜が形成さ
れる。
Next, in the third step shown in FIG. 7, the second silicon oxide film 25 having a thickness of 10 nm is formed again by the thermal oxidation method performed by heating to a temperature of about 900.degree. As a result, on the surface of the Si substrate 21 on the memory cell forming portion side 23 from which the first silicon oxide film 22 is removed,
A silicon oxide film having a thickness of 10 nm is formed by the second silicon oxide film 25, and the first silicon oxide film 22 is not removed.
The first silicon oxide film 22 and the second silicon oxide film 25 form a silicon oxide film having a film thickness of 30 nm on the first layer 1.

【0026】次に図8に示す第4の工程において、温度
を600〜630℃に維持し、圧力が0.4〜0.8T
orrの条件のLPCVD法により、原料ガスのモノシ
ランを100sccm流して第2のシリコン酸化膜25
上に多結晶シリコンを厚さ200nmとなるように堆積
させる。そして、堆積された多結晶シリコンに不純物と
してりん(P)を約900℃の温度で熱拡散し、第1の
多結晶シリコン膜26を形成する。
Next, in the fourth step shown in FIG. 8, the temperature is maintained at 600 to 630 ° C. and the pressure is 0.4 to 0.8 T.
By the LPCVD method under the condition of orr, the source gas monosilane is caused to flow at 100 sccm to generate the second silicon oxide film 25.
Polycrystalline silicon is deposited thereon to a thickness of 200 nm. Then, phosphorus (P) as an impurity is thermally diffused into the deposited polycrystalline silicon at a temperature of about 900 ° C. to form a first polycrystalline silicon film 26.

【0027】次に図9に示した第5の工程において、第
1の多結晶シリコン膜26の表面に、温度を600〜7
00℃の範囲内の例えば約600℃に維持し、圧力が
0.4〜0.8Torrの条件のLPCVD法により、
原料ガスのTEOSを50sccm、窒素を200sc
cm流し、酸化シリコンが10nmの厚さに堆積するよ
うにして第3のシリコン酸化膜27を成膜する。
Next, in the fifth step shown in FIG. 9, a temperature of 600 to 7 is applied to the surface of the first polycrystalline silicon film 26.
In the range of 00 ° C., for example, about 600 ° C. is maintained, and the pressure is 0.4 to 0.8 Torr.
Source gas TEOS 50sccm, nitrogen 200sc
Then, a third silicon oxide film 27 is formed so that silicon oxide is deposited to a thickness of 10 nm.

【0028】次に図10に示した第6の工程において、
第3のシリコン酸化膜27が成膜されたSi基板21
を、CVDでの成膜時の温度より高い温度、例えば80
0℃に維持された酸素と塩化水素を含む窒素の混合ガス
雰囲気内に入れる。そして約30分間加熱処理して第3
のシリコン酸化膜27の熱アニールを行う。
Next, in the sixth step shown in FIG.
Si substrate 21 on which the third silicon oxide film 27 is formed
Is higher than the temperature at the time of film formation by CVD, for example, 80
It is placed in a mixed gas atmosphere of nitrogen containing oxygen and hydrogen chloride maintained at 0 ° C. And heat treatment for about 30 minutes
The silicon oxide film 27 is thermally annealed.

【0029】次に図11に示す第7の工程において、第
3のシリコン酸化膜27上にフォトレジストを塗布し、
写真蝕刻法を用いてパターニングしてフォトマスクを形
成する。そして形成されたフォトマスクを用いたウエッ
トエッチング法により、第3のシリコン酸化膜27をエ
ッチング加工して第1の多結晶シリコン膜26のセレク
トゲート形成部側24の表面が露出するように加工し、
その後、フォトレジストを除去する。
Next, in a seventh step shown in FIG. 11, a photoresist is applied on the third silicon oxide film 27,
A photomask is formed by patterning using a photo-etching method. Then, the third silicon oxide film 27 is etched by a wet etching method using the formed photomask so that the surface of the first polycrystalline silicon film 26 on the select gate formation portion side 24 is exposed. ,
Then, the photoresist is removed.

【0030】次に図12に示す第8の工程において、温
度を600〜630℃に維持し、圧力が0.4〜0.8
Torrの条件のLPCVD法により、原料ガスのモノ
シランを100sccm流して多結晶シリコンを厚さ4
00nmとなるように堆積させる。そして、堆積された
多結晶シリコンに不純物としてりん(P)を約900℃
の温度で熱拡散し、第2の多結晶シリコン膜28を形成
する。
Next, in an eighth step shown in FIG. 12, the temperature is maintained at 600 to 630 ° C. and the pressure is 0.4 to 0.8.
By the LPCVD method under the condition of Torr, monosilane as a source gas is caused to flow at 100 sccm to form polycrystalline silicon to a thickness of 4
It is deposited to have a thickness of 00 nm. Then, phosphorus (P) as an impurity is added to the deposited polycrystalline silicon at about 900.degree.
The second polycrystalline silicon film 28 is formed by thermal diffusion at the temperature of.

【0031】これにより、第3のシリコン酸化膜27が
除去されたセレクトゲート形成部側24に第1の多結晶
シリコン膜26と第2の多結晶シリコン膜28による膜
厚600nmの多結晶シリコン膜が第2のシリコン酸化
膜25上に形成される。なお、第3のシリコン酸化膜2
7が除去されなかったメモリセル形成部側23には、第
3のシリコン酸化膜27上に膜厚400nmの第2の多
結晶シリコン膜28が形成され、第2のシリコン酸化膜
25と第3のシリコン酸化膜27との間に膜厚200n
mの第1の多結晶シリコン膜26が挟まれた構成とな
る。
As a result, on the select gate formation portion side 24 where the third silicon oxide film 27 is removed, a polycrystalline silicon film having a thickness of 600 nm formed by the first polycrystalline silicon film 26 and the second polycrystalline silicon film 28. Are formed on the second silicon oxide film 25. The third silicon oxide film 2
A second polycrystalline silicon film 28 having a film thickness of 400 nm is formed on the third silicon oxide film 27 on the memory cell forming portion side 23 where 7 is not removed, and the second silicon oxide film 25 and the third polysilicon film 28 are formed. Film thickness of 200 n between the silicon oxide film 27 and
The first polycrystalline silicon film 26 of m is sandwiched between them.

【0032】次に図13に示した第9の工程において、
第2の多結晶シリコン膜28上にフォトレジストを塗布
し、写真蝕刻法を用いてパターニングしてフォトマスク
を形成する。そして形成されたフォトマスクを用いたド
ライエッチング法により、第1及び第2の多結晶シリコ
ン膜26,28と、第1及び第2さらに第3のシリコン
酸化膜22,25,27をSi基板21が露出するまで
エッチング加工する。その後、フォトレジストを除去す
ることでSi基板21上には第1及び第2のシリコン酸
化膜22,25をゲート酸化膜とし、第1及び第2の多
結晶シリコン膜26,28をゲートとするセレクトゲー
ト部29が形成される。また、第2のシリコン酸化膜2
5を第1のゲート酸化膜、第1の多結晶シリコン膜26
をフローティングゲートとし、第3のシリコン酸化膜2
7を第2のゲート酸化膜、第2の多結晶シリコン膜28
をゲートとするメモリセルのゲート部30が構成され
る。
Next, in the ninth step shown in FIG.
A photoresist is applied on the second polycrystalline silicon film 28 and patterned by using a photo-etching method to form a photo mask. Then, the first and second polycrystalline silicon films 26, 28 and the first, second and third silicon oxide films 22, 25, 27 are formed on the Si substrate 21 by a dry etching method using the formed photomask. Etching is performed until exposed. Then, by removing the photoresist, the first and second silicon oxide films 22 and 25 are used as gate oxide films and the first and second polycrystalline silicon films 26 and 28 are used as gates on the Si substrate 21. Select gate portion 29 is formed. In addition, the second silicon oxide film 2
5 is a first gate oxide film, a first polycrystalline silicon film 26
As a floating gate, and the third silicon oxide film 2
7 is a second gate oxide film and a second polycrystalline silicon film 28.
The gate portion 30 of the memory cell having the gate is formed.

【0033】このような工程を経て形成されたメモリセ
ルのゲート部30の第3のシリコン酸化膜27は、高温
度の酸素と塩化水素を含む混合ガス中での熱アニールに
より、第1の実施例と同様に酸素によって膜密度が高
く、有孔率が下がり、誘電率が大きいものとなる。また
塩化水素中の塩素のゲッター作用によって第3のシリコ
ン酸化膜27中に侵入しているナトリウム、カルシウム
等の可動イオンや吸着している銅、アルミニウム、鉄等
のメタル不純物などが除去される。
The third silicon oxide film 27 of the gate portion 30 of the memory cell formed through these steps is subjected to the first annealing by thermal annealing in a mixed gas containing high temperature oxygen and hydrogen chloride. As in the example, oxygen increases the film density, lowers the porosity, and increases the dielectric constant. The getter action of chlorine in hydrogen chloride removes mobile ions such as sodium and calcium that have entered the third silicon oxide film 27 and adsorbed metal impurities such as copper, aluminum, and iron.

【0034】その結果、第1の実施例と同様にゲート部
30の第3のシリコン酸化膜27について、その絶縁特
性を向上させることができ、耐圧リーク特性の不安定性
が解消する。そして第3のシリコン酸化膜27の特性が
向上することで不揮発性メモリの製造歩留も向上したも
のとなる。
As a result, similarly to the first embodiment, the insulation characteristics of the third silicon oxide film 27 of the gate portion 30 can be improved, and the instability of the breakdown voltage leakage characteristics is eliminated. Then, the characteristics of the third silicon oxide film 27 are improved, so that the manufacturing yield of the nonvolatile memory is also improved.

【0035】次に、第3の実施例であるMOSトランジ
スタの多結晶シリコン電極を構成するゲートへの後酸化
膜の形成方法について、図14乃至図18により説明す
る。なお、図14乃至図18は形成の各工程を示す断面
図である。
Next, a method of forming a post oxide film on the gate of the polycrystalline silicon electrode of the MOS transistor of the third embodiment will be described with reference to FIGS. 14 to 18. 14 to 18 are cross-sectional views showing each step of formation.

【0036】図14に示す第1の工程において、Si
(100)基板31の平坦に仕上げられた表面に、約9
00℃の温度に加熱して行われる通常実施されている熱
酸化法により、20nmの厚さの第1のシリコン酸化膜
32を成膜する。
In the first step shown in FIG. 14, Si
The (100) substrate 31 has approximately 9
The first silicon oxide film 32 having a thickness of 20 nm is formed by a thermal oxidation method which is usually performed by heating to a temperature of 00 ° C.

【0037】続いて図15に示す第2の工程において、
温度を600〜630℃に維持し、圧力が0.4〜0.
8Torrの条件のLPCVD法により、原料ガスのモ
ノシランを100sccm流してSi基板31上に多結
晶シリコンを厚さ400nmとなるように堆積させる。
そして、堆積された多結晶シリコンに不純物としてりん
(P)を約900℃の温度で熱拡散し、多結晶シリコン
膜33を形成する。
Then, in the second step shown in FIG.
The temperature is maintained at 600 to 630 ° C, and the pressure is 0.4 to 0.
By the LPCVD method under the condition of 8 Torr, a source gas of monosilane is caused to flow at 100 sccm to deposit polycrystalline silicon on the Si substrate 31 so as to have a thickness of 400 nm.
Then, phosphorus (P) as an impurity is thermally diffused into the deposited polycrystalline silicon at a temperature of about 900 ° C. to form a polycrystalline silicon film 33.

【0038】次に図16に示した第3の工程において、
多結晶シリコン膜33上にフォトレジストを塗布し、写
真蝕刻法を用いてパターニングしてフォトマスクを形成
する。そして形成されたフォトマスクを用いたドライエ
ッチング法により、多結晶シリコン膜33及び第1のシ
リコン酸化膜32をSi基板31が露出するまでエッチ
ング加工する。その後、フォトレジストを除去すること
でSi基板31上に第1のシリコン酸化膜32をゲート
酸化膜とし、多結晶シリコン膜33をゲートとするゲー
ト部34が形成される。
Next, in the third step shown in FIG.
A photoresist is applied on the polycrystalline silicon film 33 and patterned by using a photoetching method to form a photomask. Then, the polycrystalline silicon film 33 and the first silicon oxide film 32 are etched by the dry etching method using the formed photomask until the Si substrate 31 is exposed. Then, by removing the photoresist, a gate portion 34 having the first silicon oxide film 32 as a gate oxide film and the polycrystalline silicon film 33 as a gate is formed on the Si substrate 31.

【0039】次に図17に示した第4の工程において、
ゲート部34及び露出したSi基板31上に、温度を6
00〜700℃の範囲内の例えば約600℃に維持し、
圧力が0.4〜0.8Torrの条件のLPCVD法に
より、原料ガスのTEOSを50sccm、窒素を20
0sccm流し、酸化シリコンが20nmの厚さに堆積
するようにして第2のシリコン酸化膜35を成膜する。
Next, in the fourth step shown in FIG.
A temperature of 6 is applied on the gate portion 34 and the exposed Si substrate 31.
Maintained within the range of 00 to 700 ° C, for example, about 600 ° C,
By the LPCVD method under a pressure of 0.4 to 0.8 Torr, the source gas TEOS is 50 sccm and nitrogen is 20 sccm.
A second silicon oxide film 35 is formed so that silicon oxide is deposited to a thickness of 20 nm at a flow rate of 0 sccm.

【0040】続いて図18に示した第5の工程におい
て、第2のシリコン酸化膜35が成膜されたSi基板3
1を、CVDでの成膜時の温度より高い温度、例えば8
00℃に維持された酸素と塩化水素を含む窒素の混合ガ
ス雰囲気内に入れる。そして約30分間加熱処理して第
2のシリコン酸化膜35の熱アニールを行う。
Subsequently, in a fifth step shown in FIG. 18, the Si substrate 3 on which the second silicon oxide film 35 is formed
1 is higher than the temperature at the time of film formation by CVD, for example, 8
It is placed in a mixed gas atmosphere of oxygen and nitrogen containing hydrogen chloride maintained at 00 ° C. Then, heat treatment is performed for about 30 minutes to perform thermal annealing of the second silicon oxide film 35.

【0041】このようにして多結晶シリコン膜33をゲ
ートとするゲート部34に第2のシリコン酸化膜35に
よる後酸化膜が形成される。
In this way, a post oxide film of the second silicon oxide film 35 is formed on the gate portion 34 having the polycrystalline silicon film 33 as a gate.

【0042】このような工程を経て形成されたゲート部
34の後酸化膜としての第2のシリコン酸化膜35は、
高温度の酸素と塩化水素を含む混合ガス中での熱アニー
ルにより、第1の実施例や第2の実施例と同様に酸素に
よって膜密度が高く、有孔率が下がり、誘電率が大きい
ものとなる。また塩化水素中の塩素のゲッター作用によ
って第2のシリコン酸化膜35中に侵入しているナトリ
ウム、カルシウム等の可動イオンや吸着している銅、ア
ルミニウム、鉄等のメタル不純物などが除去される。
The second silicon oxide film 35 as a post oxide film of the gate portion 34 formed through the above process is
Thermal annealing in a mixed gas containing oxygen and hydrogen chloride at a high temperature causes oxygen to increase the film density, decrease the porosity, and increase the dielectric constant, as in the first and second embodiments. Becomes The gettering action of chlorine in hydrogen chloride removes mobile ions such as sodium and calcium that have entered the second silicon oxide film 35 and adsorbed metal impurities such as copper, aluminum, and iron.

【0043】その結果、第1の実施例や第2の実施例と
同様にゲート部34の第2のシリコン酸化膜35につい
て、その絶縁特性を向上させることができ、耐圧リーク
特性の不安定性が解消する。そして第2のシリコン酸化
膜35の特性が向上することで、多結晶シリコン電極で
構成するゲートに後酸化膜を有するMOSトランジスタ
の製造歩留も向上したものとなる。
As a result, similar to the first and second embodiments, the insulation characteristics of the second silicon oxide film 35 of the gate portion 34 can be improved, and the withstand voltage leak characteristic becomes unstable. Resolve. The improvement in the characteristics of the second silicon oxide film 35 also improves the manufacturing yield of the MOS transistor having the post oxide film in the gate formed of the polycrystalline silicon electrode.

【0044】尚、上記の各実施例においては、TEOS
を原料ガスとしたLPCVD法により形成された各シリ
コン酸化膜12,27,35を塩化水素を含む混合ガス
雰囲気中で加熱処理しているが、塩化水素に替えて同じ
ゲッター作用が得られるガス、例えば塩素を用いても同
様の効果が得られる。また、第2の実施例では第1及び
第2のシリコン酸化膜22,25を熱酸化法で形成した
が、第3のシリコン酸化膜27と同様にTEOSを原料
ガスとしたLPCVD法により形成し、その後、酸素と
塩素を含むガス雰囲気で加熱処理するようにして形成し
てもよい。さらに、第3の実施例では第1のシリコン酸
化膜32を熱酸化法で形成したが、第2のシリコン酸化
膜35と同様にTEOSを原料ガスとしたLPCVD法
により形成し、その後、酸素と塩素を含むガス雰囲気で
加熱処理するようにして形成してもよい。
In each of the above embodiments, TEOS is used.
Each of the silicon oxide films 12, 27 and 35 formed by the LPCVD method using as a raw material gas is heat-treated in a mixed gas atmosphere containing hydrogen chloride, but a gas that can obtain the same getter action instead of hydrogen chloride, Similar effects can be obtained by using chlorine, for example. In addition, in the second embodiment, the first and second silicon oxide films 22 and 25 are formed by the thermal oxidation method, but like the third silicon oxide film 27, they are formed by the LPCVD method using TEOS as a source gas. After that, it may be formed by heat treatment in a gas atmosphere containing oxygen and chlorine. Further, in the third embodiment, the first silicon oxide film 32 is formed by the thermal oxidation method, but similarly to the second silicon oxide film 35, it is formed by the LPCVD method using TEOS as a source gas, and then the oxygen is formed. It may be formed by heat treatment in a gas atmosphere containing chlorine.

【0045】[0045]

【発明の効果】以上の説明から明らかなように本発明
は、化学気相成長によってシリコン酸化膜を成膜し、成
膜されたシリコン酸化膜を酸素及び塩素を含む雰囲気中
で所定時間加熱処理する構成としたことにより、形成さ
れたシリコン酸化膜の特性が良好なものとなり、製造歩
留が向上する等の効果を奏する。
As is apparent from the above description, according to the present invention, a silicon oxide film is formed by chemical vapor deposition, and the formed silicon oxide film is heat treated for a predetermined time in an atmosphere containing oxygen and chlorine. With such a configuration, the characteristics of the formed silicon oxide film are improved and the manufacturing yield is improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例における第1の工程を示
す断面図である。
FIG. 1 is a sectional view showing a first step in a first embodiment of the present invention.

【図2】本発明の第1の実施例における第2の工程を示
す断面図である。
FIG. 2 is a sectional view showing a second step in the first embodiment of the present invention.

【図3】本発明の第1の実施例における第3の工程を示
す断面図である。
FIG. 3 is a sectional view showing a third step in the first embodiment of the present invention.

【図4】本発明の第1の実施例における第4の工程を示
す断面図である。
FIG. 4 is a sectional view showing a fourth step of the first embodiment of the present invention.

【図5】本発明の第2の実施例における第1の工程を示
す断面図である。
FIG. 5 is a sectional view showing a first step in the second embodiment of the present invention.

【図6】本発明の第2の実施例における第2の工程を示
す断面図である。
FIG. 6 is a sectional view showing a second step in the second embodiment of the present invention.

【図7】本発明の第2の実施例における第3の工程を示
す断面図である。
FIG. 7 is a sectional view showing a third step in the second embodiment of the present invention.

【図8】本発明の第2の実施例における第4の工程を示
す断面図である。
FIG. 8 is a sectional view showing a fourth step of the second embodiment of the present invention.

【図9】本発明の第2の実施例における第5の工程を示
す断面図である。
FIG. 9 is a cross-sectional view showing a fifth step in the second embodiment of the present invention.

【図10】本発明の第2の実施例における第6の工程を
示す断面図である。
FIG. 10 is a sectional view showing a sixth step in the second embodiment of the present invention.

【図11】本発明の第2の実施例における第7の工程を
示す断面図である。
FIG. 11 is a cross-sectional view showing a seventh step of the second embodiment of the present invention.

【図12】本発明の第2の実施例における第8の工程を
示す断面図である。
FIG. 12 is a sectional view showing an eighth step in the second embodiment of the present invention.

【図13】本発明の第2の実施例における第9の工程を
示す断面図である。
FIG. 13 is a sectional view showing a ninth step in the second embodiment of the present invention.

【図14】本発明の第3の実施例における第1の工程を
示す断面図である。
FIG. 14 is a sectional view showing a first step in the third embodiment of the present invention.

【図15】本発明の第3の実施例における第2の工程を
示す断面図である。
FIG. 15 is a sectional view showing a second step in the third embodiment of the present invention.

【図16】本発明の第3の実施例における第3の工程を
示す断面図である。
FIG. 16 is a sectional view showing a third step in the third embodiment of the present invention.

【図17】本発明の第3の実施例における第4の工程を
示す断面図である。
FIG. 17 is a sectional view showing a fourth step in the third embodiment of the present invention.

【図18】本発明の第3の実施例における第5の工程を
示す断面図である。
FIG. 18 is a sectional view showing a fifth step in the third embodiment of the present invention.

【図19】従来例における第1の工程を示す断面図であ
る。
FIG. 19 is a sectional view showing a first step in a conventional example.

【図20】従来例における第2の工程を示す断面図であ
る。
FIG. 20 is a cross-sectional view showing a second step in the conventional example.

【図21】従来例における第3の工程を示す断面図であ
る。
FIG. 21 is a sectional view showing a third step in the conventional example.

【符号の説明】[Explanation of symbols]

11…Si基板 12…シリコン酸化膜 11 ... Si substrate 12 ... Silicon oxide film

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 基板の表面に化学気相成長によってシリ
コン酸化膜を成膜する工程と、成膜されたシリコン酸化
膜を酸素及び塩素を含む雰囲気中で所定時間加熱処理す
る工程とを有することを特徴とする半導体装置の製造方
法。
1. A method comprising: a step of forming a silicon oxide film on the surface of a substrate by chemical vapor deposition; and a step of heat-treating the formed silicon oxide film in an atmosphere containing oxygen and chlorine for a predetermined time. A method for manufacturing a semiconductor device, comprising:
【請求項2】 酸素及び塩素を含む雰囲気が、酸素と塩
化水素及び不活性ガスの混合ガス、または酸素と塩素及
び不活性ガスの混合ガスによりなるものであることを特
徴とする請求項1記載の半導体装置の製造方法。
2. The atmosphere containing oxygen and chlorine is composed of a mixed gas of oxygen, hydrogen chloride and an inert gas, or a mixed gas of oxygen, chlorine and an inert gas. Of manufacturing a semiconductor device of.
【請求項3】 シリコン基板上に化学気相成長によって
シリコン酸化膜を成膜する工程と、前記シリコン酸化膜
が成膜された前記シリコン基板を酸素と塩化水素を含む
不活性ガスの混合ガス中で所定時間加熱処理する工程と
を有することを特徴とする半導体装置の製造方法。
3. A step of forming a silicon oxide film on a silicon substrate by chemical vapor deposition, and the step of forming the silicon substrate on which the silicon oxide film is formed in a mixed gas of an inert gas containing oxygen and hydrogen chloride. And a step of performing a heat treatment for a predetermined time.
【請求項4】 多結晶シリコン膜で形成された基板の表
面に化学気相成長によってシリコン酸化膜を成膜する工
程と、前記シリコン酸化膜が成膜された前記シリコン基
板を酸素と塩化水素を含む不活性ガスの混合ガス中で所
定時間加熱処理する工程とを有することを特徴とする半
導体装置の製造方法。
4. A step of forming a silicon oxide film on the surface of a substrate formed of a polycrystalline silicon film by chemical vapor deposition, and the step of forming oxygen and hydrogen chloride on the silicon substrate formed with the silicon oxide film. And a step of performing heat treatment for a predetermined time in a mixed gas of an inert gas containing the semiconductor device.
【請求項5】 加熱処理時の温度が、シリコン酸化膜を
成膜する際の化学気相成長時の温度より高い温度である
ことを特徴とする請求項1及び請求項3、請求項4のい
ずれかに記載の半導体装置の製造方法。
5. The temperature during the heat treatment is higher than the temperature during the chemical vapor deposition when the silicon oxide film is formed, according to any one of claims 1 and 3 and 4. A method of manufacturing a semiconductor device according to any one of the above.
JP03401894A 1994-03-04 1994-03-04 Method for manufacturing semiconductor device Expired - Fee Related JP3247242B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03401894A JP3247242B2 (en) 1994-03-04 1994-03-04 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03401894A JP3247242B2 (en) 1994-03-04 1994-03-04 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH07245267A true JPH07245267A (en) 1995-09-19
JP3247242B2 JP3247242B2 (en) 2002-01-15

Family

ID=12402656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03401894A Expired - Fee Related JP3247242B2 (en) 1994-03-04 1994-03-04 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3247242B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09331033A (en) * 1996-06-05 1997-12-22 Taiwan Moseki Denshi Kofun Yugenkoshi Fabrication of semiconductor capacitor and its structure
US6271153B1 (en) 1998-07-22 2001-08-07 Micron Technology, Inc. Semiconductor processing method and trench isolation method
JP2006203007A (en) * 2005-01-21 2006-08-03 Fuji Electric Device Technology Co Ltd Method of manufacturing semiconductor apparatus
US7119406B2 (en) 1997-12-09 2006-10-10 Renesas Technology Corp. Semiconductor integrated circuit device having deposited layer for gate insulation
JP2007208297A (en) * 2007-05-09 2007-08-16 Renesas Technology Corp Semiconductor integrated circuit device and method of manufacturing the same
JP2007281494A (en) * 2007-05-09 2007-10-25 Renesas Technology Corp Semiconductor integrated circuit device, and its manufacturing method
JP2011228718A (en) * 2011-05-23 2011-11-10 Renesas Electronics Corp Semiconductor integrated circuit device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09331033A (en) * 1996-06-05 1997-12-22 Taiwan Moseki Denshi Kofun Yugenkoshi Fabrication of semiconductor capacitor and its structure
US7119406B2 (en) 1997-12-09 2006-10-10 Renesas Technology Corp. Semiconductor integrated circuit device having deposited layer for gate insulation
US7268401B2 (en) 1997-12-09 2007-09-11 Renesas Technology Corp. Semiconductor integrated circuit device having deposited layer for gate insulation
US7402873B2 (en) 1997-12-09 2008-07-22 Renesas Technology Corp. Semiconductor integrated circuit device having deposited layer for gate insulation
US7550809B2 (en) 1997-12-09 2009-06-23 Renesas Technology Corp. Semiconductor integrated circuit device having deposited layer for gate insulation
US6271153B1 (en) 1998-07-22 2001-08-07 Micron Technology, Inc. Semiconductor processing method and trench isolation method
US6391738B2 (en) 1998-07-22 2002-05-21 Micron Technology, Inc. Semiconductor processing method and trench isolation method
JP2006203007A (en) * 2005-01-21 2006-08-03 Fuji Electric Device Technology Co Ltd Method of manufacturing semiconductor apparatus
JP2007208297A (en) * 2007-05-09 2007-08-16 Renesas Technology Corp Semiconductor integrated circuit device and method of manufacturing the same
JP2007281494A (en) * 2007-05-09 2007-10-25 Renesas Technology Corp Semiconductor integrated circuit device, and its manufacturing method
JP2011228718A (en) * 2011-05-23 2011-11-10 Renesas Electronics Corp Semiconductor integrated circuit device

Also Published As

Publication number Publication date
JP3247242B2 (en) 2002-01-15

Similar Documents

Publication Publication Date Title
TWI642108B (en) Method for manufacturing semiconductor device
JPS6152594B2 (en)
US5015593A (en) Method of manufacturing semiconductor device
KR100192017B1 (en) Fabrication process of semiconductor device
JPH0638496B2 (en) Semiconductor device
JP2816192B2 (en) Method for manufacturing semiconductor device
JP3247242B2 (en) Method for manufacturing semiconductor device
JP3486118B2 (en) Method for manufacturing semiconductor device
JPH05114579A (en) Semiconductor device and manufacture thereof
JPH05243575A (en) Thin film transistor and manufacture thereof
US6107173A (en) Method of manufacturing semiconductor device
US6455329B1 (en) Method for fabricating a capacitor in a semiconductor device
JP3140023B2 (en) Semiconductor device and manufacturing method thereof
JPH10125617A (en) Method of manufacturing semiconductor device
JPH08130259A (en) Semiconductor memory element
JP3376305B2 (en) Method for manufacturing semiconductor device
JPH0637108A (en) Manufacture of semiconductor device
JPH0697191A (en) Manufacture of semiconductor device
JPH04336466A (en) Fabrication of semiconductor device
JPH06181219A (en) Manufacture of semiconductor device
JPH08306863A (en) Manufacture of capacitor
JPH05315318A (en) Formation of oxidized silicon film and manufacture of field-effect transistor using same
JPH03227069A (en) Manufacture of semiconductor memory device
JPH11176959A (en) Manufacture of semiconductor device
JP3157194B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071102

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20081102

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20091102

LAPS Cancellation because of no payment of annual fees