JPH0430763B2 - - Google Patents

Info

Publication number
JPH0430763B2
JPH0430763B2 JP9372183A JP9372183A JPH0430763B2 JP H0430763 B2 JPH0430763 B2 JP H0430763B2 JP 9372183 A JP9372183 A JP 9372183A JP 9372183 A JP9372183 A JP 9372183A JP H0430763 B2 JPH0430763 B2 JP H0430763B2
Authority
JP
Japan
Prior art keywords
transistor
input
switching
load
differential pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9372183A
Other languages
Japanese (ja)
Other versions
JPS59219024A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP9372183A priority Critical patent/JPS59219024A/en
Publication of JPS59219024A publication Critical patent/JPS59219024A/en
Publication of JPH0430763B2 publication Critical patent/JPH0430763B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors

Landscapes

  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は、8ミリビデオの再生FM音声信号の
様に別々の経路より入力される2信号を、確実に
切換選択する信号選択回路に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a signal selection circuit that reliably switches between two signals input from different paths, such as a reproduced FM audio signal of an 8 mm video. .

(ロ) 従来技術 第1図は、2入力を交互に選択する従来の信号
選択回路を示す。図より明らかな様に、第1入力
は第1入力トランジスタQ1のベースに入力され、
そのエミツタ出力が第1抵抗R′1を介して一方の
第1差動対トランジスタQ2のベースに入力され、
第2入力には第2入力トランジスタQ3のベース
に入力され、そのエミツタ出力が第2抵抗R2
介して他方の第2差動対トランジスタQ4のベー
スに入力される。この様な信号経路に於て、信号
の選択は前記第1・第2差動対トランジスタQ2
Q4のベース入力を、第1・第2スイツチングト
ランジスタQ5,Q6によつて選択的にシヤントす
ることによつて実現される。即ち導通側のスイツ
チングトランジスタは、信号路を地絡している。
尚この第1・第2スイツチングトランジスタQ5
Q6は、選択的な導通を実現するため、電源アー
ス間に接続された制御トランジスタQ7のコレク
タとベースにそれぞれのベースを接続している。
よつて、制御トランジスタQ7のベースに入力さ
れる制御入力がハイのとき第2スイツチングトラ
ンジスタQ6が導通して第2入力が選択され、ロ
ーのときには、第1スイツチングトランジスタ
Q5が導通して第1入力が選択される。
(b) Prior Art FIG. 1 shows a conventional signal selection circuit that alternately selects two inputs. As is clear from the figure, the first input is input to the base of the first input transistor Q1 ,
The emitter output is inputted to the base of one first differential pair transistor Q2 via the first resistor R'1,
The second input is input to the base of the second input transistor Q3 , and its emitter output is input to the base of the other second differential pair transistor Q4 via the second resistor R2 . In such a signal path, signal selection is performed by the first and second differential pair transistors Q 2 ,
This is realized by selectively shunting the base input of Q4 using first and second switching transistors Q5 and Q6 . That is, the switching transistor on the conducting side connects the signal path to ground.
Note that these first and second switching transistors Q 5 ,
Q 6 has its base connected to the collector and base of control transistor Q 7 , which is connected between power supply and ground to achieve selective conduction.
Therefore, when the control input input to the base of the control transistor Q7 is high, the second switching transistor Q6 becomes conductive and the second input is selected, and when it is low, the first switching transistor Q6 is turned on and the second input is selected.
Q5 conducts and the first input is selected.

しかし、第2図の等価回路にも図示する様に、
例えば第1入力を選択したとき、第2スイツチン
グトランジスタQ6が導通するため遮断側の第2
入力トランジスタQ3に大電流が流れ電力ロスを
来す。また、導通するとはいえ第2スイツチング
トランジスタQ6のエミツタ・コレクタ間には抵
抗分R6が存在し、第2差動対トランジスタQ4
ベースエミツタ間には容量成分C4が存在する。
そこで、遮断されるはずの第2入力が出力側に一
部漏洩することになる。
However, as shown in the equivalent circuit of Figure 2,
For example, when the first input is selected, the second switching transistor Q6 conducts, so the second switching transistor Q6 on the cut-off side
A large current flows through the input transistor Q3 , causing power loss. Furthermore, although conductive, a resistance component R6 exists between the emitter and collector of the second switching transistor Q6 , and a capacitance component C4 exists between the base and emitter of the second differential pair transistor Q4 .
Therefore, a portion of the second input, which should be blocked, leaks to the output side.

そこで、この様な不都合を軽減するために、第
1抵抗R1や第2抵抗R2の抵抗値を増すことが考
えられる。しかし、その場合には、非導通状態の
第1スイツチングトランジスタQ5のコレクタエ
ミツタ間容量C5が、第1抵抗R1と共にローパス
フイルタを構成するため、選択信号の周波数特性
が損われることになり、好ましくない。
Therefore, in order to alleviate such inconveniences, it is conceivable to increase the resistance values of the first resistor R1 and the second resistor R2 . However, in that case, the collector-emitter capacitance C5 of the non-conducting first switching transistor Q5 forms a low-pass filter together with the first resistor R1 , so the frequency characteristics of the selection signal may be impaired. , which is not desirable.

(ハ) 発明の目的 そこで、本発明では、上述する点に鑑み、電力
ロスや、漏洩がなく、然も周波数特性の損われな
い新規な信号選択回路を提案するものである。
(c) Purpose of the Invention In view of the above-mentioned points, the present invention proposes a novel signal selection circuit that does not cause power loss or leakage, and does not impair frequency characteristics.

(ニ) 発明の構成 本発明では、入力トランジスタの定電流負荷を
も併せて制御することにより、遮断側入力トラン
ジスタに対する電流を遮断することを特徴とする
ものである。
(d) Structure of the Invention The present invention is characterized in that the current to the cut-off side input transistor is cut off by also controlling the constant current load of the input transistor.

(ホ) 実施例 以下、本発明を第3図に図示する一実施例に従
い説明する。本実施例は、8ミリビデオに於て、
回転ビデオヘツドより交互に導出される再生FM
信号を、第1・第2入力とし、RFスイツチング
パルス(ヘツド出力切換信号)を制御信号とする
ものである。また、本実施例の選択側の回路に付
いては入力トランジスタQ1,Q3がPNP型となつ
ている点、及び定電流負荷との配置が逆になつた
点を除き、第1図の従来回路と同様に付き、図共
通にして詳説は一部割愛する。
(e) Embodiment The present invention will be explained below according to an embodiment illustrated in FIG. In this example, in 8mm video,
Playback FM alternately derived from rotating video head
The signals are used as the first and second inputs, and the RF switching pulse (head output switching signal) is used as the control signal. The selection side circuit of this embodiment is similar to that of Fig. 1, except that the input transistors Q 1 and Q 3 are PNP type, and the arrangement with the constant current load is reversed. It is attached in the same way as the conventional circuit, and some of the detailed explanations are omitted because the figures are common.

本実施例の特徴は、スイツチングトランジスタ
に加えて定電流負荷である第1・第2負荷トラン
ジスタQ8,Q9を制御する点にある。以下、本実
施例の制御動作に付いて説明する。
The feature of this embodiment is that in addition to the switching transistor, the first and second load transistors Q 8 and Q 9 , which are constant current loads, are controlled. The control operation of this embodiment will be explained below.

まず、制御信号であるRFスイツチングパルス
がローレベルであると、入力側の第1トランジス
タQ11はOFFとなり、次段でカレントミラー回路
を構成する第2・第3トランジスタQ12,Q13
ONとなる。第3トランジスタQ13がONとなるこ
とによつて、コレクタ側に接続され第2負荷トラ
ンジスタQ9とカレントミラーを構成するPNP型
の第4トランジスタQ14がONとなるため第2負
荷トランジスタQ9がONとなる。従つて第2入力
トランジスタQ3には定電流が供給され、正常な
作動状態となる。また、第3トランジスタQ13
ハイレベルのベース入力は、第1スイツチングト
ランジスタQ5を導通せしめて第1入力を遮断す
ると同時に、第5トランジスタQ15をONとする。
この第5トランジスタQ15のONにより、カレン
トミラー回路を構成する第6・第7トランジスタ
Q16,Q17が、OFFとなり、第7トランジスタQ17
のコレクタ側で第1負荷トランジスタQ8とカレ
ントミラーを構成する第8トランジスタQ18
OFFとする。OFF状態の第8トランジスタQ18
は、第1負荷トランジスタQ8をOFFとすること
により、第1入力トランジスタQ1に対する電流
供給を断つ。又第7トランジスタQ17のベース入
力は第2スイツチングトランジスタQ6のベース
にも供給され、第2スイツチングトランジスタ
Q6を非導通とする。その結果、第1入力は完全
に遮断され、第2入力のみが選択導出される。
First, when the RF switching pulse, which is a control signal, is at a low level, the first transistor Q 11 on the input side is turned off, and the second and third transistors Q 12 and Q 13 , which constitute a current mirror circuit in the next stage, are turned off.
It becomes ON. When the third transistor Q 13 is turned on, the fourth PNP transistor Q 14 connected to the collector side and forming a current mirror with the second load transistor Q 9 is turned on, so that the second load transistor Q 9 is turned on. turns on. Therefore, a constant current is supplied to the second input transistor Q3 , resulting in a normal operating state. Further, the high level base input of the third transistor Q13 makes the first switching transistor Q5 conductive to cut off the first input, and at the same time turns on the fifth transistor Q15 .
By turning on the fifth transistor Q15 , the sixth and seventh transistors forming the current mirror circuit are turned on.
Q 16 and Q 17 are turned OFF, and the seventh transistor Q 17
The eighth transistor Q18 forming a current mirror with the first load transistor Q8 on the collector side of the
Turn it OFF. 8th transistor Q 18 in OFF state
By turning off the first load transistor Q8 , the current supply to the first input transistor Q1 is cut off. The base input of the seventh transistor Q17 is also supplied to the base of the second switching transistor Q6 ,
Make Q 6 non-conductive. As a result, the first input is completely blocked and only the second input is selectively derived.

制御入力が反転すると上述する関係は全く逆に
なる。その状態を等価的に示したのが第4図であ
る。この図より明らかな様に、選択側に付いては
従来と同様であるが、遮断側に付いては、第2負
荷トランジスタQ9がOFFとなるため、第2入力
トランジスタQ3のエミツタには電流が流れず、
而も第2スイツチングトランジスタQ6もONとな
るため、第2入力が出力側に漏洩することはほと
んどない。
When the control input is reversed, the above relationship is completely reversed. FIG. 4 equivalently shows this state. As is clear from this figure, the selection side is the same as the conventional one, but on the cutoff side, the second load transistor Q 9 is turned off, so the emitter of the second input transistor Q 3 is No current flows,
Moreover, since the second switching transistor Q6 is also turned on, there is almost no leakage of the second input to the output side.

(ヘ) 発明の効果 よつて、本発明によれば、差動対トランジスタ
のベース入力をシヤントすると共に、入力トラン
ジスタの定電流負荷をも不作動とするため、信号
の漏洩が完全に阻止されるばかりか、電力ロスも
なく、その効果は大である。
(F) Effects of the Invention Therefore, according to the present invention, since the base input of the differential pair transistor is shunted and the constant current load of the input transistor is also disabled, signal leakage is completely prevented. Not only that, there is no power loss, and the effect is great.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の信号選択回路、第2図はその等
価回路、第3図は本発明の一実施例に係る信号選
択回路、第4図はその等価回路図を、それぞれ示
す。 主な図番の説明、Q1,Q3……入力トランジス
タ、Q2,Q4……差動対トランジスタ、Q5,Q6
…スイツチングトランジスタ、Q8,Q9……負荷
トランジスタ。
FIG. 1 shows a conventional signal selection circuit, FIG. 2 shows its equivalent circuit, FIG. 3 shows a signal selection circuit according to an embodiment of the present invention, and FIG. 4 shows its equivalent circuit diagram. Explanation of main figure numbers, Q 1 , Q 3 ... input transistors, Q 2 , Q 4 ... differential pair transistors, Q 5 , Q 6 ...
...Switching transistor, Q8 , Q9 ...Load transistor.

Claims (1)

【特許請求の範囲】 1 コレクタ・エミツタを共通接続し、エミツ
タ・アース間に定電流源を配する第1・第2差動
対トランジスタと、 該第1・第2差動対トランジスタのそれぞれの
ベース・アース間にコレクタとエミツタを接続す
る第1・第2スイツチングトランジスタと、 電源・アース間に直接接続される第1負荷トラ
ンジスタ及び第1入力トランジスタと、 電源・アース間に直接接続される第2負荷トラ
ンジスタ及び第2入力トランジスタと、 該第1負荷トランジスタ及び第1入力トランジ
スタの接続点と、前記第1差動対トランジスタと
の間に接続される第1抵抗と、 該第2負荷トランジスタ及び第2入力トランジ
スタの接続点と、前記第2差動対トランジスタの
間に接続される第2抵抗と、 前記第1負荷トランジスタと前記第2スイツチ
ングトランジスタ、または、前記第2負荷トラン
ジスタと前記第1スイツチングトランジスタを選
択的に導通状態とするスイツチング制御回路を、
それぞれ配して成る信号選択回路。
[Claims] 1. First and second differential pair transistors whose collectors and emitters are commonly connected and a constant current source is arranged between the emitters and ground; and each of the first and second differential pair transistors. The first and second switching transistors connect the collector and emitter between the base and ground, the first load transistor and first input transistor are connected directly between the power supply and ground, and the first load transistor and first input transistor are directly connected between the power supply and ground. a second load transistor and a second input transistor; a first resistor connected between the connection point of the first load transistor and the first input transistor and the first differential pair transistor; and the second load transistor. and a second resistor connected between the connection point of the second input transistor and the second differential pair transistor; and the first load transistor and the second switching transistor, or the second load transistor and the second resistor. a switching control circuit that selectively turns on the first switching transistor;
Signal selection circuits arranged for each.
JP9372183A 1983-05-26 1983-05-26 Signal selecting circuit Granted JPS59219024A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9372183A JPS59219024A (en) 1983-05-26 1983-05-26 Signal selecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9372183A JPS59219024A (en) 1983-05-26 1983-05-26 Signal selecting circuit

Publications (2)

Publication Number Publication Date
JPS59219024A JPS59219024A (en) 1984-12-10
JPH0430763B2 true JPH0430763B2 (en) 1992-05-22

Family

ID=14090269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9372183A Granted JPS59219024A (en) 1983-05-26 1983-05-26 Signal selecting circuit

Country Status (1)

Country Link
JP (1) JPS59219024A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2687160B2 (en) * 1989-03-17 1997-12-08 松下電器産業株式会社 Switch circuit

Also Published As

Publication number Publication date
JPS59219024A (en) 1984-12-10

Similar Documents

Publication Publication Date Title
US4315221A (en) Switching circuit
JPS58209210A (en) Amplifier
JPH0430763B2 (en)
JPH03192921A (en) Ecl cut-off driver circuit, stand-by power dissipation of which is reduced
US4092552A (en) Bipolar monolithic integrated push-pull power stage for digital signals
JP2546004B2 (en) Level conversion circuit
JPH0510430Y2 (en)
JP3039174B2 (en) Switch circuit
JPS62108615A (en) Switching circuit
JP2674518B2 (en) Switching circuit
JP3059893B2 (en) Switch circuit
JPS6141359Y2 (en)
JP2538240Y2 (en) Analog switch circuit with logic circuit
JPS636891Y2 (en)
JPH08320741A (en) Stand-by and operation control circuit
JP2589577Y2 (en) Switch circuit
JPH0543210B2 (en)
JPS61274411A (en) Variable gain amplifier
JPH01106509A (en) Mode switching control circuit
JPH0145252B2 (en)
JPH04351820A (en) Diode switch circuit
JPH0444846B2 (en)
JPH0475682B2 (en)
JPH05343970A (en) Signal changeover circuit
JPH0786849A (en) Input circuit