JPS636891Y2 - - Google Patents

Info

Publication number
JPS636891Y2
JPS636891Y2 JP9361879U JP9361879U JPS636891Y2 JP S636891 Y2 JPS636891 Y2 JP S636891Y2 JP 9361879 U JP9361879 U JP 9361879U JP 9361879 U JP9361879 U JP 9361879U JP S636891 Y2 JPS636891 Y2 JP S636891Y2
Authority
JP
Japan
Prior art keywords
signal
switch means
resistance value
resistor
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9361879U
Other languages
Japanese (ja)
Other versions
JPS5611516U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP9361879U priority Critical patent/JPS636891Y2/ja
Publication of JPS5611516U publication Critical patent/JPS5611516U/ja
Application granted granted Critical
Publication of JPS636891Y2 publication Critical patent/JPS636891Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Attenuators (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案はレベル調整回路に関し、特に音響機器
における音量調整回路として用いて好適なレベル
調整回路に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a level adjustment circuit, and particularly to a level adjustment circuit suitable for use as a volume adjustment circuit in audio equipment.

〔従来の技術〕[Conventional technology]

音響機器、例えば交通情報を受信し得る受信機
においては、交通情報が放送されている場合これ
に聴取者に知らせるために他のプログラムソース
を出力していてもこれを切替えて情報信号が出力
される。このような場合、受信機の音量調整回路
におけるボリウムが零に位置した状態であつても
情報信号が出力されなければならない。
In audio equipment, for example, a receiver capable of receiving traffic information, when traffic information is being broadcast, even if another program source is being output to inform the listener, the information signal is output by switching this source. Ru. In such a case, the information signal must be output even when the volume in the volume adjustment circuit of the receiver is at zero.

第5図に、音量調整回路としてのレベル調整回
路の従来例の回路図が示されている。図において
入力端子IN1及びIN2にそれぞれ印加される情
報信号以外の第1の信号(以下通常信号と称す)
及び第2の信号としての情報信号は各々スイツチ
S1及びS2により選択的に可変抵抗VRの一端
に印加される。可変抵抗VRの他端と基準電位間
には抵抗R1が接続され、またスイツチS2と反
転連動するスイツチS3が抵抗R1に並列接続さ
れている。可変抵抗VRの摺動端子からは第1又
は第2の信号出力が導出される。
FIG. 5 shows a circuit diagram of a conventional example of a level adjustment circuit as a volume adjustment circuit. In the figure, the first signal other than the information signal applied to input terminals IN1 and IN2 (hereinafter referred to as normal signal)
and an information signal as a second signal are selectively applied to one end of the variable resistor VR by switches S1 and S2, respectively. A resistor R1 is connected between the other end of the variable resistor VR and a reference potential, and a switch S3 which is inverted and interlocked with the switch S2 is connected in parallel to the resistor R1. A first or second signal output is derived from the sliding terminal of the variable resistor VR.

かかる構成において、スイツチS1の閉成によ
る通常信号の入力時にはスイツチS2が開放され
ると共にスイツチS3が閉成して抵抗R3を短絡
しており、通常信号の出力レベルは第6図aに示
すごとく可変抵抗VRのボリウム回転角、即ち可
変抵抗VRの抵抗値に比例する。
In this configuration, when the normal signal is input by closing the switch S1, the switch S2 is opened and the switch S3 is closed to short-circuit the resistor R3, and the output level of the normal signal is as shown in FIG. 6a. It is proportional to the volume rotation angle of the variable resistor VR, that is, the resistance value of the variable resistor VR.

一方スイツチS2の閉成(スイツチS1開放)
による情報信号の入力時にはスイツチS3が開放
し、情報信号の出力レベルは第6図bに示すごと
くボリウム回転角最小時の所定レベルVrからボ
リウム回転角に比例して変化する。ここで、所定
レベルVrはボリウム回転角の最小時に情報信号
が入力された場合にその情報信号を十分聴取し得
る値に抵抗R1により設定されており、また通常
信号入力時に通常一般的に使用されるボリウム回
転角位置(第6図のX位置近傍)における出力レ
ベルにほぼ対応している。
On the other hand, switch S2 is closed (switch S1 is opened)
When an information signal is input by the switch S3, the switch S3 is opened, and the output level of the information signal changes from a predetermined level Vr at the minimum volume rotation angle in proportion to the volume rotation angle, as shown in FIG. 6b. Here, the predetermined level Vr is set by the resistor R1 to a value that allows the information signal to be sufficiently audible when the information signal is input when the volume rotation angle is the minimum, and is also generally used when inputting a normal signal. This approximately corresponds to the output level at the volume rotation angle position (near the X position in FIG. 6).

〔考案が解決しようとする問題点〕[Problem that the invention attempts to solve]

かかる従来のレベル調整回路においては、例え
ばボリウム回転角が第6図のX位置近傍にある場
合に情報信号が入力されることによりその出力レ
ベルはVuだけ変化する。従つてボリウム回転角
を聴取しやすいレベルに対応した位置に設定して
いても情報信号が入力されることにより出力レベ
ルが急に増大し、聴取者に対して不快感を与える
という不具合があつた。
In such a conventional level adjustment circuit, for example, when the volume rotation angle is near the X position in FIG. 6, when an information signal is input, the output level changes by Vu. Therefore, even if the volume rotation angle is set to a position corresponding to a level that is easy to listen to, the output level suddenly increases due to the input of information signals, causing discomfort to the listener. .

〔問題点を解決するための手段〕[Means for solving problems]

本考案は上記従来の問題点を解決するために成
されたものであり、その手段は一端に第1及び第
2のスイツチ手段を介して第1及び第2の信号が
選択的に印加され摺動端から該第1又は第2の信
号出力を導出する可変抵抗素子と、一端が基準電
位点に接続され且つ分圧点が前記可変抵抗素子の
他端に接続された分圧回路と、前記第2の信号と
分圧回路の他端との間に接続され前記第2のスイ
ツチ手段と連動する第3のスイツチ手段とを備え
たものである。
The present invention has been made in order to solve the above-mentioned conventional problems, and its means include first and second signals being selectively applied to one end via first and second switch means, and a sliding switch being applied. a variable resistance element that derives the first or second signal output from a moving end; a voltage dividing circuit having one end connected to a reference potential point and a voltage dividing point connected to the other end of the variable resistance element; The third switch means is connected between the second signal and the other end of the voltage dividing circuit and operates in conjunction with the second switch means.

〔作用〕[Effect]

上記手段において、前記第1のスイツチ手段を
閉成し、第2、第3のスイツチ手段を各々開放し
た状態においては第1の信号出力が前記可変抵抗
素子の抵抗値に応じて変化する。また、前記第1
のスイツチ手段を開放し、第2、第3のスイツチ
手段を各々閉成した状態においては分圧回路の分
圧電圧により第2の信号出力が前記可変抵抗素子
の最小抵抗値から所定抵抗値まで略同一の出力レ
ベルで推移し、所定抵抗値以上では可変抵抗素子
の抵抗値に応じて変化する。
In the above means, when the first switch means is closed and the second and third switch means are each opened, the first signal output changes depending on the resistance value of the variable resistance element. In addition, the first
When the first switch means is opened and the second and third switch means are respectively closed, the second signal output changes from the minimum resistance value of the variable resistance element to the predetermined resistance value by the divided voltage of the voltage divider circuit. The output level remains approximately the same, and when the resistance value exceeds a predetermined resistance value, the output level changes depending on the resistance value of the variable resistance element.

〔考案の実施例〕[Example of idea]

以下本考案の実施例を図面を参照して説明す
る。第1図は本考案によるレベル調整回路の実施
例を示す回路図であり、図中第5図と同一部分は
同一符号により示されている。図において、情報
信号(第2の信号)が印加される入力端子IN2
と可変抵抗VRと抵抗R1との接続点の間にスイ
ツチS4(第3のスイツチ手段)と抵抗R2の直
列接続回路が接続された以外の構成は第1図のそ
れと同一である。スイツチS4はスイツチS2
(第2のスイツチ手段)と連動するように構成さ
れており、また抵抗R1の抵抗値は可変抵抗VR
の抵抗値より十分小さく設定されている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing an embodiment of a level adjustment circuit according to the present invention, in which the same parts as in FIG. 5 are designated by the same symbols. In the figure, the input terminal IN2 to which the information signal (second signal) is applied
The configuration is the same as that of FIG. 1 except that a series connection circuit of a switch S4 (third switching means) and a resistor R2 is connected between the connection point of the variable resistor VR and the resistor R1. Switch S4 is Switch S2
(second switch means), and the resistance value of the resistor R1 is the variable resistor VR
The resistance value is set sufficiently smaller than the resistance value of .

かかる構成において、スイツチS1の閉成によ
る通常信号(第1の信号)の入力時にはスイツチ
S2が開放され、これと連動するスイツチS4も
開放する。また抵抗R1の抵抗値が十分小さく選
定されているために、通常信号の出力レベルは第
2図aに示すごとく可変抵抗VRのボリウム回転
角、即ち可変抵抗VRの抵抗値に比例する。一
方、スイツチS2の閉成による情報信号(第2の
信号)の入力時にはスイツチS2と連動するスイ
ツチS4も閉成するため、情報信号は可変抵抗
VRの一端に印加されると共に抵抗R2を介して
可変抵抗VRと抵抗R1との接続点に印加され
る。可変抵抗VRの一端に印加された入力信号に
基づく出力信号は前述の場合と同様に第2図aに
示すごとく可変抵抗VRのボリウム回転角に比例
する。また、抵抗R2を介して可変抵抗VRの他
端に印加された入力信号に基づく出力信号は第2
図bに示すごとく可変抵抗VRのボリウム回転角
が最小のとき抵抗R1とR2との分圧比で定まる
所定レベルVrからボリウム回転角に反比例して
減少する。この可変抵抗VRの両端にそれぞれ印
加される入力信号は同相であり、よつて出力信号
は第2図cに示すごとく上記各出力の二乗平均値
となり、情報信号の入力時には可変抵抗VRの最
小抵抗値から所定抵抗値、即ちボリウム回転角が
最小から通常信号入力時に通常一般的に使用され
る位置(第2図のX位置近傍)まで略一定出力レ
ベルで且つ所定抵抗値以上においてはボリウム回
転角に比例した出力レベルの出力特性となる。
In this configuration, when the normal signal (first signal) is input by closing the switch S1, the switch S2 is opened, and the switch S4 interlocked with this is also opened. Furthermore, since the resistance value of the resistor R1 is selected to be sufficiently small, the output level of the normal signal is proportional to the volume rotation angle of the variable resistor VR, that is, the resistance value of the variable resistor VR, as shown in FIG. 2a. On the other hand, when the information signal (second signal) is input by closing the switch S2, the switch S4 which is linked to the switch S2 is also closed, so the information signal is input to the variable resistance.
It is applied to one end of VR and also to the connection point between variable resistor VR and resistor R1 via resistor R2. The output signal based on the input signal applied to one end of the variable resistor VR is proportional to the volume rotation angle of the variable resistor VR, as shown in FIG. 2a, as in the case described above. Further, the output signal based on the input signal applied to the other end of the variable resistor VR via the resistor R2 is the second
As shown in FIG. b, when the volume rotation angle of the variable resistor VR is at its minimum, it decreases from a predetermined level Vr determined by the voltage division ratio of the resistors R1 and R2 in inverse proportion to the volume rotation angle. The input signals applied to both ends of the variable resistor VR are in phase, so the output signal is the root mean square value of each output as shown in Figure 2c, and when an information signal is input, the minimum resistance of the variable resistor VR is When the output level is approximately constant from the minimum value to the predetermined resistance value, that is, the volume rotation angle is at a position commonly used during normal signal input (near the X position in Figure 2), and the volume rotation angle is equal to or greater than the predetermined resistance value, the volume rotation angle changes. The output characteristic has an output level proportional to .

従つて、X位置近傍のボリウム回転角状態にお
いて情報信号が入力されても出力レベルが所定レ
ベルVr近傍にあるため情報信号を十分聴取し得
る。
Therefore, even if an information signal is input in a volume rotation angle state near the X position, the information signal can be sufficiently heard because the output level is near the predetermined level Vr.

第3図は本考案によるレベル調整回路の第2の
実施例の回路図であり、図中第1図と同等部分は
同一符号により示されている。上記実施例におい
て、可変抵抗VRは抵抗R1を直列接続したこと
によりボリウム回転角を零としても出力は完全に
零とならないため実用上十分なだけ出力を絞るた
めには抵抗R1と可変抵抗VRの抵抗値に比して
十分低い値としなければならない。
FIG. 3 is a circuit diagram of a second embodiment of the level adjustment circuit according to the present invention, in which parts equivalent to those in FIG. 1 are designated by the same reference numerals. In the above embodiment, since the variable resistor VR is connected in series with the resistor R1, the output does not become completely zero even when the volume rotation angle is zero. The value must be sufficiently low compared to the resistance value.

一方、所定レベルVrは抵抗R1とR2の分圧
比で決定されるため抵抗R1が定抵抗の場合それ
に応じて抵抗R2の抵抗値も低く設定しなければ
ならない。このため、信号源はR1+R2なる定
抵抗が負荷となつてしまうため抵抗R1+R2に
比して十分低いインピーダンスを持つていなけれ
ば出力レベルが低下するという不具合が生じる場
合がある。よつて、本実施例においては、かかる
不具合を解消するために抵抗R1とR2の分圧回
路と入力端子IN2との間に入出力が同相となる
バツフアアンプAを接続したものである。このバ
ツフアアンプAを情報信号の入力時に入力端子
IN3に印加される制御信号により活性化される
ように構成したことによりスイツチS4を省略す
ることができる。尚、バツフアアンプAと直列に
スイツチS4を設けてもよいことは勿論である。
On the other hand, since the predetermined level Vr is determined by the voltage division ratio of the resistors R1 and R2, if the resistor R1 is a constant resistor, the resistance value of the resistor R2 must be set low accordingly. For this reason, the constant resistance R1+R2 acts as a load on the signal source, and unless the signal source has a sufficiently lower impedance than the resistors R1+R2, the output level may drop. Therefore, in this embodiment, in order to eliminate this problem, a buffer amplifier A whose input and output are in phase is connected between the voltage dividing circuit of resistors R1 and R2 and the input terminal IN2. This buffer amplifier A is used as an input terminal when inputting information signals.
By configuring it to be activated by the control signal applied to IN3, switch S4 can be omitted. It goes without saying that the switch S4 may be provided in series with the buffer amplifier A.

第4図は第1図の回路のステレオ回路に応用し
たものであり、左右のステレオ通常信号は各々入
力端子IN1(右)、IN2(左)に供給され、そ
れぞれスイツチS1を介して各ボリウムVRの一
端に接続される。また情報信号は入力端子IN2
に供給されそれぞれスイツチS2を介して各ボリ
ウムVRの一端に接続されると共に、スイツチS
4、抵抗R2を介してボリウムVRの他端に接続
される。ボリウムVRの他端と基準電位間には抵
抗R1が接続される。かかる第4図における動作
及び特性は第1図実施例と同様であるために説明
を省略する。
Figure 4 shows an application of the circuit in Figure 1 to a stereo circuit, where left and right stereo normal signals are supplied to input terminals IN1 (right) and IN2 (left), respectively, and are connected to each volume VR via switch S1. connected to one end of the Also, the information signal is input terminal IN2
is supplied to one end of each volume VR via switch S2, and is connected to one end of each volume VR via switch S2.
4. Connected to the other end of the volume VR via the resistor R2. A resistor R1 is connected between the other end of the volume VR and the reference potential. The operation and characteristics in FIG. 4 are the same as those in the embodiment shown in FIG. 1, and therefore their explanation will be omitted.

〔考案の効果〕[Effect of idea]

以上詳述したごとく、本考案によるレベル調整
回路によれば、可変抵抗の抵抗値が最小であつて
も、第2の信号を所定レベルで出力し得ると共
に、可変抵抗が通常一般的に使用される抵抗値に
あるとき第2の信号が印加されても上記所定レベ
ル近傍のレベルで出力し得るために聴取者に対し
て不快感を与えることがない。また、その出力特
性を使用目的に応じて任意に設定できる。
As detailed above, according to the level adjustment circuit according to the present invention, the second signal can be output at a predetermined level even if the resistance value of the variable resistor is the minimum. Even if the second signal is applied when the resistance value is at the predetermined resistance value, the output signal can be output at a level close to the predetermined level, so that the listener will not feel uncomfortable. Furthermore, the output characteristics can be set arbitrarily depending on the purpose of use.

従つて、かかるレベル調整回路は聴取者に対し
て警告や注意を喚起する必要のある気象情報受信
機や交通情報受信機などにおける音量調整回路と
して用いて好適である。
Therefore, such a level adjustment circuit is suitable for use as a volume adjustment circuit in a weather information receiver, a traffic information receiver, etc. that needs to warn or alert listeners.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本考案の実施例を示す回路図、第2図
は第1図の動作を説明するための図、第3図は本
考案の他の実施例を示す回路図、第4図は第1図
の回路のステレオ回路に応用した本考案の第3の
実施例を示す回路図、第5図は従来のレベル調整
回路の回路図、第6図は第5図の動作を説明する
ための図である。 VR……可変抵抗、S1〜S4……スイツチ、
A……バツフアアンプ。
Fig. 1 is a circuit diagram showing an embodiment of the present invention, Fig. 2 is a diagram for explaining the operation of Fig. 1, Fig. 3 is a circuit diagram showing another embodiment of the invention, and Fig. 4 is a diagram for explaining the operation of Fig. 1. Fig. 1 is a circuit diagram showing a third embodiment of the present invention applied to a stereo circuit, Fig. 5 is a circuit diagram of a conventional level adjustment circuit, and Fig. 6 is for explaining the operation of Fig. 5. This is a diagram. VR...Variable resistance, S1-S4...Switch,
A...batshua amp.

Claims (1)

【実用新案登録請求の範囲】 (1) 一端に第1及び第2のスイツチ手段を介して
第1及び第2の信号が選択的に印加され摺動端
から該第1又は第2の信号出力を導出する可変
抵抗素子と、一端が基準電位点に接続され且つ
分圧点が前記可変抵抗素子の他端に接続された
分圧回路と、前記第2の信号と分圧回路の他端
との間に接続され前記第2のスイツチ手段と連
動する第3のスイツチ手段とを備え、前記第1
のスイツチ手段を閉成し、第2、第3のスイツ
チ手段を各々開放した状態において第1の信号
出力が前記可変抵抗素子の抵抗値に応じて変化
すると共に、前記第1のスイツチ手段を開放
し、第2、第3のスイツチ手段を各々閉成した
状態において第2の信号出力が前記可変抵抗素
子の最小抵抗値から所定抵抗値まで略同一の出
力レベルで推移し、所定抵抗値以上で前記可変
抵抗素子の抵抗値に応じて変化するように構成
したことを特徴とするレベル調整回路。 (2) 前記分圧回路は前記可変抵抗素子の他端と前
記基準電位点との間に接続された第1の抵抗
と、一端が前記可変抵抗素子の他端に接続され
他端が前記第3のスイツチ手段を介して第2の
信号に接続された第2の抵抗とからなることを
特徴とする実用新案登録請求の範囲第1項記載
のレベル調整回路。
[Claims for Utility Model Registration] (1) First and second signals are selectively applied to one end via first and second switch means, and the first or second signal is output from the sliding end. a voltage dividing circuit whose one end is connected to a reference potential point and whose voltage dividing point is connected to the other end of the variable resistance element, and the second signal and the other end of the voltage dividing circuit. a third switch means connected between said second switch means and interlocked with said second switch means;
When the first switch means is closed and the second and third switch means are opened, the first signal output changes according to the resistance value of the variable resistance element, and the first switch means is opened. However, when the second and third switch means are each closed, the second signal output changes at approximately the same output level from the minimum resistance value of the variable resistance element to the predetermined resistance value, and when the resistance value exceeds the predetermined resistance value. A level adjustment circuit characterized in that the level adjustment circuit is configured to change according to the resistance value of the variable resistance element. (2) The voltage dividing circuit includes a first resistor connected between the other end of the variable resistance element and the reference potential point, one end connected to the other end of the variable resistance element, and the other end connected to the first resistor. 3. The level adjustment circuit according to claim 1, further comprising a second resistor connected to the second signal through a switch means.
JP9361879U 1979-07-06 1979-07-06 Expired JPS636891Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9361879U JPS636891Y2 (en) 1979-07-06 1979-07-06

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9361879U JPS636891Y2 (en) 1979-07-06 1979-07-06

Publications (2)

Publication Number Publication Date
JPS5611516U JPS5611516U (en) 1981-01-31
JPS636891Y2 true JPS636891Y2 (en) 1988-02-27

Family

ID=29326527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9361879U Expired JPS636891Y2 (en) 1979-07-06 1979-07-06

Country Status (1)

Country Link
JP (1) JPS636891Y2 (en)

Also Published As

Publication number Publication date
JPS5611516U (en) 1981-01-31

Similar Documents

Publication Publication Date Title
JPS6028449B2 (en) variable attenuator
US4371841A (en) Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier
JPS636891Y2 (en)
JPS6348977Y2 (en)
JPS6348976Y2 (en)
JPS5931069Y2 (en) Signal switching circuit
JPS60236509A (en) Differential variable amplifier circuit
JPS6145634Y2 (en)
JPH0641384Y2 (en) Sound quality adjustment circuit
JPH0540571Y2 (en)
JPS6031301Y2 (en) dc amplifier
JPH0349464Y2 (en)
JP2000101392A (en) Multi-input buffer amplifier and circuit using this
JPH0610409Y2 (en) Power supply circuit
JPS6325772Y2 (en)
JPS6220078Y2 (en)
JPS6223200Y2 (en)
JP2545814Y2 (en) Amplifier circuit
JPS6319962Y2 (en)
JPH0230903Y2 (en)
JPS6236146Y2 (en)
JP3166806B2 (en) Current detection circuit
JPH0630426B2 (en) Variable gain circuit
JPS6056326B2 (en) Tone control circuit
JPH026715Y2 (en)