JP2000101392A - Multi-input buffer amplifier and circuit using this - Google Patents
Multi-input buffer amplifier and circuit using thisInfo
- Publication number
- JP2000101392A JP2000101392A JP10269272A JP26927298A JP2000101392A JP 2000101392 A JP2000101392 A JP 2000101392A JP 10269272 A JP10269272 A JP 10269272A JP 26927298 A JP26927298 A JP 26927298A JP 2000101392 A JP2000101392 A JP 2000101392A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- output
- switch
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ｇｍ−Ｃフィルタ
のような負荷変動に敏感な回路からの出力を切り換える
ための多入力バッファアンプに関する。[0001] 1. Field of the Invention [0002] The present invention relates to a multi-input buffer amplifier for switching an output from a circuit sensitive to a load fluctuation such as a gm-C filter.
【０００２】[0002]
【従来の技術】ｇｍ−Ｃフィルタは、電圧／電流変換を
行なうためのアンプであるｇｍアンプとコンデンサＣと
を組み合わせて所望の周波数特性となるように構成され
るフィルタであり、スイッチト・キャパシタ等のサンプ
リング系のフィルタではなく、コンティニュアス系のフ
ィルタの一種である。2. Description of the Related Art A gm-C filter is a filter configured to have a desired frequency characteristic by combining a gm amplifier, which is an amplifier for performing voltage / current conversion, and a capacitor C, and is a switched capacitor. Is not a sampling type filter, but a kind of continuous type filter.
【０００３】図４は、ｇｍ−Ｃフィルタの一例を示す回
路図であり、このｇｍ−Ｃフィルタ１０は、４個のｇｍ
アンプｇｍ１〜ｇｍ４と２つの容量素子Ｃ１、Ｃ２とを
組み合わせて構成されていて、通常、このようなｇｍ−
Ｃフィルタを多段縦続接続することによって、所望の周
波数特性でのフィルタリング動作を行なうように構成さ
れている。また、ノードｎ１、ノードｎ２のそれぞれか
ら見た容量値を小さくすることが動作速度を上げる点で
重要であり、ｎ１、ｎ２の容量値をそろえることが周波
数特性を精度よく制御する上で重要であることが知られ
ている。FIG. 4 is a circuit diagram showing an example of a gm-C filter. The gm-C filter 10 includes four gm-C filters.
It is configured by combining amplifiers gm1 to gm4 and two capacitance elements C1 and C2.
By cascade-connecting the C filters, a filtering operation with a desired frequency characteristic is performed. In addition, it is important to reduce the capacitance value viewed from each of the nodes n1 and n2 in increasing the operation speed, and it is important to make the capacitance values of n1 and n2 uniform in controlling the frequency characteristics with high accuracy. It is known that there is.
【０００４】[0004]
【発明が解決しようとする課題】さて、図５は、このよ
うな従属接続されたｇｍ−Ｃフィルタからの出力を切り
換えて使用するための回路系の回路図であり、図５にお
いて、ＢＱ11、…、ＢＱ 1nからなるフィルタａ、Ｂ
Ｑ21、…、ＢＱ2mからなるフィルタｂ、…、バイパスｃ
からの出力を切り換えるように構成されている。FIG. 5 is a block diagram of the present invention.
Disconnect the output from such a cascaded gm-C filter.
FIG. 5 is a circuit diagram of a circuit system used for replacement.
And BQ11, ..., BQ 1nFilters a and B consisting of
Qtwenty one, ..., BQ2m, Consisting of filters b, ..., bypass c
Is configured to switch the output from the.
【０００５】具体的には、フィルタａ、フィルタｂ、
…、バイパスｃのそれぞれの終端には、電圧／電流変換
器ａ１と電流／電圧変換器ａ２とからなるバッファａ、
電圧／電流変換器ｂ１と電流／電圧変換器ｂ２とからな
るバッファｂ、…、電圧／電流変換器ｎ１と電流／電圧
変換器ｎ２とからなるバッファｎが接続され、さらに、
バッファａ、バッファｂ、…、バッファｎのそれぞれの
後段には、出力切り換え用スイッチＳＷ１、スイッチＳ
Ｗ２、…、スイッチＳＷｎが接続されている。Specifically, a filter a, a filter b,
.., A buffer a including a voltage / current converter a1 and a current / voltage converter a2 is provided at each end of the bypass c.
A buffer b including a voltage / current converter b1 and a current / voltage converter b2,..., A buffer n including a voltage / current converter n1 and a current / voltage converter n2 are connected,
.., Buffer n, the output switching switch SW1 and the switch S
W2,..., Switch SWn are connected.
【０００６】このように、複数のｇｍ−Ｃフィルタやバ
イパスからの出力を切り換えるようにした回路系では、
各経路の終端にバッファを設ける必要があるため、消費
電力やチップ面積が大きなものになっていたという問題
があった。As described above, in a circuit system in which outputs from a plurality of gm-C filters and bypasses are switched,
Since it is necessary to provide a buffer at the end of each path, there is a problem that power consumption and chip area are large.
【０００７】一方、図６に示すように、各経路の終端に
出力切り換え用スイッチＳＷ１、スイッチＳＷ２、…、
スイッチＳＷｎを接続し、これに電圧／電流変換器１６
と電流／電流変換器１７とからなるバッファ１５を接続
した構成にすればバッファを１つすることができるが、
この場合、スイッチが通常、ＭＯＳ型トランジスタで構
成されるため、このＭＯＳ型トランジスタの寄生容量が
新たな負荷となってしまい、高速化をはかる上で不利に
なるという問題があった。On the other hand, as shown in FIG. 6, output switching switches SW1, SW2,.
The switch SWn is connected, and the switch SWn is connected to the switch SWn.
And a current / current converter 17 connected to the buffer 15, a single buffer can be used.
In this case, since the switch is usually formed of a MOS transistor, the parasitic capacitance of the MOS transistor becomes a new load, and there is a problem that it is disadvantageous in increasing the speed.
【０００８】本発明は、このような従来の課題を解決す
るために創作されたもので、その目的は、ｇｍ−Ｃフィ
ルタのように負荷の変動に敏感な回路の出力を切り換え
る場合に、スイッチの寄生容量のような負荷が加わら
ず、切り換えによる負荷の変動もないようにした回路規
模の小さい多入力バッファを提供することにある。The present invention has been made to solve such a conventional problem, and an object of the present invention is to provide a switch for switching the output of a circuit that is sensitive to a load change, such as a gm-C filter. It is an object of the present invention to provide a multi-input buffer having a small circuit scale in which a load such as a parasitic capacitance is not applied and a load does not fluctuate due to switching.
【０００９】また、本発明の他の目的は、複数の信号経
路を切り換えて使用するｇｍ−Ｃフィルタであって、ｇ
ｍ−Ｃフィルタの動作速度、周波数精度をそこねないよ
うな回路を提供することにある。Another object of the present invention is to provide a gm-C filter that switches between a plurality of signal paths and uses the same.
An object of the present invention is to provide a circuit that does not impair the operation speed and frequency accuracy of the mC filter.
【００１０】[0010]
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る発明は、複数の電圧／電流変換手段
と、前記複数の電圧／電流変換手段の出力のうちのいず
れかの出力を選択する選択手段と、選択された出力を電
流・電圧変換する電流／電圧変換手段と、を含む多入力
バッファアンプである。According to a first aspect of the present invention, there is provided a power supply apparatus comprising: a plurality of voltage / current conversion means; and an output of the plurality of voltage / current conversion means. A multi-input buffer amplifier includes a selection unit for selecting an output, and a current / voltage conversion unit for current / voltage conversion of the selected output.
【００１１】この発明によれば、選択手段が複数の電圧
／電流変換手段の出力のうちのいずれかの出力を選択し
て、電流／電圧変換手段がこれを電流・電圧変換するの
で、前段の回路の出力からみて、スイッチ等の寄生容量
の影響を受けずにしかも小さな回路規模で、供給される
複数種類の信号を切り換えることが可能となる。According to the present invention, the selection means selects any one of the outputs of the plurality of voltage / current conversion means, and the current / voltage conversion means performs current / voltage conversion on the output. As seen from the output of the circuit, it is possible to switch a plurality of types of supplied signals without being affected by the parasitic capacitance of a switch or the like and with a small circuit scale.
【００１２】また、請求項２に係る発明は、複数の差動
入力段と、前記複数の差動入力段のそれぞれに接続され
て、与えられる制御信号によって導通・非導通制御を行
なうスイッチを複数備えるスイッチ群と、導通状態とな
ったスイッチに対応する差動入力段からの出力電流を電
圧に変換する出力段と、を含む多入力バッファアンプで
ある。Further, the invention according to claim 2 includes a plurality of differential input stages, and a plurality of switches connected to each of the plurality of differential input stages and performing conduction / non-conduction control by a given control signal. A multi-input buffer amplifier including a group of switches provided and an output stage for converting an output current from a differential input stage corresponding to the switch in a conductive state to a voltage.
【００１３】この発明によれば、出力段は、導通状態と
なったスイッチに対応する差動入力段からの出力電流を
電圧に変換するので、前段の回路の出力からみて、スイ
ッチ等の寄生容量の影響を受けずにしかも簡素な回路構
成で、供給される複数種類の信号を切り換えることが可
能となる。According to the present invention, since the output stage converts the output current from the differential input stage corresponding to the switch in the conductive state into a voltage, the parasitic capacitance of the switch and the like is viewed from the output of the circuit in the preceding stage. It is possible to switch a plurality of types of supplied signals without being affected by the above and with a simple circuit configuration.
【００１４】また、請求項３に係る発明は、請求項２に
おいて、前記差動入力段および前記出力段は、トランジ
スタ対を有して構成されて、両トランジスタ対のトラン
ジスタの型が同一であることを特徴とする。According to a third aspect of the present invention, in the second aspect, the differential input stage and the output stage have a transistor pair, and the transistor types of the two transistor pairs are the same. It is characterized by the following.
【００１５】この発明によれば、差動入力段を構成する
トランジスタ対の型と出力段を構成するトランジスタ対
の型が同一（双方Ｐ型または双方Ｎ型）なので、同一チ
ップ上で回路レイアウトをした場合等には、プロセス変
動による性能劣化が生じにくい。According to the present invention, since the type of the transistor pair forming the differential input stage and the type of the transistor pair forming the output stage are the same (both P-type or both N-type), the circuit layout can be made on the same chip. In such a case, performance degradation due to process variation is unlikely to occur.
【００１６】さらに、請求項４に係る発明は、請求項
１、２および３のいずれかに記載の多入力バッファアン
プと、少なくとも１つの信号経路にｇｍ−Ｃフィルタを
備える複数の信号経路からなり、各信号経路からの出力
信号が前記多入力バッファアンプに入力可能に構成され
る信号経路群と、を含む回路である。Further, the invention according to claim 4 comprises the multi-input buffer amplifier according to any one of claims 1, 2 and 3, and a plurality of signal paths provided with a gm-C filter in at least one signal path. And a signal path group configured so that an output signal from each signal path can be input to the multi-input buffer amplifier.
【００１７】この発明によれば、各信号経路からの出力
信号であるｇｍ−Ｃフィルタやバイパスの出力を、スイ
ッチの寄生容量等の余分の容量を付加せずに切り換え可
能としたため、高速動作可能で周波数ばらつきの少ない
ｇｍ−Ｃフィルタを実現できる。According to the present invention, the output of the gm-C filter or the bypass, which is the output signal from each signal path, can be switched without adding an extra capacitance such as a parasitic capacitance of a switch. Thus, a gm-C filter with less frequency variation can be realized.
【００１８】また、請求項５に係る発明は、複数の電圧
／電流変換手段と、前記複数の電圧／電流変換手段の出
力を予め定めたパターンで選択する選択手段と、選択さ
れた出力を合成したものを電流・電圧変換する電流／電
圧変換手段と、を含む多入力バッファアンプである。According to a fifth aspect of the present invention, a plurality of voltage / current converting means, a selecting means for selecting the outputs of the plurality of voltage / current converting means in a predetermined pattern, and combining the selected outputs. And a current / voltage conversion means for current / voltage conversion.
【００１９】この発明によれば、電流／電圧変換手段
が、選択された電圧／電流変換手段の出力を合成したも
のを電流・電圧変換するので、スイッチ等の寄生容量の
影響を受けずにしかも小さな回路規模で、所望の組み合
わせの出力を合成して出力切り換えを行なえる。According to the present invention, the current / voltage conversion means performs current / voltage conversion of the combined output of the selected voltage / current conversion means. Therefore, the current / voltage conversion means is not affected by the parasitic capacitance of the switch and the like. Output switching can be performed by combining desired outputs with a small circuit scale.
【００２０】[0020]
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しつつ説明する。図１は、本発明の実施の形態で
ある多入力バッファアンプ備えるｇｍ−Ｃフィルタのブ
ロック図である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of a gm-C filter including a multi-input buffer amplifier according to an embodiment of the present invention.
【００２１】この回路は、複数の信号経路に多入力バッ
ファ１００が接続されて構成されていて、各信号経路
は、ＢＱ11、…、ＢＱ1nからなるフィルタａ、ＢＱ21、
…、ＢＱ2mからなるフィルタｂ、…、バイパスｃを有し
ている。[0021] This circuit has multiple input buffer 100 is constituted by connecting a plurality of signal paths, each signal path, BQ 11, ..., filter a, BQ 21 consisting BQ 1n,
, And a filter b made of BQ 2m , and a bypass c.
【００２２】多入力バッファ１００は、各信号経路の端
部に接続されている電圧／電流変換器ａ１、ｂ１、…、
ｎ１からなる入力段と、各電圧／電流変換器ａ１、ｂ
１、…、ｎ１にその一端が接続されるスイッチＳＷ１、
ＳＷ２、…、ＳＷｎからなるスイッチ群と、各スイッチ
ＳＷ１、ＳＷ２、…、ＳＷｎの他端に共通に接続される
電流／電圧変換器５０からなる出力段とを備えている。The multi-input buffer 100 includes voltage / current converters a1, b1,... Connected to the end of each signal path.
n1 and each voltage / current converter a1, b
1, a switch SW1, one end of which is connected to n1,
, SWn, and an output stage including a current / voltage converter 50 commonly connected to the other ends of the switches SW1, SW2,..., SWn.
【００２３】また、スイッチ群は、制御信号が与えられ
ると、スイッチＳＷ１、ＳＷ２、…、ＳＷｎのうちのい
ずれかを導通状態とし、この導通状態となったスイッチ
の一端に接続されている電圧／電流変換器の出力を、こ
のスイッチの他端に接続されている電流／電圧変換器５
０に供給するように構成されている。When a control signal is applied to the switch group, one of the switches SW1, SW2,..., SWn is turned on, and the voltage / connected to one end of the switch in the turned on state. The output of the current converter is connected to the current / voltage converter 5 connected to the other end of the switch.
It is configured to supply 0.
【００２４】動作を説明すると、まず、各信号経路によ
ってフィルタリングされた信号は、入力段の対応する電
圧／電流変換器によって電圧・電流変換される。そし
て、制御信号が供給されていずれかのスイッチが導通状
態になると、このスイッチの一端に接続された電圧／電
流変換器からの電流出力が、出力段の電流／電圧変換器
５０によって電流・電圧変換されて多入力バッファ１０
０から出力される。In operation, first, a signal filtered by each signal path is voltage / current converted by a corresponding voltage / current converter in the input stage. When a control signal is supplied to turn on one of the switches, the current output from the voltage / current converter connected to one end of the switch is output by the current / voltage converter 50 at the output stage. Converted and multi-input buffer 10
Output from 0.
【００２５】例えば、フィルタａの出力を得るために、
スイッチＳＷ１を導通状態とする制御信号を与えると、
フィルタａの出力が電圧／電流変換器ａ１によって電圧
・電流変換され、さらに、この電流が電流・電圧変換器
５０によって電流・電圧変換されて多入力バッファー１
００から出力される。For example, to obtain the output of the filter a,
When a control signal for turning on the switch SW1 is given,
The output of the filter a is voltage / current converted by the voltage / current converter a1, and this current is current / voltage converted by the current / voltage converter 50 to obtain the multi-input buffer 1.
Output from 00.
【００２６】したがって、この実施の形態の回路によれ
ば従来のように複数のバッファを備える（図５）必要が
なくなり回路規模が小さくすることができると共に、各
信号経路の終端に直接、スイッチを接続する（図６）よ
うな構成ではないので、ｇｍーＣフィルタの出力にスイ
ッチの寄生容量のような負荷が加わらないため、ｇｍー
Ｃフィルタの動作速度や周波数精度をそこねない回路が
実現できる。Therefore, according to the circuit of this embodiment, it is not necessary to provide a plurality of buffers as in the prior art (FIG. 5), the circuit size can be reduced, and a switch can be directly provided at the end of each signal path. Since the connection is not configured (FIG. 6), a load such as a parasitic capacitance of a switch is not applied to the output of the gm-C filter, thereby realizing a circuit that does not impair the operation speed and frequency accuracy of the gm-C filter. it can.
【００２７】また、スイッチ群は、制御信号が供給され
るとその内の一つのスイッチを導通状態とするように構
成したものについて説明したが、他のスイッチング態様
を採用したもの、例えば、スイッチ群が、制御信号が供
給されるとその内のいくつかのスイッチを導通状態とす
るように構成したものも考えられる。例えば、制御信号
を与えると、スイッチＳＷ１とスイッチＳＷ２が導通状
態になると、フィルタａ、フィルタｂのそれぞれの出力
が、電圧／電流変換器ａ１、電圧／電流変換器ｂ１によ
って電圧・電流変換され、さらに、これらの変換電流を
加算したものが電流／電圧変換器５０によって電流・電
圧変換されて出力され、このようにして複数の信号経路
からの出力信号を加算出力させることも可能である。Also, the switch group has been described in which one of the switches is made conductive when a control signal is supplied, but the switch group adopts another switching mode, for example, a switch group. However, it is also conceivable that some of the switches are made conductive when a control signal is supplied. For example, when a control signal is applied, when the switch SW1 and the switch SW2 are turned on, the output of each of the filters a and b is subjected to voltage / current conversion by the voltage / current converter a1 and the voltage / current converter b1, Further, the sum of these converted currents is converted from current to voltage by the current / voltage converter 50 and output. In this way, the output signals from a plurality of signal paths can be added and output.
【００２８】図２は、本発明の実施の形態である多入力
バッファアンプを備えるｇｍ−Ｃフィルタの回路構成図
である。この回路は、差動対を構成するＰ型ＭＯＳＦＥ
Ｔ対（Ｑ１、Ｑ２）と、電源ＶＣＣに接続された電流源
Ｉ１とを接続して成る電圧／電流変換器（ａ１、ｂ１、
…、ｎ１）と、差動対に直列に接続されて、ゲートが共
通に接続されているＮ型ＭＯＳＦＥＴ対（Ｑ３、Ｑ４）
からなるスイッチ（ＳＷ１、ＳＷ２、…、ＳＷｎ）と、
差動対から出力される電流を電流・電圧変換する電流／
電圧変換器５０とを有している。FIG. 2 is a circuit diagram of a gm-C filter having a multi-input buffer amplifier according to an embodiment of the present invention. This circuit is a P-type MOSFET that forms a differential pair.
A voltage / current converter (a1, b1,...) Formed by connecting a T pair (Q1, Q2) and a current source I1 connected to a power supply VCC.
.., N1) and an N-type MOSFET pair (Q3, Q4) connected in series to the differential pair and having a gate commonly connected.
Switches (SW1, SW2,..., SWn)
Current / voltage conversion of current output from differential pair
And a voltage converter 50.
【００２９】電流／電圧変換器５０は、その一端が電源
電圧ＶＣＣに接続された抵抗対（Ｒ、Ｒ）と、一方の抵
抗Ｒに接続されるＮ型ＭＯＳＦＥＴＱ５と、他方の抵抗
Ｒに接続されるＮ型ＭＯＳＦＥＴＱ６と、一端が接地さ
れ他端がＮ型ＭＯＳＦＥＴＱ５に接続される電流源Ｉ２
と、一端が接地され他端がＮ型ＭＯＳＦＥＴＱ６に接続
される電流源Ｉ２とを有し、両電流源の電流値は同じ
で、抵抗対（Ｒ、Ｒ）の下端から信号出力が得られるよ
うになっている。The current / voltage converter 50 has one end connected to a power supply voltage VCC, a pair of resistors (R, R), an N-type MOSFET Q5 connected to one resistor R, and another resistor R connected to the other resistor R. And a current source I2 having one end grounded and the other end connected to the N-type MOSFET Q5.
And a current source I2 having one end grounded and the other end connected to the N-type MOSFET Q6. The current values of both current sources are the same, and a signal output is obtained from the lower ends of the resistor pair (R, R). It has become.
【００３０】各電圧／電流変換器（ａ１、ｂ１、…、ｎ
１）は、差動入力電圧が与えられるとこれに応じてトラ
ンジスタ対（Ｑ１、Ｑ２）の通電流を変化させることに
よって電圧・電流変換を行なう。Each of the voltage / current converters (a1, b1,..., N)
1) performs voltage-current conversion by changing the current flowing through the transistor pair (Q1, Q2) in response to the application of the differential input voltage.
【００３１】スイッチ（ＳＷ１、ＳＷ２、…、ＳＷｎ）
は、これを構成するＮ型ＭＯＳＦＥＴ（Ｑ３、Ｑ４）の
ゲート端子にハイレベルの信号を供給したときに導通状
態となり、ローレベルの場合には非導通状態となる。Switches (SW1, SW2,..., SWn)
Becomes conductive when a high-level signal is supplied to the gate terminals of the N-type MOSFETs (Q3, Q4) constituting the same, and becomes non-conductive when low.
【００３２】電流／電圧変換器５０は、両抵抗（Ｒ、
Ｒ）に流れる電流が変化してこれが電圧変化として出力
されるので、電流・電圧変換を行なう。次に動作につい
て説明する。今、各電圧／電流変換器（ａ１、ｂ１、
…、ｎ１）に対応する経路信号が供給されて、あるスイ
ッチを導通させるための制御信号が与えられるとする。
例えば、スイッチＳＷ１の端子にハイレベルの信号が供
給されると、Ｎ型ＭＯＳＦＥＴ（Ｑ３、Ｑ４）のゲート
電圧がハイレベルとなって、Ｎ型ＭＯＳＦＥＴ（Ｑ３、
Ｑ４）が導通状態となり、フィルタａの出力が電圧／電
流変換器ａ１によって電圧・電流変換されたものが、電
流／電圧変換器５０に供給されて電流・電圧変換されて
出力される。The current / voltage converter 50 has two resistors (R,
Since the current flowing through R) changes and is output as a voltage change, current / voltage conversion is performed. Next, the operation will be described. Now, each voltage / current converter (a1, b1,
.., N1) are supplied and a control signal for conducting a certain switch is provided.
For example, when a high-level signal is supplied to the terminal of the switch SW1, the gate voltage of the N-type MOSFET (Q3, Q4) becomes high and the N-type MOSFET (Q3,
Q4) is turned on, and the output of the filter a, which has been converted from voltage to current by the voltage / current converter a1, is supplied to the current / voltage converter 50 where it is converted from current to voltage and output.
【００３３】このように、この回路は内部にスイッチを
設けることで、前段の回路の出力にスイッチの寄生容量
のような負荷が加わらないようにしたものであるが、ｇ
ｍ−Ｃフィルタのように負荷の変動に敏感な回路の出力
を切り換えるには好適なものとなる。もちろん、先に説
明したように、複数のスイッチを一度の導通状態にし
て、複数の信号経路からの出力を加算したものを電流／
電圧変換器５０によって電流・電圧変換して出力するよ
うにしてもよい。As described above, this circuit is provided with a switch inside so that a load such as a parasitic capacitance of the switch is not applied to the output of the preceding circuit.
This is suitable for switching the output of a circuit that is sensitive to a change in load, such as an mC filter. Of course, as described above, a plurality of switches are turned on once, and the sum of outputs from a plurality of signal paths is used as a current /
The current / voltage may be converted and output by the voltage converter 50.
【００３４】図３は出力段である電流／電圧変換器５１
の他の実施の形態を示す回路図である。この実施の形態
では、図２に示す電流／電圧変換器５０の抵抗（Ｒ、
Ｒ）を、電圧／電流変換器（ａ１、ｂ１、…、ｎ１）を
構成するトランジスタ対の型と同じ型のＭＯＳＦＥＴで
構成している点に特徴がある。FIG. 3 shows a current / voltage converter 51 as an output stage.
FIG. 13 is a circuit diagram showing another embodiment. In this embodiment, the resistance (R, R) of the current / voltage converter 50 shown in FIG.
R) is characterized by the fact that it is constituted by a MOSFET of the same type as the type of the transistor pair forming the voltage / current converters (a1, b1,..., N1).
【００３５】即ち、この実施の形態では、Ｐ型ＭＯＳＦ
ＥＴ（Ｑ７、Ｑ８）のそれぞれのドレイン端子とゲート
端子を接続して抵抗素子を形成した点に特徴があり、こ
の他の点は、図２に示す回路との相違はない。That is, in this embodiment, the P-type MOSF
It is characterized in that the respective drain terminals and gate terminals of ET (Q7, Q8) are connected to form a resistance element, and there is no other difference from the circuit shown in FIG.
【００３６】この実施の形態によれば、電圧／電流変換
器（ａ１、ｂ１、…、ｎ１）を構成するトランジスタ対
の型と、電流／電圧変換器５１を構成するトランジスタ
対の型とが同一であるため、同一チップ上で回路レイア
ウトをした場合等には、プロセス変動による性能劣化が
生じにくいという利点がある。According to this embodiment, the type of the transistor pair forming the voltage / current converter (a1, b1,..., N1) is the same as the type of the transistor pair forming the current / voltage converter 51. Therefore, when a circuit layout is performed on the same chip, there is an advantage that performance degradation due to process variation hardly occurs.
【００３７】以上説明してきた本発明の実施の形態によ
れば、例えばｇｍ−Ｃフィルタのように負荷の変動に敏
感な回路の出力を切り換える場合に、スイッチの寄生容
量のような負荷が加わらないようにした回路規模の小さ
な多入力バッファ１００を実現できる。また、フィルタ
ａ、フィルタｂ、…、バイパスｃ等の複数の信号経路を
切り換えて使用するｇｍ−Ｃフィルタであっても、高速
動作可能で周波数ばらつきを少なくすることができ、例
えば、ＣＤＲＯＭの読み出し装置用回路等の複数の高速
な信号経路を有し、それらからの出力信号を切り換える
必要がある場合に好適である。According to the embodiment of the present invention described above, a load such as a parasitic capacitance of a switch is not applied when an output of a circuit sensitive to a change in load such as a gm-C filter is switched. The multi-input buffer 100 having such a small circuit scale can be realized. Further, even a gm-C filter that switches and uses a plurality of signal paths such as a filter a, a filter b,..., And a bypass c can operate at high speed and reduce frequency variation. It is suitable when there are a plurality of high-speed signal paths such as a device circuit, and it is necessary to switch output signals from them.
【００３８】[0038]
【発明の効果】以上説明したように、本発明によれば、
ｇｍ−Ｃフィルタのように負荷の変動に敏感な回路の出
力を切り換える場合に、スイッチの寄生容量のような負
荷が加わらないようにした回路規模の小さな多入力バッ
ファを実現できるという効果が得られる。As described above, according to the present invention,
When switching the output of a circuit that is sensitive to load fluctuations, such as a gm-C filter, there is obtained an effect that a multi-input buffer with a small circuit size can be realized in which a load such as a parasitic capacitance of a switch is not applied. .
【００３９】また、本発明によれば、複数の信号経路を
切り換えて使用するｇｍ−Ｃフィルタであっても、高速
動作可能で周波数ばらつきを少なくできるという効果が
得られる。Further, according to the present invention, even if the gm-C filter is used by switching a plurality of signal paths, it is possible to obtain an effect that high-speed operation is possible and frequency variation can be reduced.
【図１】本発明の実施の形態である多入力バッファアン
プが示されたブロック図である。FIG. 1 is a block diagram showing a multi-input buffer amplifier according to an embodiment of the present invention.
【図２】本発明の実施の形態である多入力バッファアン
プの回路構成図である。FIG. 2 is a circuit configuration diagram of a multi-input buffer amplifier according to an embodiment of the present invention.
【図３】本発明の他の実施の形態である多入力バッファ
アンプの回路構成図である。FIG. 3 is a circuit configuration diagram of a multi-input buffer amplifier according to another embodiment of the present invention.
【図４】ｇｍ−Ｃフィルタの構成図である。FIG. 4 is a configuration diagram of a gm-C filter.
【図５】従来技術の説明図である。FIG. 5 is an explanatory diagram of a conventional technique.
【図６】従来技術の説明図である。FIG. 6 is an explanatory diagram of a conventional technique.
５０ 電流／電圧変換器 ５１ 電流／電圧変換器 １００ 多入力バッファ ａ１、ｂ１、…、ｎ１ 電圧／電流変換器 ＳＷ１、ＳＷ２、…、ＳＷｎ スイッチ Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８ Ｍ
ＯＳＦＥＴ Ｉ１ 電流源 Ｉ２ 電流源50 current / voltage converter 51 current / voltage converter 100 multi-input buffer a1, b1,..., N1 voltage / current converter SW1, SW2,..., SWn switch Q1, Q2, Q3, Q4, Q5, Q6, Q7, Q8 M
OSFET I1 Current source I2 Current source
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J055 AX02 AX11 AX44 AX48 BX03 CX00 DX13 DX22 DX44 DX63 DX73 DX83 EY01 EY21 EY29 EZ00 EZ03 EZ08 EZ14 GX01 GX02 5J091 AA01 AA45 CA61 CA65 CA92 FA18 FA20 HA10 HA25 HA29 HA38 HA39 KA00 KA02 KA05 KA27 KA41 MA10 TA01 5J098 AB03 AB31 AC02 AC10 AC20 AC29 AD02 AD22 CA01 CB01 CB03 CB05 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5J055 AX02 AX11 AX44 AX48 BX03 CX00 DX13 DX22 DX44 DX63 DX73 DX83 EY01 EY21 EY29 EZ00 EZ03 EZ08 EZ14 GX01 GX02 5J091 AA01 AA45 CA61 CA65 CA92 FA18 FA20 HA38 HA25 KA27 KA41 MA10 TA01 5J098 AB03 AB31 AC02 AC10 AC20 AC29 AD02 AD22 CA01 CB01 CB03 CB05
Claims (5)
の出力を選択する選択手段と、 選択された出力を電流・電圧変換する電流／電圧変換手
段と、を含む多入力バッファアンプ。1. A plurality of voltage / current conversion means, a selection means for selecting any one of the outputs of the plurality of voltage / current conversion means, and a current / voltage conversion means for current / voltage conversion of the selected output. And a voltage conversion means.
れる制御信号によって導通・非導通制御を行なうスイッ
チを複数備えるスイッチ群と、 導通状態となったスイッチに対応する差動入力段からの
出力電流を電圧に変換する出力段と、を含む多入力バッ
ファアンプ。2. A switch group including a plurality of differential input stages, a plurality of switches connected to each of the plurality of differential input stages, and performing conduction / non-conduction control by a given control signal; And an output stage for converting an output current from a differential input stage corresponding to the changed switch into a voltage.
有して構成されて、両トランジスタ対のトランジスタの
型が同一であることを特徴とする多入力バッファアン
プ。3. The multi-input buffer according to claim 2, wherein the differential input stage and the output stage are configured to have a transistor pair, and both transistor pairs have the same transistor type. Amplifier.
の多入力バッファアンプと、 少なくとも１つの信号経路にｇｍ−Ｃフィルタを備える
複数の信号経路からなり、各信号経路からの出力信号が
前記多入力バッファアンプに入力可能に構成される信号
経路群と、を含む回路。4. A multi-input buffer amplifier according to claim 1, comprising a plurality of signal paths each including a gm-C filter in at least one signal path, and an output signal from each signal path. And a signal path group configured to be input to the multi-input buffer amplifier.
ーンで選択する選択手段と、 選択された出力を合成したものを電流・電圧変換する電
流／電圧変換手段と、を含む多入力バッファアンプ。5. A plurality of voltage / current conversion means, a selection means for selecting outputs of the plurality of voltage / current conversion means in a predetermined pattern, and current / voltage conversion of a combination of the selected outputs. And a current / voltage conversion means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10269272A JP2000101392A (en) | 1998-09-24 | 1998-09-24 | Multi-input buffer amplifier and circuit using this |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10269272A JP2000101392A (en) | 1998-09-24 | 1998-09-24 | Multi-input buffer amplifier and circuit using this |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000101392A true JP2000101392A (en) | 2000-04-07 |
Family
ID=17470051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10269272A Pending JP2000101392A (en) | 1998-09-24 | 1998-09-24 | Multi-input buffer amplifier and circuit using this |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000101392A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6512414B2 (en) | 2000-07-12 | 2003-01-28 | Matsushita Electric Industrial Co., Ltd. | Automatic filter tuning control system |
| JP2006250884A (en) * | 2005-03-14 | 2006-09-21 | Hamamatsu Photonics Kk | Light detection circuit |
| JP2009105840A (en) * | 2007-10-25 | 2009-05-14 | Fujitsu Ltd | Semiconductor circuit device |
| JP2012039608A (en) * | 2010-08-04 | 2012-02-23 | Asahi Kasei Electronics Co Ltd | Adder-embedded dynamic preamplifier |
-
1998
- 1998-09-24 JP JP10269272A patent/JP2000101392A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6512414B2 (en) | 2000-07-12 | 2003-01-28 | Matsushita Electric Industrial Co., Ltd. | Automatic filter tuning control system |
| JP2006250884A (en) * | 2005-03-14 | 2006-09-21 | Hamamatsu Photonics Kk | Light detection circuit |
| US8207488B2 (en) | 2005-03-14 | 2012-06-26 | Hamamatsu Photonics K.K. | Photodetector circuit |
| JP2009105840A (en) * | 2007-10-25 | 2009-05-14 | Fujitsu Ltd | Semiconductor circuit device |
| JP2012039608A (en) * | 2010-08-04 | 2012-02-23 | Asahi Kasei Electronics Co Ltd | Adder-embedded dynamic preamplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3737515B2 (en) | Continuous time programmable analog block architecture | |
| KR19980064159A (en) | Filter circuit | |
| CA1210092A (en) | Switched capacitor circuits | |
| JPH05121973A (en) | Amplifier | |
| US5973566A (en) | Discrete step variable gain inverting amplifier with constant ratio between adjacent gains | |
| EP0410295B1 (en) | Single-ended chopper stabilized operational amplifier | |
| EP0711033B1 (en) | An operational amplifier which can be switched to different configurations | |
| JP2000101392A (en) | Multi-input buffer amplifier and circuit using this | |
| JP3953540B2 (en) | High pass filter | |
| JP2981279B2 (en) | I / O circuit | |
| JPH04268810A (en) | Delay circuit | |
| US6943619B1 (en) | Practical active capacitor filter | |
| JP2615526B2 (en) | Tuner IC | |
| JPS592415A (en) | Amplifier | |
| US6437633B2 (en) | Switching element, stage and system | |
| JPH04225610A (en) | Summing amplification circuit | |
| JP3455063B2 (en) | Variable gain amplifier | |
| US5614865A (en) | Differential amplifier with improved operational range | |
| JP3743446B2 (en) | Low noise CMOS analog switch | |
| JP2004007706A (en) | Variable current dividing circuit | |
| JPH0918233A (en) | Cr oscillation circuit | |
| JPH01126816A (en) | Broad band variable gain amplifier circuit | |
| JPH03195109A (en) | Differential amplifier circuit | |
| JPH09139642A (en) | Amplifier | |
| JPH07105710B2 (en) | Logic circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050527 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090106 |