JPH0145252B2 - - Google Patents
Info
- Publication number
- JPH0145252B2 JPH0145252B2 JP55124546A JP12454680A JPH0145252B2 JP H0145252 B2 JPH0145252 B2 JP H0145252B2 JP 55124546 A JP55124546 A JP 55124546A JP 12454680 A JP12454680 A JP 12454680A JP H0145252 B2 JPH0145252 B2 JP H0145252B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- circuit
- base
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
この発明は、アナログ信号用の電子スイツチ回
路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to electronic switch circuits for analog signals.
第1図に示すような、電子スイツチ回路がこの
発明に先立つて提案された。 An electronic switch circuit as shown in FIG. 1 was proposed prior to this invention.
この回路は、2対の差動トランジスタQ1,Q2
及びQ3,Q4における対応するトランジスタQ1,
Q3及びQ2,Q4のコレクタを共通接続されたダイ
オード形態のトランジスタ(又はダイオード以下
同じ)Q10とトランジスタQ11で構成された電流
ミラー回路による負荷が共通に設けられ、一方の
差動トランジスタQ1,Q3のベースがそれぞれア
ナログ入力信号が印加される入力端子IN1,IN2
に接続され、他方の差動トランジスタQ2,Q4の
ベースには、出力信号を得る出力端子OUTに共
通に接続され、それぞれの差動トランジスタQ1,
Q2及びQ3,Q4がボルテージフオロワ回路として
構成されている。なお、出力信号は、トランジス
タQ12と抵抗R12で構成されたエミツタフオロワ
回路を介して形成される。 This circuit consists of two pairs of differential transistors Q 1 and Q 2
and the corresponding transistor Q 1 in Q 3 , Q 4 ,
A common load is provided by a current mirror circuit consisting of a diode-type transistor (or the same applies below) Q 10 and a transistor Q 11 , with the collectors of Q 3 , Q 2 , and Q 4 connected in common, and one differential The bases of transistors Q 1 and Q 3 are input terminals IN 1 and IN 2 to which analog input signals are applied, respectively.
The bases of the other differential transistors Q 2 and Q 4 are connected in common to the output terminal OUT from which the output signal is obtained, and the respective differential transistors Q 1 ,
Q 2 , Q 3 , and Q 4 are configured as a voltage follower circuit. Note that the output signal is formed via an emitter follower circuit composed of a transistor Q12 and a resistor R12 .
そして、上記それぞれの差動トランジスタQ1,
Q2及びQ3,Q4の共通エミツタには、定電流トラ
ンジスタQ7,Q8が設けられ、これらのトランジ
スタQ7,Q8を選択的に動作させることにより、
一方の差動トランジスタQ1,Q2又はQ3,Q4のみ
を動作させて、いずれかの入力端子IN1又はIN2
に印加されたアナログ信号を出力端子に伝達す
る。 And each of the above differential transistors Q 1 ,
Constant current transistors Q 7 and Q 8 are provided at the common emitters of Q 2 and Q 3 and Q 4 , and by selectively operating these transistors Q 7 and Q 8 ,
By operating only one differential transistor Q 1 , Q 2 or Q 3 , Q 4 , either input terminal IN 1 or IN 2
The analog signal applied to the output terminal is transmitted to the output terminal.
上記定電流トランジスタQ7,Q8を選択的に動
作させる制御回路として、上記差動トランジスタ
Q1〜Q4と逆導電型であるpnpトランジスタによる
定電流切り換え回路が用いられる。 As a control circuit for selectively operating the constant current transistors Q 7 and Q 8 , the differential transistor
A constant current switching circuit using pnp transistors of conductivity type opposite to Q 1 to Q 4 is used.
すなわち、定電流回路I0が共通接続されたエミ
ツタに設けられた差動トランジスタQ13,Q14の
コレクタに、上記定電流トランジスタQ7,Q8と
ともに電流ミラー回路を構成するダイオード形態
のトランジスタQ15,Q16がそれぞれ設けられる。
そして、一方のトランジスタQ13のベースに基準
電圧V1が印加され、他方のトランジスタQ14のベ
ースに制御信号VCが印加される。 That is, a diode-type transistor Q that forms a current mirror circuit together with the constant current transistors Q 7 and Q 8 is connected to the collectors of the differential transistors Q 13 and Q 14 whose emitters are commonly connected to the constant current circuit I 0 . 15 and Q 16 are provided respectively.
Then, the reference voltage V 1 is applied to the base of one transistor Q 13 , and the control signal V C is applied to the base of the other transistor Q 14 .
この回路の動作は、制御信号VC>基準電圧V1
のときには、トランジスタQ13がオンして、定電
流I0をトランジスタQ15に流すため、定電流トラ
ンジスタQ7のコレクタに同様な定電流が流れ入
力端子IN1の入力信号を出力端子OUTに伝達し、
制御信号VC<基準電圧V1とするとトランジスタ
Q14がオンして、入力端子IN2の入力信号を出力
端子OUTに伝達するよう切り換えられる。 The operation of this circuit is as follows: control signal V C > reference voltage V 1
When , transistor Q13 turns on and a constant current I0 flows through transistor Q15 , so a similar constant current flows through the collector of constant current transistor Q7 , transmitting the input signal from input terminal IN1 to output terminal OUT. death,
If control signal V C < reference voltage V 1 , transistor
Q 14 is turned on and switched to transmit the input signal at input terminal IN 2 to output terminal OUT.
この回路にあつては、一般に差動トランジスタ
Q1,Q2とQ3,Q4とにおけるベース、エミツタ間
電圧VBEのバラツキによる差動入力のオフセツト
電圧に差があるため、定電流トランジスタQ7,
Q8をデイジタル的に切り換えると、切り換え時
に出力直流レベルが変動してポツプ音が生じる。
上述のように、出力信号を100%帰還させる場合
と異なり、帰還率βを1以下として、所定の利得
(1/β)を設定すると、この利得倍された差の
オフセツト電圧に比例した大きなポツプ音が生じ
る。 In this circuit, a differential transistor is generally used.
Since there is a difference in the offset voltage of the differential input due to variations in the base-emitter voltage V BE between Q 1 , Q 2 and Q 3 , Q 4 , the constant current transistors Q 7 ,
If Q8 is switched digitally, the output DC level will fluctuate and a pop sound will occur when switching.
As mentioned above, unlike the case where the output signal is fed back 100%, if the feedback factor β is set to 1 or less and a predetermined gain (1/β) is set, a large pop-up proportional to the offset voltage of the difference multiplied by this gain will be generated. A sound is produced.
そこで、上記回路では、制御信号VCの電圧変
化を遅くして、上記定電流の切り換えを徐々(ソ
フト)に行なうことにより、上記ポツプ音の発生
を防止、ないし大幅に低減できるという利点があ
る。 Therefore, in the above circuit, by slowing down the voltage change of the control signal V C and gradually (softly) switching the constant current, there is an advantage that the occurrence of the pop sound can be prevented or significantly reduced. .
しかし、この回路では、切り換えポジシヨンが
IN1,IN2と2ステートしか取れないため、用途
が限定されてしまうという欠点がある。 However, in this circuit, the switching position is
Since it can only take two states, IN 1 and IN 2 , its uses are limited.
この発明の目的は、3ステート以上の切り換え
をソストに行なうことができる電子スイツチ回路
を提供することにある。 An object of the present invention is to provide an electronic switch circuit that can easily switch between three or more states.
この発明の基本的特徴によれば、対応するコレ
クタ出力がそれぞれ共通化された少なくとも3対
の差動トランジスタ回路の共通エミツタにそれぞ
れ設けられた定電流トランジスタを択一的に動作
させる制御信号として、上記差動トランジスタと
は逆導電型のトランジスタで構成され、共通エミ
ツタから供給される定電流を第1の差動トランジ
スタで切り換えられた一方の出力と、他方の出力
をさらに第2の差動トランジスタで切り換えられ
た二つの出力とが用いられる。 According to the basic feature of the present invention, as a control signal for selectively operating constant current transistors respectively provided at the common emitters of at least three pairs of differential transistor circuits each having a common collector output, The above-mentioned differential transistor is composed of a transistor of the opposite conductivity type, and the constant current supplied from the common emitter is switched between one output by the first differential transistor and the other output by the second differential transistor. Two outputs switched by are used.
以下、この発明を実施例とともに、詳細に説明
する。 Hereinafter, this invention will be explained in detail together with examples.
第2図には、この発明の一実施例を示す回路図
が示されている。 FIG. 2 shows a circuit diagram showing one embodiment of the present invention.
この実施例では、前記同様な差動トランジスタ
Q1〜Q4に、さらに一対の差動トランジスタQ5,
Q6が追加されており、一方の差動トランジスタ
Q5のベースは、第3番目の入力端子IN3に接続さ
れ、他方の差動トランジスタQ6のベースはトラ
ンジスタQ2,Q4と同様に出力端子OUTに接続さ
れている。そして、差動トランジスタQ5,Q6の
共通エミツタには、第3番目の定電流トランジス
タQ9が設けられ、3ステートの電子スイツチ回
路が構成される。 In this embodiment, a differential transistor similar to that described above is used.
In addition to Q 1 to Q 4 , a pair of differential transistors Q 5 ,
Q 6 is added, one differential transistor
The base of Q 5 is connected to the third input terminal IN 3 , and the base of the other differential transistor Q 6 is connected to the output terminal OUT in the same way as transistors Q 2 and Q 4 . A third constant current transistor Q9 is provided at the common emitter of the differential transistors Q5 and Q6 , forming a three-state electronic switch circuit.
なお、トランジスタQ1,Q3,Q5及びトランジ
スタQ2,Q4,Q6のコレクタは、前記同様にそれ
ぞれ共通接続され、ダイオード形態のトランジス
タQ10とトランジスタQ11とで構成された電流ミ
ラー回路が負荷として設けられ、エミツタフオロ
ワ出力回路Q12、R1を介して出力信号が得られ
る。 Note that the collectors of the transistors Q 1 , Q 3 , Q 5 and the transistors Q 2 , Q 4 , and Q 6 are connected in common as described above, and form a current mirror composed of a diode-type transistor Q 10 and a transistor Q 11 . A circuit is provided as a load and an output signal is obtained via the emitter follower output circuit Q 12 , R 1 .
上記定電流トランジスタを択一的に動作させる
ための制御回路として、この実施例では上記差動
トランジスタQ1〜Q6等と逆導電型であるpnpトラ
ンジスタで構成された2対の差動トランジスタ
Q13,Q14及びQ17,Q18が利用される。 In this embodiment, as a control circuit for selectively operating the constant current transistors, two pairs of differential transistors each consisting of a pnp transistor of a conductivity type opposite to the differential transistors Q 1 to Q 6 are used.
Q 13 , Q 14 and Q 17 , Q 18 are used.
すなわち、差動トランジスタQ13,Q14の共通
接続されたエミツタには、定電流回路I0が設けら
れ、トランジスタQ13のベースには第1の基準電
圧V1が印加される。 That is, a constant current circuit I 0 is provided at the commonly connected emitters of the differential transistors Q 13 and Q 14 , and a first reference voltage V 1 is applied to the base of the transistor Q 13 .
そして、トランジスタQ13のコレクタにはダイ
オード形態のトランジスタQ15が設けられ、定電
流トランジスタQ7とともに電流ミラー回路を構
成する。トランジスタQ14のコレクタは、差動ト
ランジスタQ17,Q18の共通エミツタに接続され
る。トランジスタQ17のベースには、上記第1の
基準電圧V1より低い第2の基準電圧V2が印加さ
れ、トランジスタQ14,Q18のベースには制御信
号VCが共通に印加される。トランジスタQ17,
Q18のコレクタには、それぞれダイオード形態の
トランジスタQ16,Q19が設けられ、定電流トラ
ンジスタQ8,Q9とともにそれぞれ電流ミラー回
路を構成する。 A diode-type transistor Q15 is provided at the collector of the transistor Q13 , and forms a current mirror circuit together with a constant current transistor Q7 . The collector of transistor Q 14 is connected to the common emitter of differential transistors Q 17 and Q 18 . A second reference voltage V 2 lower than the first reference voltage V 1 is applied to the base of the transistor Q 17 , and a control signal V C is commonly applied to the bases of the transistors Q 14 and Q 18 . Transistor Q 17 ,
Diode-type transistors Q 16 and Q 19 are provided at the collector of Q 18 , respectively, and constitute a current mirror circuit together with constant current transistors Q 8 and Q 9, respectively.
この実施例回路の動作は、VC>V1であるとき
に、差動トランジスタQ13,Q17がオンしている。
したがつて、定電流I0は、トランジスタQ13のオ
ンにより、トランジスタQ15,Q7で構成された電
流ミラー回路を介して、差動トランジスタQ1,
Q2に流れる。これにより、差動トランジスタQ1,
Q2のみが動作し、入力端子IN1の入力信号を出力
端子OUTに伝達する。 In the operation of this embodiment circuit, when V C >V 1 , differential transistors Q 13 and Q 17 are turned on.
Therefore, when the transistor Q 13 is turned on, the constant current I 0 flows through the differential transistors Q 1 and Q 1 through the current mirror circuit composed of the transistors Q 15 and Q 7 .
Flows to Q 2 . This allows the differential transistors Q 1 ,
Only Q 2 operates and transmits the input signal on input terminal IN 1 to output terminal OUT.
このときに、トランジスタQ17がオンしていて
もトランジスタQ14がオフであるためトランジス
タQ17を通して定電流I0が流れることはない。 At this time, even if the transistor Q17 is on, the constant current I0 does not flow through the transistor Q17 because the transistor Q14 is off.
次にV1>VC>V2のときには、差動トランジス
タQ14,Q17がオンする。したがつて、これらの
トランジスタQ14,Q17を通した定電流I0は、トラ
ンジスタQ16,Q8で構成された電流ミラー回路を
介して、差動トランジスタQ3,Q4に流れる。こ
れにより、差動トランジスタQ3,Q4のみが動作
して、入力端子IN2の入力信号を出力端子OUT
に伝達する。 Next, when V 1 > V C > V 2 , differential transistors Q 14 and Q 17 are turned on. Therefore, the constant current I 0 passing through these transistors Q 14 and Q 17 flows to the differential transistors Q 3 and Q 4 via a current mirror circuit made up of transistors Q 16 and Q 8 . As a result, only the differential transistors Q 3 and Q 4 operate, and the input signal from the input terminal IN 2 is transferred to the output terminal OUT.
to communicate.
次に、V1>VCのときには、差動トランジスタ
Q14,Q18がオンする。したがつて、これらのト
ランジスタQ14,Q18を通した定電流I0はトランジ
スタQ19,Q9で構成された電流ミラー回路を介し
て、差動トランジスタQ5,Q6に流れる。これに
より、差動トランジスタQ5,Q6のみが動作して、
入力端子IN3の入力信号を出力端子OUTに伝達
する。 Next, when V 1 > V C , the differential transistor
Q 14 and Q 18 turn on. Therefore, the constant current I 0 passing through these transistors Q 14 and Q 18 flows to the differential transistors Q 5 and Q 6 via a current mirror circuit made up of transistors Q 19 and Q 9 . As a result, only differential transistors Q 5 and Q 6 operate,
Transmits the input signal from input terminal IN 3 to output terminal OUT.
このようにして、3ステートの切り換え動作を
行なわせることができる。 In this way, a three-state switching operation can be performed.
そして、上記の切り換え動作において、制御信
号VCの変化を遅くすると、差動トランジスタ
Q13,Q14及びQ17,Q18の電流切り換え動作をリ
ニアに行なわせることができるため、前記同様に
ポツプ音の発生防止、ないしポツプ音を大幅に低
減させることができる。上記制御信号VCは、積
分回路等を利用することにより、簡単に上述のよ
うな変化を行なわせることができる。 In the above switching operation, if the change in control signal V C is slowed down, the differential transistor
Since the current switching operations of Q 13 , Q 14 , Q 17 , and Q 18 can be carried out linearly, it is possible to prevent or significantly reduce pop noises, as described above. The control signal V C can be easily changed as described above by using an integrating circuit or the like.
第3図には、この発明の好適な他の具体的一実
施例回路が示されている。 FIG. 3 shows another preferred embodiment of the circuit of the present invention.
この実施例においては、点線で囲まれた部品の
回路素子は、周知の半導体製造方法によつて1チ
ツプのシリコン基板上に形成され、丸で囲まれた
数字は、端子番号を示している。 In this embodiment, the circuit elements of the parts surrounded by dotted lines are formed on a single-chip silicon substrate by a well-known semiconductor manufacturing method, and the numbers surrounded by circles indicate terminal numbers.
この実施例回路は、磁気テープ録音/再生装置
等におけるマイクロフオン入力切り換え回路とし
て使用される。 This embodiment circuit is used as a microphone input switching circuit in a magnetic tape recording/reproducing device or the like.
すなわち、差動トランジスタQ1,Q2は、ミユ
ート動作を行なわせるため、トランジスタQ1の
ベースには、バイアス電圧VB1が抵抗R3を介して
印加されるだけであり、トランジスタQ2のベー
スには、出力信号を100%を帰還させボルテージ
フオロワ回路として構成される。 That is, in order to cause the differential transistors Q 1 and Q 2 to perform a mute operation, only the bias voltage V B1 is applied to the base of the transistor Q 1 via the resistor R 3 , and the base of the transistor Q 2 In this case, 100% of the output signal is fed back and configured as a voltage follower circuit.
そして、差動トランジスタQ3,Q4は、低イン
ピーダンス(例えば600Ω)用のマイクロフオン
のために設けられ、トランジスタQ3のベースは、
上記同様にバイアス電圧VB1が抵抗R2を介して印
加されるとともに、1番端子に接続されている。
一方、トランジスタQ4のベースには抵抗R14,
R15で分圧された出力信号が印加され例えば、利
得を35dBに設定される。 The differential transistors Q 3 and Q 4 are provided for a low impedance (for example, 600Ω) microphone, and the base of the transistor Q 3 is
Similarly to the above, the bias voltage V B1 is applied via the resistor R 2 and is connected to the No. 1 terminal.
On the other hand, the base of transistor Q 4 has a resistor R 14 ,
An output signal divided by R15 is applied, and the gain is set to, for example, 35 dB.
また、差動トランジスタQ5,Q6は、高インピ
ーダンス(例えば、470KΩ)のいわわゆるDIN
規格のマイクロフオンのために設けられる。 In addition, the differential transistors Q 5 and Q 6 are so-called DIN transistors with high impedance (for example, 470KΩ).
Provided for standard microphones.
トランジスタQ5のベースは、上記同様にバイ
アス電圧VB1が抵抗R1を介して印加されるととも
に、上記1番端子に共通に接続される。一方トラ
ンジスタQ6のベースには、抵抗R16,R17で分圧
された出力信号が印加され、例えば、利得を
25dBに設定される。 Similarly to the above, the base of the transistor Q 5 is applied with the bias voltage V B1 via the resistor R 1 and is commonly connected to the No. 1 terminal. On the other hand, an output signal divided by resistors R 16 and R 17 is applied to the base of transistor Q 6 , and for example, the gain is
Set to 25dB.
また、この実施例では、オフしている差動トラ
ンジスタのベース、エミツタ耐圧を超える信号レ
ベルによる逆流を防止するため、ダイオードQ23
〜Q28が上記差動トランジスタQ1〜Q6のエミツタ
に順方向に挿入されている。 In addition, in this embodiment, a diode Q23 is used to prevent reverse current due to a signal level exceeding the base and emitter breakdown voltage of the differential transistor that is off.
~ Q28 are inserted in the forward direction at the emitters of the differential transistors Q1 ~ Q6 .
また、前記同様な出力トランジスタQ12のエミ
ツタには、ダイオードQ29,Q30と定電流回路I′0
が直列に設けられ、プツシユプル出力イランジス
タQ31,Q32の駆動回路を構成する。 Further, the emitter of the output transistor Q 12 similar to the above is connected to diodes Q 29 and Q 30 and a constant current circuit I′ 0
are provided in series to form a drive circuit for the push-pull output transistors Q 31 and Q 32 .
また、第2の実施例では、差動トランジスタ
Q14に、差動トランジスタQ17,Q18及び電流ミラ
ー回路を構成するダイオードQ16,Q19を設ける
ため、減電圧特性が悪くなる。 Furthermore, in the second embodiment, a differential transistor
Since differential transistors Q 17 and Q 18 and diodes Q 16 and Q 19 forming a current mirror circuit are provided in Q 14 , voltage reduction characteristics deteriorate.
そこで、第3図の実施例回路では、差動トラン
ジスタQ14のコレクタ出力電流は、ダイオード
Q′16とトランジスタQ20とにより構成された電流
ミラー回路によつて吸い込み電流に変換し、さら
に電源電圧VCC側に設けられたダイオードQ21と
トランジスタQ22を介して押し出し電流に変換し
て、前記同様な差動トランジスタQ17,Q18のエ
ミツタに供給される。 Therefore, in the embodiment circuit of FIG. 3, the collector output current of the differential transistor Q14 is
It is converted into a sink current by a current mirror circuit composed of Q′ 16 and a transistor Q 20 , and further converted into a push current through a diode Q 21 and a transistor Q 22 provided on the power supply voltage V CC side. , are supplied to the emitters of differential transistors Q 17 and Q 18 similar to the above.
これにより、減電圧特性の改善を図ることがで
きる。特に、多数の切り換えポジシヨンNを構成
する場合には、N−1個の切り換え制御用の差動
トランジスタが必要になり、前記第2図の実施例
回路のように直列にこれらを順次接続すると、こ
れに伴なつて減電圧特性が悪化するが、この実施
例では、上記切り換えポジシヨン数に無関係の下
限動作電圧とすることができる。 Thereby, it is possible to improve the voltage reduction characteristics. In particular, when configuring a large number of switching positions N, N-1 differential transistors for switching control are required, and if these are connected in series as in the embodiment circuit shown in FIG. This deteriorates the voltage reduction characteristics, but in this embodiment, the lower limit operating voltage can be set regardless of the number of switching positions.
なお、この実施例では、各電流ミラー回路を構
成するダイオード又はトランジスタには、動作安
定化のための抵抗R4〜R11が設けられている。 In this embodiment, the diodes or transistors constituting each current mirror circuit are provided with resistors R 4 to R 11 for stabilizing operation.
この実施例のように、切り換えポジシヨンによ
つて、利得が異なる場合には、それぞれの利得倍
されたオフセツト電圧に応じた直流電圧が出力さ
れるため、デイジタル的に切り換えを行なうと大
きなポツプ音が発生するものとなるが、前述のよ
うに制御信号VCの変化を遅くすることにより、
これらのポツプ音の発生を防止できる。 As in this example, when the gain differs depending on the switching position, a DC voltage corresponding to the offset voltage multiplied by the respective gain is output, so if the switching is done digitally, a loud pop sound will be produced. However, by slowing down the change in the control signal V C as described above,
These popping sounds can be prevented from occurring.
この発明は、前記実施例に限定されず、4ステ
ート以上の切り換え回路を、前記同様な技術的思
想によりできるものである。また、各トランジス
タの導電型をすべて逆に構成するものとしてもよ
い。 The present invention is not limited to the embodiments described above, and a switching circuit with four or more states can be created using the same technical idea as described above. Alternatively, the conductivity types of the transistors may all be reversed.
第1図は、この発明に先立つて提案された電子
スイツチ回路の回路図、第2図、第3図は、それ
ぞれこの発明の一実施例を示す回路図である。
FIG. 1 is a circuit diagram of an electronic switch circuit proposed prior to the present invention, and FIGS. 2 and 3 are circuit diagrams each showing an embodiment of the present invention.
Claims (1)
一方のベースにそれぞれ入力信号が印加され、他
方のベースが共通接続され、第1導電型のトラン
ジスタによつて構成された3対の差動トランジス
タ対と、前記共通コレクタ接続の一方と前記共通
ベース接続との間に接続された共通の負帰還回路
と、前記差動トランジスタ対の共通エミツタ接続
にそれぞれ接続された第1〜第3の定電流トラン
ジスタとを少くとも有する被制御回路と、前記第
1〜第3の定電流トランジスタを択一的に選択す
るための制御回路とを具備してなる電子スイツチ
回路であつて、前記制御回路は共通エミツタ接続
に定電流源が接続され、一方のベースに第1の基
準電圧が印加され、他方のベースに制御信号が印
加され、前記第1導電型とは反対導電型の関係に
ある第2導電型のトランジスタによつて構成され
た第1の差動トランジスタと、前記第1の差動ト
ランジスタの一方のコレクタ電流を入力とし、第
1導電型のトランジスタによつて構成された第1
の電流ミラー回路と、前記第1の電流ミラー回路
の出力電流を入力とし、第2導電型のトランジス
タより構成された第2の電流ミラー回路と、前記
第2の電流ミラー回路の出力電流を共通エミツタ
接続に受け、一方のベースに第2の基準電圧が印
加され、他方のベースに前記制御信号が印加さ
れ、第2導電型のトランジスタより構成された第
2の差動トランジスタとから成り、前記第1の差
動トランジスタの他方のコレクタ、前記第2の差
動トランジスタの一方及び他方のコレクタが前記
第1〜第3の定電流トランジスタのベースにそれ
ぞれ接続されてなることを特徴とする電子スイツ
チ回路。 2 対応するコレクタがそれぞれ共通接続され、
一方のベースにそれぞれ入力信号が印加され、第
1導電型のトランジスタによつて構成された3対
の差動トランジスタ対と、前記共通コレクタ接続
の一方と前記各差動トランジスタ対の他方のベー
スとの間にそれぞれ接続された第1〜第3の負帰
還回路と、前記差動トランジスタ対の共通エミツ
タ接続にそれぞれ接続された第1〜第3の定電流
トランジスタとを少くとも有する被制御回路と、
前記第1〜第3の定電流トランジスタを択一的に
選択するための制御回路とを具備してなる電子ス
イツチ回路であつて、前記制御回路は共通エミツ
タ接続に定電流源が接続され、一方のベースに第
1の基準電圧が印加され、他方のベースに制御信
号が印加され、前記第1導電型とは反対導電型の
関係にある第2導電型のトランジスタによつて構
成された第1の差動トランジスタと、前記第1の
差動トランジスタの一方のコレクタ電流を入力と
し、第1導電型のトランジスタによつて構成され
た第1の電流ミラー回路と、前記第1の電流ミラ
ー回路の出力電流を入力とし、第2導電型のトラ
ンジスタより構成された第2の電流ミラー回路
と、前記第2の電流ミラー回路の出力電流を共通
エミツタ接続に受け、一方のベースに第2の基準
電圧が印加され、他方のベースに前記制御信号が
印加され、第2導電型のトランジスタより構成さ
れた第2の差動トランジスタとから成り、前記第
1の差動トランジスタの他方のコレクタ、前記第
2の差動トランジスタの一方及び他方のコレクタ
が前記第1〜第3の定電流トランジスタのベース
にそれぞれ接続されてなることを特徴とする電子
スイツチ回路。 3 特許請求の範囲第2項記載の電子スイツチ回
路において、前記第1〜第3の負帰還回路の帰還
率が互いにそれぞれ異なつていることを特徴とす
る電子スイツチ回路。[Claims] 1. Corresponding collectors are commonly connected,
three pairs of differential transistors configured by transistors of a first conductivity type, each having an input signal applied to one base and having the other base connected in common; one of the common collector connections and the common base; a controlled circuit having at least a common negative feedback circuit connected between the first to third constant current transistors connected to the common emitter connection of the differential transistor pair; An electronic switch circuit comprising: a control circuit for selectively selecting one of first to third constant current transistors, the control circuit having a constant current source connected to a common emitter connection; a first reference voltage is applied to the other base, a control signal is applied to the other base, and the first difference is configured by a transistor of a second conductivity type having a conductivity type opposite to the first conductivity type. a first differential transistor, which receives the collector current of one of the first differential transistor and the first differential transistor, and is configured of a first conductivity type transistor.
and a second current mirror circuit configured with a transistor of a second conductivity type, which receives the output current of the first current mirror circuit as an input, and shares the output current of the second current mirror circuit. a second differential transistor configured of a transistor of a second conductivity type, the second reference voltage being applied to one base and the control signal being applied to the other base; An electronic switch characterized in that the other collector of the first differential transistor and the one and the other collectors of the second differential transistor are connected to the bases of the first to third constant current transistors, respectively. circuit. 2 Corresponding collectors are commonly connected,
An input signal is applied to one base, and three pairs of differential transistors are configured by transistors of a first conductivity type; one of the common collector connections and the other base of each of the differential transistor pairs; a controlled circuit having at least first to third negative feedback circuits respectively connected between the two, and first to third constant current transistors respectively connected to the common emitter connection of the differential transistor pair; ,
an electronic switch circuit comprising a control circuit for selectively selecting the first to third constant current transistors, the control circuit having a constant current source connected to a common emitter connection; A first reference voltage is applied to the base of the transistor, a control signal is applied to the other base of the transistor, and the first transistor is configured of a transistor of a second conductivity type having a conductivity type opposite to the first conductivity type. and a first current mirror circuit constituted by a transistor of a first conductivity type, which inputs the collector current of one of the first differential transistors, and the first current mirror circuit of the first current mirror circuit. A second current mirror circuit which receives the output current as an input and is composed of transistors of a second conductivity type, receives the output current of the second current mirror circuit through a common emitter connection, and has one base connected to a second reference voltage. is applied to the other base, the control signal is applied to the other base, and the second differential transistor is constituted by a transistor of a second conductivity type, the other collector of the first differential transistor, the second An electronic switch circuit characterized in that the collectors of one and the other of the differential transistors are connected to the bases of the first to third constant current transistors, respectively. 3. The electronic switch circuit according to claim 2, wherein the first to third negative feedback circuits have different feedback rates.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12454680A JPS5750131A (en) | 1980-09-10 | 1980-09-10 | Electronic switch circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12454680A JPS5750131A (en) | 1980-09-10 | 1980-09-10 | Electronic switch circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5750131A JPS5750131A (en) | 1982-03-24 |
JPH0145252B2 true JPH0145252B2 (en) | 1989-10-03 |
Family
ID=14888148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12454680A Granted JPS5750131A (en) | 1980-09-10 | 1980-09-10 | Electronic switch circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5750131A (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4572967A (en) * | 1982-09-07 | 1986-02-25 | Tektronix, Inc. | Bipolar analog switch |
JPS5964923A (en) * | 1982-10-06 | 1984-04-13 | Matsushita Electric Ind Co Ltd | Switch circuit device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4940466A (en) * | 1972-08-21 | 1974-04-16 | ||
JPS53138265A (en) * | 1977-05-10 | 1978-12-02 | Toshiba Corp | Signal switch circuit |
JPS55118229A (en) * | 1979-03-06 | 1980-09-11 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Multiplexer circuit |
-
1980
- 1980-09-10 JP JP12454680A patent/JPS5750131A/en active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4940466A (en) * | 1972-08-21 | 1974-04-16 | ||
JPS53138265A (en) * | 1977-05-10 | 1978-12-02 | Toshiba Corp | Signal switch circuit |
JPS55118229A (en) * | 1979-03-06 | 1980-09-11 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Multiplexer circuit |
Also Published As
Publication number | Publication date |
---|---|
JPS5750131A (en) | 1982-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2762870A (en) | Push-pull complementary type transistor amplifier | |
US4256980A (en) | Electronic switchover circuit | |
US5568092A (en) | Attenuated feedback type differential amplifier | |
EP0095774B1 (en) | A switching circuit operable as an amplifier and a muting circuit | |
US4015215A (en) | Push-pull power amplifier circuit | |
US4367419A (en) | Analog switch | |
EP0185411B1 (en) | Switching device for suppressing a signal | |
GB2037111A (en) | Signal change-over amplifier | |
JPH0145252B2 (en) | ||
US4354209A (en) | Recording/playing circuit | |
US4803442A (en) | Low power buffer amplifier | |
JPS58115930A (en) | Electronic switching amplifier circuit | |
JPS6032367B2 (en) | switch circuit | |
US4435684A (en) | Video amplifier mute circuit | |
JP3485733B2 (en) | Mute circuit | |
JPH0219648B2 (en) | ||
JPS648922B2 (en) | ||
JPS6035845B2 (en) | muting amplifier | |
JP2656589B2 (en) | Amplifier with Mute function | |
US4758798A (en) | Output amplifier | |
JPH071871Y2 (en) | Semiconductor integrated circuit | |
JPH05136634A (en) | Input switching amplifier circuit | |
JPH042502Y2 (en) | ||
JPS6239498B2 (en) | ||
JPS6035846B2 (en) | muting amplifier |