JPH0430722B2 - - Google Patents

Info

Publication number
JPH0430722B2
JPH0430722B2 JP59107339A JP10733984A JPH0430722B2 JP H0430722 B2 JPH0430722 B2 JP H0430722B2 JP 59107339 A JP59107339 A JP 59107339A JP 10733984 A JP10733984 A JP 10733984A JP H0430722 B2 JPH0430722 B2 JP H0430722B2
Authority
JP
Japan
Prior art keywords
ceramic body
electrode
voltage
electrodes
semiconductor ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59107339A
Other languages
Japanese (ja)
Other versions
JPS60250602A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP59107339A priority Critical patent/JPS60250602A/en
Publication of JPS60250602A publication Critical patent/JPS60250602A/en
Publication of JPH0430722B2 publication Critical patent/JPH0430722B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Thermistors And Varistors (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

〔産業上の利用分野〕 この発明は電圧非直線抵抗素子の製造方法に関
し、特にたとえばチタン酸ストロンチウム系を主
体とした半導体セラミツク体を含むバリスタのよ
うな電圧非直線抵抗素子の製造方法に関する。 〔従来技術〕 従来より電圧非直線抵抗特性を有する半導体セ
ラミツク体を利用してバリスタを構成することが
よく知られている。この種の半導体セラミツクと
しては、特性のばらつきが少なく量産性に優れて
いるという利点のために、チタン酸ストロンチウ
ム(SrTiO4)系のものが多用されている。 第1図はこの発明の背景となるチタン酸ストロ
ンチウム系を主体とした半導体セラミツクを用い
たチツプ形バリスタの一例を示す図である。セラ
ミツク体BKは、たとえばチタン酸ストロンチウ
ムを主体とした半導体セラミツクを酸化性雰囲気
で熱処理して結晶粒界を高抵抗化したもの、或い
はチタン酸ストロンチウムを主体とする半導体セ
ラミツクに金属酸化物を付与し、そののち熱処理
して拡散し、結晶粒界を高抵抗化したものからな
る。セラミツク体BKの対向する端面には、1対
の電極EL1およびEL2が形成される。これら電
極EL1およびEL2は、たとえば、銀、亜鉛或い
は銅などの電極ペーストを印刷塗布し、それを焼
き付けることによつて形成される。 〔発明が解決しようとする課題〕 このようなバリスタにおいて、V−I特性を評
価してみると特性のばらつきが大きく、また電極
EL1およびEL2にリード線をはんだ付した後、
再び測定するとしきい値電圧V1mAが約−10〜30
%変化していた。これらの原因は、セラミツク体
BKに電極EL1およびEL2を印刷した焼き付け
る際に、第2図に示すように、セラミツク体BK
と電極EL1およびEL2との界面にバリアvr1お
よびVr2がそれぞれ生じたためである。これら
バリアvr1およびvr2は、セラミツク体BKによ
つて形成されるバリスタVRと同じく電圧非直線
性を示すが、その非直線係数は、そのセラミツク
体の有する特性に比較して劣つている。このた
め、このような半導体セラミツク体に電極EL1
およびEL2を形成した場合、全体としての非直
線係数は小さくなる。また、そればかりでなく、
このようなバリアvr1およびvr2は熱的、電気的
衝撃等によつて壊れ易いものであるため、全体と
してのバリスタ特性のばらつきが大きく、しかも
しきい値電圧がリード線を取り付ける加工の前後
にわたつて大きく変化してしまう。このほか、溶
射法、真空蒸着法、スパツタリング法、無電解メ
ツキ法などによつて非オーム性の電極を形成した
場合にも同様なことが起こる。さらに内部電極を
構成する溶融金属を半導体セラミツク体に注入
し、固化した積層型バリスタについてもしかりで
ある。 上述のようなバリアvr1およびvr2の影響を避
けるために、半導体セラミツク体との界面でバリ
アを生じない、いわゆるオーム性電圧を形成する
ことが考えられる(特開昭57−2073195号公報参
照)。このようなオーム性電極は、たとえばアル
ミニウム(Al)、銅(Cu)、ニツケル(Ni)、亜
鉛(Zn)、すず(Sn)等によつて形成される。焼
付、金属溶射、真空蒸着、めつき等を用いてこの
ようなオーム性電極を形成することによつて、サ
ージ耐圧を改善することができるが、上述のよう
な電極材料ははんだ付し難く、しかも吸湿によつ
てその特性がばらつくなど、耐湿性がよくないと
いう欠点がある。 そのため、オーム性電極の上にはんだ付性や耐
湿性にすぐれた銀電極を形成することも試みられ
ているが、この方法では、高価になるばかりでな
く、加工性もよくないなどの問題点がある。すな
わち、オーム性電極の上に銀電極を形成する2層
構造の場合、オーム性電極層と銀電極層との位置
ずれを生じないように、正確に形成しなければな
らない。これは、もし2つの層に位置的なずれが
生じると特性のばらつきを一層助長することにな
るからである。したがつて、従来の構造のオーム
性電極では、精度よく加工するための工程が煩雑
になるという別の問題点もある。 それゆえに、この発明の目的は、より簡単かつ
安価にして、たとえばリード線のはんだ付け等の
加工の前後における変化を少なくし得る、電圧非
直線抵抗素子の製造方法を提供することである。 〔課題を解決するための手段〕 この発明は、簡単にいえば、(a)チタン酸ストロ
ンチウム系を主体とした電圧非直線抵抗特性を有
する半導体セラミツク体を準備するステツプ、(b)
半導体セラミツク体に電極を付与するステツプ、
および(c)電極に所定のパルス電圧を印加して電圧
と半導体セラミツク体との間に形成されたバリア
を電気的に破壊するステツプを含む、電圧非直線
抵抗素子の製造方法である。 〔作用〕 たとえば、電極と半導体セラミツク体との間に
形成されたバリアを破壊するに十分でかつ半導体
セラミツク体の電圧非直線抵抗特性は破壊しない
程度の電流密度を有するパルス電圧を電極に印加
すると、そのバリアが破壊される。したがつて、
その後電極にリード線をはんだ付けしても、バリ
アに起因してV−I特性がばらつくことがない。 〔発明の効果〕 この発明によれば、電極を形成する際に半導体
セラミツク体とその電極との間に形成されるバリ
アをパルス電圧を印加することによつて電気的に
強制的に破壊するようにしたので、得られた電圧
非直線抵抗素子は、たとえばその後リード線をは
んだ付によつて取り付けるなどの加工が施されて
も、安定な特性を維持することができる。 この発明の上述の目的およびその他の目的と特
徴は図面を参照して行なう以下の詳細な説明から
一層明らかとなろう。 〔実施例〕 第1図と同じような半導体セラミツク体BKを
準備する。このセラミツク体BKはチタン酸スト
ロンチウム系を主体とした電圧非直線抵抗特性を
有する半導体セラミツク体である。このような半
導体セラミツクは次のような方法によつて得られ
る。たとえばマンガン等を拡散したとえば1100〜
1200℃の空気中で酸化することによつてチタン酸
ストロンチウムの結晶粒界に酸化マンガン等の酸
化物を付着させたり、或いは単に酸化性雰囲気中
の熱処理による酸化によつて結晶粒界を高抵抗化
したものなどがある。そして、そのセラミツク体
BKに銀、銅或いは亜鉛などの電極ペーストを印
刷し焼き付けて焼付電極EL1およびEL2(第1
図)を形成する。その後、たとえば0からピーク
値までの半値幅(第3図)が0.1〜100μsecで、か
つ電流密度が1〜100A/cm2のパルス電圧を、電
極EL1およびEL2間に、正負両方向に1ないし
複数回印加する。このときの電流密度は、バリア
vr1およびvr2(第2図)を破壊できるに充分な
密度であつてバルクBKそれ自体を破壊しない大
きさに選ばれる。本件発明者等が実験したところ
によれば、或る材料およびサイズでは、たとえば
電流密度が1A/cm2以下ではバリアを破壊できず、
また100A/cm2以上ではチツプないしバルクその
ものの固有の電圧非直線抵抗特性が失われてしま
つた。 その後電極EL1およびEL2にリード線をはん
だ付する。このようにして、電圧非直線抵抗素子
たとえばバリスタが完成される。 なお、電極EL1,EL2は焼付のほか、溶射
法、真空蒸着法、スパツタリング法、無電解メツ
キ法で形成されたものでもよい。要はセラミツク
体BKと電極EL1,EL2の間にバリアvr1,vr
2が形成されるようなバリスタにこの発明方法が
適用される。 実施例 1 酸化性雰囲気、この例では空気中での熱処理に
より結晶粒界を高抵抗化したチタン酸ストロンチ
ウムを主とする半導体セラミツク体を20個準備し
てそれらのセラミツク体の表面に、銀を主とする
ペーストを塗布して700〜900℃で焼付電極を形成
した。このうち半数をそのまま、そして残りの半
数に半値幅10μsecでかつ電流密度が50A/cm2の三
角波のパルス電圧を正負両方向各5回印加して、
それぞれV−I特性を測定した。さらに、これら
の電極に、それぞれ、はんだ付によりリード線を
取り付け、その後再びV−I特性を測定した。そ
の結果が表1および表2にそれぞれ示される。表
1および表2のV1mA、αは各V−I特性から求
められたものである。表1はパルスを印加しなか
つたものの結果であり、表2はパルスを印加した
ものの結果である。なお、以下の表において、
「加工前」とは電極にリード線をはんだ付する前
の状態ををいい、「加工後」はリード線をはんだ
付した後の状態をいう。そして、とは平均値を
意味し、σはばらつきを示す。さらに、V1mAは
電流を1mAとしたときのしきい値電圧であり、
αは非直線係数である。
[Industrial Application Field] The present invention relates to a method for manufacturing a voltage non-linear resistance element, and more particularly to a method for manufacturing a voltage non-linear resistance element such as a varistor including a semiconductor ceramic body mainly made of strontium titanate. [Prior Art] It has been well known to construct a varistor using a semiconductor ceramic body having voltage non-linear resistance characteristics. As this type of semiconductor ceramic, strontium titanate (SrTiO 4 )-based materials are often used because they have the advantage of less variation in properties and are excellent in mass production. FIG. 1 is a diagram showing an example of a chip-type varistor using a semiconductor ceramic mainly composed of strontium titanate, which is the background of the present invention. Ceramic body BK is, for example, made by heat-treating a semiconductor ceramic mainly composed of strontium titanate in an oxidizing atmosphere to increase the resistance of the grain boundaries, or by adding a metal oxide to a semiconductor ceramic mainly composed of strontium titanate. , which is then heat-treated and diffused to make the grain boundaries high in resistance. A pair of electrodes EL1 and EL2 are formed on opposing end surfaces of the ceramic body BK. These electrodes EL1 and EL2 are formed, for example, by printing and applying an electrode paste of silver, zinc, or copper, and then baking it. [Problem to be solved by the invention] When evaluating the V-I characteristics of such a varistor, it was found that the characteristics varied widely, and the electrode
After soldering the lead wires to EL1 and EL2,
When measured again, the threshold voltage V 1 mA is approximately −10 to 30
% change. These causes are caused by the ceramic body
When printing electrodes EL1 and EL2 on BK, as shown in Figure 2, the ceramic body BK
This is because barriers vr1 and Vr2 were formed at the interfaces between the electrodes EL1 and EL2, respectively. These barriers vr1 and vr2 exhibit voltage nonlinearity like the varistor VR formed of the ceramic body BK, but their nonlinear coefficients are inferior to the characteristics possessed by the ceramic body. Therefore, the electrode EL1 is attached to such a semiconductor ceramic body.
and EL2, the nonlinear coefficient as a whole becomes small. Also, not only that,
Since these barriers VR1 and VR2 are easily broken by thermal or electrical shock, there is a large variation in the varistor characteristics as a whole, and the threshold voltage varies before and after the processing to attach the lead wires. It will change drastically. In addition, the same problem occurs when a non-ohmic electrode is formed by a thermal spraying method, a vacuum evaporation method, a sputtering method, an electroless plating method, or the like. Furthermore, the same applies to multilayer varistors in which molten metal constituting internal electrodes is injected into a semiconductor ceramic body and solidified. In order to avoid the effects of the barriers vr1 and vr2 as described above, it is conceivable to form a so-called ohmic voltage that does not create a barrier at the interface with the semiconductor ceramic body (see Japanese Patent Laid-Open No. 57-2073195). Such ohmic electrodes are made of, for example, aluminum (Al), copper (Cu), nickel (Ni), zinc (Zn), tin (Sn), or the like. By forming such ohmic electrodes using baking, metal spraying, vacuum evaporation, plating, etc., surge resistance can be improved; however, the above-mentioned electrode materials are difficult to solder; Moreover, it has the disadvantage of poor moisture resistance, such as variations in its properties due to moisture absorption. Therefore, attempts have been made to form silver electrodes with excellent solderability and moisture resistance on top of ohmic electrodes, but this method has problems such as not only being expensive but also poor workability. There is. That is, in the case of a two-layer structure in which a silver electrode is formed on an ohmic electrode, the ohmic electrode layer and the silver electrode layer must be formed accurately so as not to be misaligned. This is because if a positional shift occurs between the two layers, variations in characteristics will be further aggravated. Therefore, another problem with the ohmic electrode of the conventional structure is that the process for processing it with high precision becomes complicated. Therefore, an object of the present invention is to provide a method for manufacturing a voltage nonlinear resistance element that is simpler and cheaper, and that can reduce changes before and after processing, such as soldering of lead wires. [Means for Solving the Problems] Simply put, the present invention includes the following steps: (a) preparing a semiconductor ceramic body having voltage non-linear resistance characteristics based on strontium titanate; (b)
a step of applying electrodes to the semiconductor ceramic body;
and (c) applying a predetermined pulse voltage to the electrode to electrically destroy a barrier formed between the voltage and the semiconductor ceramic body. [Operation] For example, when a pulse voltage is applied to the electrode with a current density sufficient to destroy the barrier formed between the electrode and the semiconductor ceramic body, but not enough to destroy the voltage nonlinear resistance characteristics of the semiconductor ceramic body. , that barrier is destroyed. Therefore,
Even when lead wires are soldered to the electrodes thereafter, the V-I characteristics do not vary due to the barrier. [Effects of the Invention] According to the present invention, when forming an electrode, the barrier formed between the semiconductor ceramic body and the electrode can be forcibly destroyed electrically by applying a pulse voltage. Therefore, the obtained voltage nonlinear resistance element can maintain stable characteristics even if it is subsequently subjected to processing such as attaching lead wires by soldering. The above objects and other objects and features of the invention will become more apparent from the following detailed description with reference to the drawings. [Example] A semiconductor ceramic body BK similar to that shown in FIG. 1 is prepared. This ceramic body BK is a semiconductor ceramic body mainly composed of strontium titanate and having voltage nonlinear resistance characteristics. Such semiconductor ceramics can be obtained by the following method. For example, by diffusing manganese etc., for example 1100 ~
By oxidizing in air at 1200℃, oxides such as manganese oxide are attached to the grain boundaries of strontium titanate, or by simply oxidizing by heat treatment in an oxidizing atmosphere, the grain boundaries are made to have high resistance. There are some things that have become. And its ceramic body
Print electrode paste such as silver, copper or zinc on BK and bake it to create baked electrodes EL1 and EL2 (first
form). Then, one or more pulse voltages with a half-width from 0 to the peak value (Fig. 3) of 0.1 to 100 μsec and a current density of 1 to 100 A/cm 2 are applied between the electrodes EL1 and EL2 in both the positive and negative directions. Apply twice. The current density at this time is
The size is chosen to be dense enough to destroy vr1 and vr2 (Figure 2), but not to destroy the bulk BK itself. According to experiments conducted by the inventors of the present invention, for certain materials and sizes, the barrier cannot be destroyed at a current density of 1 A/cm 2 or less, for example.
Moreover, at 100 A/cm 2 or more, the inherent voltage nonlinear resistance characteristics of the chip or bulk itself are lost. After that, lead wires are soldered to the electrodes EL1 and EL2. In this way, a voltage non-linear resistance element such as a varistor is completed. In addition to baking, the electrodes EL1 and EL2 may be formed by a thermal spraying method, a vacuum evaporation method, a sputtering method, or an electroless plating method. In short, there are barriers vr1 and vr between the ceramic body BK and the electrodes EL1 and EL2.
The method of the present invention is applied to a varistor in which a varistor 2 is formed. Example 1 Twenty semiconductor ceramic bodies mainly made of strontium titanate whose crystal grain boundaries had been made highly resistive by heat treatment in an oxidizing atmosphere, in this example air, were prepared, and silver was applied to the surface of the ceramic bodies. The main paste was applied and baked at 700-900°C to form an electrode. Half of them were left as they were, and a triangular wave pulse voltage with a half-width of 10 μsec and a current density of 50 A/cm 2 was applied to the remaining half five times in both the positive and negative directions.
The VI characteristics of each were measured. Furthermore, lead wires were attached to these electrodes by soldering, and the V-I characteristics were then measured again. The results are shown in Tables 1 and 2, respectively. V 1 mA and α in Tables 1 and 2 are determined from each VI characteristic. Table 1 shows the results without applying a pulse, and Table 2 shows the results with applying a pulse. In addition, in the table below,
"Before processing" refers to the state before the lead wire is soldered to the electrode, and "after processing" refers to the state after the lead wire is soldered. and means the average value, and σ represents the variation. Furthermore, V 1 mA is the threshold voltage when the current is 1 mA,
α is a nonlinear coefficient.

【表】【table】

【表】 この表1および表2から明らかなように、パル
スを印加してバリアvr1およびvr2(第2図)を
強制的に破壊させることによつて、加工前後での
しきい値電圧や非直線係数の変化率を大幅に小さ
くすることができ、ばらつきの小さい安定した特
性の電圧非直線抵抗素子(たとえばバリスタ)を
得ることができる。 実施例 2 実施例1と同様にして作成した10個の素子(半
導体セラミツク体に電極を焼付たもの)に、半値
幅が50μsecで、電流密度が10A/cm2の矩形波を正
負両方向にそれぞれ103回印加しそのV−I特性
を測定した。さらに、焼付電極にはんだ付によつ
てリード線を取り付けた後、そのV−I特性を再
度測定した。そして各V−I特性からV1mA,α
を求め、その結果を表3に示した
[Table] As is clear from Tables 1 and 2, by applying a pulse to forcibly destroy barriers VR1 and VR2 (Fig. 2), the threshold voltage before and after machining can be changed. The rate of change in the linearity coefficient can be significantly reduced, and a voltage nonlinear resistance element (for example, a varistor) with stable characteristics with little variation can be obtained. Example 2 A rectangular wave with a half-width of 50 μsec and a current density of 10 A/cm 2 was applied in both positive and negative directions to 10 devices (electrodes baked onto semiconductor ceramic bodies) prepared in the same manner as in Example 1 . 10 was applied three times and the V-I characteristics were measured. Furthermore, after attaching a lead wire to the baked electrode by soldering, its VI characteristic was measured again. And from each V-I characteristic, V 1 mA, α
The results are shown in Table 3.

【表】 この表3から、矩形波のパルス電圧を103回印
加しても、電極とバルクとの間のバリアが破壊さ
れ、しきい値電圧や非直線係数のばらつきが少な
くなることがわかる。 実施例 3 表面に付与した金属酸化物を熱処理して拡散す
ることにより結晶粒界を高抵抗化したチタン酸ス
トロンチウムを主とする半導体セラミツク体を20
個準備してそれらの表面に銀を主とするペースト
を印刷し、700〜900℃で焼き付けて電極を形成す
る。そのうち半数について半値幅が10μsecで、電
流密度が50A/cm2の三角波のパルス電圧を正負両
方向にそれぞれ5回ずつ印加する。そして、それ
らの素子についてまず、V−I特性を測定する。
ついで、それらの素子にはんだ付によつてリード
線を取り付け、その後再びV−I特性を測定し
た。そして各V−I特性からV1mA,αを求め、
その結果を表4および表5に示した。表4がパル
スを印加しない場合を、表5がパルスを印加した
場合を、それぞれ示す。
[Table] From Table 3, it can be seen that even if a square wave pulse voltage is applied 10 times, the barrier between the electrode and the bulk is destroyed and the variations in threshold voltage and nonlinear coefficient are reduced. . Example 3 A semiconductor ceramic body mainly made of strontium titanate, whose crystal grain boundaries were made to have high resistance by heat-treating and diffusing metal oxides applied to the surface, was prepared.
The electrodes are prepared by printing a silver-based paste on their surfaces and baking them at 700 to 900 degrees Celsius. For half of them, a triangular wave pulse voltage with a half width of 10 μsec and a current density of 50 A/cm 2 is applied five times in both the positive and negative directions. Then, first, the VI characteristics of these elements are measured.
Then, lead wires were attached to these elements by soldering, and the VI characteristics were measured again. Then, find V 1 mA, α from each VI characteristic,
The results are shown in Tables 4 and 5. Table 4 shows the case when no pulse is applied, and Table 5 shows the case when the pulse is applied.

【表】【table】

【表】 実施例 4 実施例3と同様に作成した10個の素子(半導体
セラミツク体に焼付電極を形成したもの)に、半
値幅が50μsecで、電流密度が10A/cm2の矩形波を
正負両方向それぞれ103回印加してV−I特性を
測定する。そして、電極にリード線を取り付ける
加工をした後、V−I特性を測定する。そして各
V−I特性からV1mA,αを求め、その結果を表
6に示した。
[Table] Example 4 A rectangular wave with a half-value width of 50 μsec and a current density of 10 A/cm 2 was applied to 10 elements (semiconductor ceramic bodies with baked-on electrodes) prepared in the same manner as in Example 3 . The voltage is applied 103 times in both directions and the V-I characteristics are measured. After attaching lead wires to the electrodes, the V-I characteristics are measured. Then, V 1 mA,α was determined from each VI characteristic, and the results are shown in Table 6.

【表】 この表6から、矩形波のパルス電圧を印加して
も、電極とバルクとの間のバリアが破壊され、し
きい値電圧や非直線係数のばらつきが少なくなる
ことがわかる。 実施例 5 表面に付与した金属酸化物を熱処理して拡散す
ることにより結晶粒界を高抵抗化したチタン酸ス
トロンチウムを主とする半導体セラミツク体を40
個準備してそれらのうち20個のセラミツク体の表
面に銅のペーストを、また残り20個のセラミツク
体の表面には亜鉛のペーストを印刷し、それぞれ
600〜800℃で焼付けて電極を形成する。このうち
半数はそのまま、残りの半数には半値幅10μsecで
電流密度50A/cm2の三角波パルスを正負両方向に
それぞれ5回ずつ印加して、それぞれV−I特性
を測定する。つぎに、パルスを印加したものとし
ないものの両方についてはんだ付によつてリード
線を取り付け、再びV−I特性を測定した。そし
て各V−I特性からV1mA,αを求め、その結果
を表7および表8に示した。表7がパルスを印加
しない場合を、表8がパルスを印加した場合を、
それぞれ示す。
Table 6 shows that even if a rectangular wave pulse voltage is applied, the barrier between the electrode and the bulk is destroyed, and the variations in the threshold voltage and nonlinear coefficient are reduced. Example 5 A semiconductor ceramic body mainly made of strontium titanate, whose crystal grain boundaries were made to have high resistance by heat-treating and diffusing the metal oxide applied to the surface, was made into 40
Prepare 20 ceramic bodies and print copper paste on the surface of the ceramic body, and print zinc paste on the surface of the remaining 20 ceramic bodies.
The electrodes are formed by baking at 600-800℃. Half of them are left as they are, and triangular wave pulses with a half-width of 10 μsec and a current density of 50 A/cm 2 are applied five times in both the positive and negative directions to the other half, and the V-I characteristics are measured for each. Next, lead wires were attached by soldering to both those to which pulses were applied and those to which no pulses were applied, and the VI characteristics were measured again. Then, V 1 mA, α was determined from each VI characteristic, and the results are shown in Tables 7 and 8. Table 7 shows the case when no pulse is applied, and Table 8 shows the case when the pulse is applied.
Each is shown below.

【表】【table】

【表】 いずれも、半導体セラミツク体に電極を形成し
た後にたとえばパルス電圧を印加するようにし
た。しかしながら、電極を形成しさらにリード線
を取り付けた後そのリード線間にたとえばパルス
電圧を印加しても、同様にしきい値電圧の加工前
後における変化率を小さくできばらつきの抑制を
図ることができる。 さらに、上述の各実施例ではセラミツク体BK
の表面に電極EL1,EL2を形成したバリスタを
示したが、第4図或いは第5図に示すような構造
のバリスタについてもこの発明方法を実施すれ
ば、同様な効果を奏するものである。つまり、第
4図の例はセラミツク体BKの両面に電極EL1,
EL2を形成し、さらにセラミツク体BKの中に中
間電極IELを形成したものである。また第5図の
例は積層型バリスタと称されるもので、内部電極
IEL1,IEL2を形成し、セラミツク体BKの側
面の電極EL1,EL2と電気接続させたものであ
る。 したがつて、電極EL1,EL2にパルス電圧を
印加することによつて、それぞれ中間電極IEL、
内部電極IEL1,IEL2とセラミツク体BKとの
間のバリアを破壊することができる。なお、内部
電極IEL1,IEL2は、たとえばPb、Snなどの卑
金属を溶融させておき、電極IEL1,IEL2の個
所が空隙層(ポーラス層)となつているセラミツ
ク体BKの該空隙層に卑金属を注入したものでも
よい。
[Table] In both cases, for example, a pulse voltage was applied after electrodes were formed on the semiconductor ceramic body. However, even if, for example, a pulse voltage is applied between the lead wires after forming the electrodes and attaching the lead wires, the rate of change in the threshold voltage before and after processing can be similarly reduced, and variations can be suppressed. Furthermore, in each of the above embodiments, the ceramic body BK
Although the varistor in which electrodes EL1 and EL2 are formed on the surface of the varistor is shown, if the method of the present invention is applied to a varistor having a structure as shown in FIG. 4 or 5, the same effect will be obtained. In other words, in the example shown in Fig. 4, the electrode EL1 is placed on both sides of the ceramic body BK.
EL2 is formed, and an intermediate electrode IEL is further formed in the ceramic body BK. The example shown in Figure 5 is called a multilayer varistor, and the internal electrode
IEL1 and IEL2 are formed and electrically connected to electrodes EL1 and EL2 on the side surface of ceramic body BK. Therefore, by applying a pulse voltage to the electrodes EL1 and EL2, the intermediate electrodes IEL and IEL, respectively,
It is possible to destroy the barrier between the internal electrodes IEL1, IEL2 and the ceramic body BK. Note that the internal electrodes IEL1 and IEL2 are made by melting a base metal such as Pb and Sn, and injecting the base metal into the void layer of the ceramic body BK where the electrodes IEL1 and IEL2 have a void layer (porous layer). It may be something you have done.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の背景となるチツプ形バリス
タの一例を示す構造図解図である。第2図は電極
とバルクとの間の界面にバリアが形成されたこと
を示す等価回路である。第3図は電極形成後に印
加されるパルス電圧の一例を示す。第4図はその
他のチツプ形バリスタの概略断面図である。第5
図はさらにその他のチツプ形バリスタの概略断面
図である。第6図はリングバリスタの概略斜視図
である。 図において、BKはセラミツク体、EL1および
EL2は電極、IEL,IEL1およびIEL2は内部電
極を示す。
FIG. 1 is a structural diagram showing an example of a chip-type varistor, which is the background of the present invention. FIG. 2 is an equivalent circuit showing that a barrier is formed at the interface between the electrode and the bulk. FIG. 3 shows an example of a pulse voltage applied after electrode formation. FIG. 4 is a schematic cross-sectional view of another chip-shaped varistor. Fifth
The figure is a schematic cross-sectional view of another chip-shaped varistor. FIG. 6 is a schematic perspective view of the ring varistor. In the figure, BK is a ceramic body, EL1 and
EL2 is an electrode, and IEL, IEL1 and IEL2 are internal electrodes.

Claims (1)

【特許請求の範囲】 1 (a) チタン酸ストロンチウム系を主体とした
電圧非直線抵抗特性を有する半導体セラミツク
体を準備するステツプ、 (b) 前記半導体セラミツク体に電極を形成するス
テツプ、および (c) 前記電極に所定のパルス電圧を印加して前記
電極と前記半導体セラミツク体との間に形成さ
れたバリアを電気的に破壊するステツプを含
む、 電圧非直線抵抗素子の製造方法。 2 前記ステツプCは、前記電極と半導体セラミ
ツク体との間に形成されるバリアを破壊するに充
分でかつ前記半導体セラミツク体の電圧非直線抵
抗特性は破壊しない電流密度のパルス電圧を印加
するステツプを含む、特許請求の範囲第2項記載
の電圧非直線抵抗素子の製造方法。
[Scope of Claims] 1 (a) Step of preparing a semiconductor ceramic body having voltage non-linear resistance characteristics mainly based on strontium titanate, (b) Step of forming electrodes on the semiconductor ceramic body, and (c) ) A method for manufacturing a voltage nonlinear resistance element, comprising the step of applying a predetermined pulse voltage to the electrode to electrically destroy a barrier formed between the electrode and the semiconductor ceramic body. 2 The step C includes applying a pulse voltage with a current density sufficient to destroy the barrier formed between the electrode and the semiconductor ceramic body, but not destroy the voltage non-linear resistance characteristic of the semiconductor ceramic body. A method for manufacturing a voltage nonlinear resistance element according to claim 2, comprising:
JP59107339A 1984-05-25 1984-05-25 Method of producing voltage nonlinear resistance element Granted JPS60250602A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59107339A JPS60250602A (en) 1984-05-25 1984-05-25 Method of producing voltage nonlinear resistance element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59107339A JPS60250602A (en) 1984-05-25 1984-05-25 Method of producing voltage nonlinear resistance element

Publications (2)

Publication Number Publication Date
JPS60250602A JPS60250602A (en) 1985-12-11
JPH0430722B2 true JPH0430722B2 (en) 1992-05-22

Family

ID=14456544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59107339A Granted JPS60250602A (en) 1984-05-25 1984-05-25 Method of producing voltage nonlinear resistance element

Country Status (1)

Country Link
JP (1) JPS60250602A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2870317B2 (en) * 1992-09-03 1999-03-17 松下電器産業株式会社 Manufacturing method of ceramic porcelain element
US5378667A (en) * 1993-12-10 1995-01-03 Korea Institute Of Science And Technology Intercrystalline semiconductive ceramic capacitor
JP2010028026A (en) * 2008-07-24 2010-02-04 Tdk Corp Method of manufacturing static electricity countermeasure device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57207319A (en) * 1981-06-16 1982-12-20 Matsushita Electric Ind Co Ltd Method of producing composite function element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57207319A (en) * 1981-06-16 1982-12-20 Matsushita Electric Ind Co Ltd Method of producing composite function element

Also Published As

Publication number Publication date
JPS60250602A (en) 1985-12-11

Similar Documents

Publication Publication Date Title
US6260258B1 (en) Method for manufacturing varistor
JPH0316251Y2 (en)
DE102006015723A1 (en) Multilayer chip varistor
JP2006344820A (en) Method of manufacturing ceramic electronic component
JPS6243326B2 (en)
JP3008567B2 (en) Chip type varistor
JPH0430722B2 (en)
JP2757305B2 (en) Chip varistor
JPS62282411A (en) Voltage-dependent nonlinear resistor
JPH0547444Y2 (en)
JP2649081B2 (en) Thick film copper paste
JPH0121526Y2 (en)
JPS6189602A (en) Voltage non-linear resistance element
JP2531023B2 (en) Conductive paste
JP3000660B2 (en) Chip type semiconductor parts
JPS60701A (en) Ormic electrode
JP3348642B2 (en) Manufacturing method of ceramic electronic components
JPH07105719A (en) Conductive paste and resistor element
JPS6322444B2 (en)
JP2504226B2 (en) Stacked Varistor
JPS6181602A (en) Varister
JP4788619B2 (en) Varistor element
JPS6189603A (en) Voltage non-linear resistance element
JPH0370361B2 (en)
JPS5885501A (en) Square varistor

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term