JPH04306980A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ビデオ・プロジェクシ
ョン・システム（以下、ＶＰＳと略す）やハイビジョン
などのワイドな表示装置などを用いて、映像を拡大・投
射するに際し、映画などの字幕の位置を可変できる映像
表示装置に関する。

【０００２】

【従来の技術】近年、ビデオソフト特に映画のソフトが
充実するとともに、テレビの大画面化が定着しつつあり
、今後はさらにＶＰＳを用いたより大画面化へと移行し
ていくものと考えられる。

【０００３】図６はＶＰＳの概略ブロック図を示すもの
である。図中１は、ビデオ信号を輝度信号と色信号に分
離するＹ／Ｃ分離回路、２は輝度信号Ｙを増幅する映像
増幅回路、３は色信号よりＩ・Ｑまたは色差信号へ戻す
色信号復調回路、４はＲＧＢ信号を得るためのマトリク
ス回路、５〜７はＲＧＢの陰極線管（以下ＣＲＴと略す
）、８〜１０はＣＲＴ５〜７の光を集束するレンズ、１
１はビデオ信号より同期信号を得る同期分離回路、１２
は垂直偏向回路、１３は水平偏向と高圧を発生する水平
偏向回路、１４は投射された映像を写し出すスクリーン
である。

【０００４】以上のように構成されたＶＰＳについて、
以下その動作を簡単に説明する。入力されたビデオ信号
は、Ｙ／Ｃ分離回路１に入力され映像信号でも　　輝度
信号成分を表すＹ信号と、色信号成分を表すＣ信号とに
分離され、Ｙ信号は映像増幅回路２を、Ｃ信号は復調す
るため色信号復調回路３を経てそれぞれマトリクス回路
４へ入力され、ＲＧＢの原色信号に変換され、ＣＲＴ５
〜７を駆動する。一方同期関係は　　同期分離回路１１
により映像信号から分離され、一つは垂直偏向回路１２
に入り垂直方向の、もう一つは水平偏向回路１３に入り
水平方向のそれぞれ走査を行うための信号を出力する。 なお、水平偏向回路１３は高圧発生回路も含んでいる。 ＣＲＴ５〜７上に写し出された映像はレンズ８〜１０に
よりスクリーン１４に投射され、大きな映像を再現する
ことになる。

【０００５】さらに画質の向上を図るためにクリアビジ
ョン処理をして水平走査周波数を１５．７５ＫＨｚから
倍速の３１．５ＫＨｚに変換することも考慮している。

【０００６】以上のようなＶＰＳに於いて以下の機能を
有することができる。図７のように通常ＮＴＳＣ方式の
ビデオ信号では　　４：３のアスペクト比になっている
がビデオソースには映画のように上下の欠けたシネマサ
イズなどの映像がある。この様な場合、図８のように　
　たとえば縦方向を一定として横のスクリーンサイズを
可変可能とし、上下の欠けた映像を縦一杯に伸長し、同
比率で横に伸長して上下の欠けのない迫力のある映像を
楽しむことができる機能が考えられている。この伸長の
手段としては、水平・垂直の偏向電流を変える（振幅を
変える）事で可能である。

【０００７】この上下の欠けたビデオソースの種類によ
っては、字幕スーパーが映像部分の外に配置されている
ものがあり、この場合スクリーン一杯に拡大したとき字
幕スーパーが見えなくなってしまう。そこでフィールド
メモリを利用し、字幕スーパーの部分を記憶し遅延させ
て次のフィールドの映像と合成することによって見かけ
上字幕スーパーのみを移動して見ることができる機能も
考えられている。

【０００８】図９は従来例に於ける映像信号処理装置の
ブロックを示すものである。ここでは字幕は白文字がほ
とんどのためＹのみ対応し、図６のＹ／Ｃ分離後に処理
をするものとする。１５はＹ／Ｃ分離回路１により分離
されたＹｉ信号をアナログ／デジタル変換するＡ／Ｄ変
換器、１６はＡ／Ｄ変換された映像データを記憶するフ
ィールドメモリ部（以下メモリ）、１７は各ブロックを
制御するための制御信号発生部、１８はＡ／Ｄ変換され
た映像データのうち字幕部分のみ除去するためのゲート
回路、１９はメモリ１６より遅延して読み出された映像
データの字幕部分のみを取り出すゲート回路、２０は字
幕部分が除去された映像データの有効映像データ部分Ｙ
１に、適当な位置に遅延された字幕データＹ３をスーパ
ーインポーズするための字幕合成部、２１は字幕合成部
２０の出力をラインメモリ等を用いて倍速にするための
走査変換部、２２は合成され倍速変換された映像データ
をデジタル／アナログ変換（以下Ｄ／Ａと略す）するＤ
／Ａ変換器である。２３はクロック発生用のＰＬＬ回路
で、水平同期信号Ｈにロックしたクロック周波数を出力
する。このシステムにおいては、ＣＬＫが１４．３８Ｍ
Ｈｚ（４ｆｓｃ、ｆｓｃ＝３．５７９５４５ＭＨｚ）、
２ＣＬＫがその２倍の２８．６ＭＨｚ（８ｆｓｃ）であ
る。

【０００９】以上のように構成された映像信号処理装置
について、以下その動作について説明する。

【００１０】図１０に動作タイムチャートを示す。これ
に基ずいて説明する。Ｙ／Ｃ分離されたＹｉ信号はＡ／
Ｄ変換器１５でデジタル信号に変換される。ここではサ
ンプリング周波数を４ｆｓｃ、８ビット・２５６階調に
選んでいる。メモリ１６はＦｉＦｏ（ファースト・イン
・ファーストアウト）タイプのフィールドメモリを用い
ている。このメモリ１６は基本の垂直同期信号Ｖに同期
して書き込み、読み出しは映像データの希望する位置に
字幕がくるように遅延時間を考慮して読み出す様にして
いる。このようにして遅延された映像データＹ２は、制
御信号発生部１７で得たゲート信号Ｂにより、ゲート回
路部１９で字幕のみの映像データＹ３を作成し、同様に
映像データＹ０はゲート信号Ａにより、ゲート回路１８
で字幕部分を除去した有効な映像部分のみを有する映像
データＹ１を作成し、それぞれを映像合成回路２０に入
力し映像と字幕をスーパーインポーズする。スーパーイ
ンポーズするに際しては、そのままＭＩＸしても良いし
、見やすくするため、字幕の周辺の映像を沈めるなりカ
ットするなりしても良い。

【００１１】合成された映像データＹ４は、走査変換部
２１に入力され倍速変換される。その動作タイミングチ
ャートを図１１に示す。倍速への変換は、書き込み時に
は１水平周期単位に４ｆｓｃのＣＬＫで書き込み、読み
出し時に１／２の水平周期単位に８ｆｓｃの２ＣＬＫで
読み出すことにより実現でき、読み出しにおいては同じ
データを２度読みしても良いし、クリアビジョンのよう
に現行走査線と補間走査線を交互に読み出しても良い。 クリアビジョン対応時においてはＡ／Ｄ変換器１５、走
査変換部２１、Ｄ／Ａ変換器２２、ＰＬＬ回路２３を除
いた各回路が、補間走査線用にさらに必要となる。

【００１２】合成され倍速に変換された映像データＹ５
は、Ｄ／Ａ変換器２２により字幕の挿入位置の変わって
いる映像信号ＹＯとして得られる。

【００１３】以上の構成により、映像の外にある字幕を
映像内に再配置できる。この場合の字幕は１フィールド
遅れるが時間的に無視できる。

【００１４】

【発明が解決しようとする課題】しかしながら上記の従
来の構成では、シネマサイズなどのアスペクト比の映像
を図８のようにワイドアスペクト比のスクリーンに拡大
した場合、水平・垂直とも振幅が大きくなるため、映像
の拡大と供に、字幕の文字も同様に大きくなってしまい
映像に影響を与えるという課題がある。

【００１５】本発明は、上記課題に鑑み、映像は拡大さ
れても字幕の文字については拡大されないような映像信
号処理装置を提供するものである。

【００１６】

【課題を解決するための手段】上記課題を解決するため
に、本発明の映像信号処理装置は遅延した字幕信号を従
来の走査変換とは独立した走査変換メモリを用い、水平
についてはメモリの読み出しクロックの周波数を高めに
設定して読み出す事により圧縮し、垂直については倍速
変換するための２度書きを止める、または補間走査線を
使わずに現行走査線のみで倍速変換を行う事により実現
できる。

【００１７】

【作用】本発明は上記の構成とすることにより、映像を
拡大されても移動させた字幕信号を従来に比べこの場合
、水平はクロック周波数により任意に、垂直は１／２に
することが出来、映像への影響を少なくすることができ
る。

【００１８】

【実施例】（実施例１）以下、本発明の一実施例につい
て図面を参照しながら説明する。

【００１９】図１は本発明の一実施例に於ける映像信号
処理装置のブロック図を示すものである。図中１５〜２
３までは、従来例と同様であるので省略する。２８はフ
ィールドメモリ１６の読み出し速度を書き込み速度の２
倍とするために必要な倍速制御回路である。

【００２０】以上のように構成された映像信号処理装置
について、図２のタイミングチャートに基ずき動作を説
明する。フィールドメモリ１６は垂直周期単位に初期リ
セットしており、従来は読み出し書き込みともに４ｆｓ
ｃで行なっており、読み出しのリセット位置をずらすこ
とにより遅延させていた。この場合周期は１５．７５Ｋ
Ｈｚである。ここで、読み出し速度のみ２倍の２ＣＬＫ
（８ｆｓｃ）で読み出すと水平周期が１／２でＹ７とし
て読み出される。２倍で読み出されるがフィールドメモ
リであり１フィールド遅延されているためデータの後先
の矛盾は生じない。この遅延して倍速化された映像信号
Ｙ７はゲート回路１９により字幕部分のみ選択され、合
成回路２０に入力される。一方Ａ／Ｄ変換器１５の出力
信号Ｙ０は、ゲート回路１８を通る事により字幕部分の
み削除され、走査変換部２１に入り、倍速映像信号Ｙ６
として出力され、同様に合成回路２０に入力される。こ
の時点で倍速映像信号Ｙ６は１水平周期に対し２度読み
出されており、倍速映像信号Ｙ７は１度だけの読み出し
となっている。従ってこれらを合成すると倍速映像信号
Ｙ７は同じ倍速映像信号Ｙ６に対して、垂直方向に於い
て１／２にすることができる。

【００２１】以上のように本実施例によれば、フィール
ドメモリの読み出し速度を２倍にすることにより垂直方
向の映像幅を半分にすることができる。

【００２２】（実施例２）以下本発明の第２の実施例に
ついて図３を参照しながら説明する。

【００２３】図３に於いて、１５〜２３までは従来例と
同様のため省略する。２４はＰＬＬ回路２３と同様に水
平同期信号Ｈにロックした読み出しクロックを発生する
ＰＬＬ回路で、分周比を変えＰＬＬ回路２３で出力する
クロックよりも高い周波数のクロックを出力するように
構成している。２５はフィールドメモリ１６により遅延
してゲートされた映像信号Ｙ３を倍速に変換する走査変
換回路であり、２６はその出力をＤ／ＡするＤ／Ａ変換
回路、２９は走査変換回路２５の読み出し回路の制御を
するための倍速制御回路で、ＰＬＬ回路２４からの読み
出しクロックは走査変換回路２１より高く、１水平走査
期間のクロック数は決まっているためその関係を保つた
めの制御回路であり、具体的にはメモリのリードイネー
ブルを利用して制御する。２７はＤ／Ａ変換回路２２、
２６でアナログ信号に戻した後字幕信号Ｙ１１を字幕の
抜けた映像信号Ｙ１０と合成する合成回路である。

【００２４】以上のような構成について図４に基ずいて
説明する。走査変換回路２１、Ｄ／Ａ変換回路２２は従
来例と同様である。走査変換回路２５の書き込み側は走
査変換回路２１と同じであるが、読み出し側は走査変換
回路２１より高くしており図４のＹ９のように倍速映像
信号Ｙ６より水平の時間軸が圧縮された形で読み出され
る。ＮＴＳＣ方式の場合、４ｆｓｃと水平同期信号Ｈと
の関係は９１０であり、読み出し側もクロック周波数が
高くなってもこの関係を崩さなければ問題は起きない。 以上のように、従来の形から遅延した字幕映像信号Ｙ３
にも独立した走査変換回路２５を設け、その読み出しク
ロックを高くすることにより、時間軸を圧縮することで
、遅延して抜き出した字幕映像信号Ｙ３の水平方向につ
いても縮小することが可能となる。

【００２５】（実施例３）以下本発明の第３の実施例に
ついて図５を参照しながら説明する。図５において、１
５〜２９までは前述しているので省略する。Ｄ／Ａ変換
回路２２でアナログ信号に戻された映像信号ＹＯは、マ
トリクス回路４に入力され色信号Ｃと演算されＲＧＢ信
号に復調される。２９はＲＧＢ切換え回路で、ブラウン
管上にオンスクリーンするため映像信号とオンスクリー
ン用のＲＧＢ信号との切替えを行なうものである。

【００２６】以上の構成において、図３での合成はあく
まで輝度信号としての処理を行なっていた。よって字幕
信号は元の信号と同じ白い文字として合成される。

【００２７】本構成においては、遅延して走査変換され
た字幕信号はＤ／Ａ変換された後オンスクリーンするた
めのＲＧＢ信号と同じようにＲＧＢ切換え回路３０に入
力することにより着色させることができる。この場合字
幕信号Ｙ１１は一つであり、ＲＧＢ切換え回路２９のＲ
のみに入力すれば赤が、Ｇに入力すれば緑が、ＧとＢに
入力すればシアンが表示でき、組み合わせにより８種類
（黒を含む）の色が再現できるのは言うまでもない。こ
の場合の切換え信号はＤ／Ａ変換回路２６の入力信号の
一部や出力を利用すれば良い。

【００２８】以上のように本実施例によれば合成回路に
ＲＧＢ切換え回路を設け、字幕信号Ｙ１１をオンスクリ
ーン信号入力として利用することにより着色することが
可能となる。

【００２９】

【発明の効果】以上のように本発明によれば、映像を水
平・垂直に拡大しても、映像の中に字幕信号を抜き取っ
て遅延させて合成するに際しても、字幕についてはその
影響を受けずに、相対的には縮小することができ、元の
映像信号への影響を最小限にすることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における映像信号処理装
置のブロック図

【図２】第１の実施例における映像信号処理装置のタイ
ミング図

【図３】本発明の第２の実施例における映像信号処理装
置のブロック図

【図４】第２の実施例における映像信号処理装置のタイ
ミング図

【図５】本発明の第３の実施例における映像信号処理装
置のブロック図

【図６】ＶＰＳのブロック図

【図７】テレビ画面でのシネマサイズの表示例を示す図

【図８】図８を拡大したイメージ図

【図９】従来の映像信号処理装置のブロック図

【図１０
】従来の映像信号処理装置の動作タイミング図

【図１１
】従来の映像信号処理装置の走査変換動作タイミング図

【符号の説明】

２４　　第２のＰＬＬ回路 ２５　　第２の走査変換回路 ２６　　第２のＤ／Ａ変換回路 ２７　　アナログ合成回路 ２８　　フィールドメモリの倍速制御回路２９　　ライ
ンメモリの倍速制御回路 ３０　　ＲＧＢ切換え回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】　　テレビジョン信号をアナログ−デジタ
   ル変換するＡ／Ｄ変換手段と、Ａ／Ｄ変換された第１の
   映像信号をラインメモリを用いて水平周波数の２倍に変
   換して第２の映像信号を得る走査変換手段と、前記Ａ／
   Ｄ変換された第１の映像信号を、フィールドメモリを用
   いて水平周波数の２倍で読み出すとともに遅延させて第
   ３の映像信号を得るための遅延手段と前記遅延手段によ
   る遅延量を制御する制御手段と、前記遅延手段の読み出
   し速度を書き込みの２倍で行なうための倍速制御手段と
   、前記各メモリの書き込み及び読み出しのクロックを、
   水平周波数にロックしたクロック周波数で発生するクロ
   ック発生手段と、前記第２の映像信号と第３の映像信号
   を合成する合成手段と、前記合成された映像信号をデジ
   タル−アナログ変換するＤ／Ａ手段変換を有し、遅延さ
   せた第３の映像信号の垂直振幅を、第２の映像信号の１
   ／２にしたことを特徴とする映像信号処理装置。
2. 【請求項２】　　テレビジョン信号をアナログ−デジタ
   ル変換するＡ／Ｄ変換手段と、Ａ／Ｄ変換された第１の
   映像信号をラインメモリを用いて水平周波数の２倍に変
   換して第２の映像信号を得る第１の走査変換手段と、第
   １の走査変換手段を実現するために必要なメモリの書き
   込み及び読み出しのクロックを、水平周波数にロックし
   たクロック周波数で発生する第１のクロック発生手段と
   、前記第２の映像信号をデジタル−アナログ変換する第
   １のＤ／Ａ変換手段と、前記第１の映像信号を、フィー
   ルドメモリを用いて任意に遅延させて第３の映像信号を
   得る遅延手段と、第３の映像信号をラインメモリを用い
   て水平周波数の２倍に変換し、且つ第１の走査変換手段
   に比べ読み出し速度を早くした第４の映像信号を得る第
   ２の走査変換手段と、第４の映像信号をデジタル−アナ
   ログ変換する第２のＤ／Ａ変換手段と、前記第２の走査
   変換用メモリの読み出しのクロックを、水平周波数にロ
   ックし、且つ前記第１のクロック発生手段より高い周波
   数で発生させる第２のクロック発生手段と、前記遅延手
   段の読み出し速度を書き込みの２倍で行なうための倍速
   制御手段と、第１、第２のＤ／Ａ変換手段の各々の出力
   信号を、合成するための合成手段を有し、走査変換され
   た第４の映像信号が水平周期で第２の映像信号に比べ圧
   縮されることを特徴とした映像信号処理装置。
3. 【請求項３】第１のＤ／Ａ変換手段の出力を輝度信号と
   し、色信号とのマトリクスを行ないＲＧＢに復調する復
   調手段と、この復調手段からのＲＧＢ出力信号と第２の
   Ｄ／Ａ変換手段からの出力信号をＲＧＢ信号と見なして
   それぞれを切り替えるＲＧＢ切換え手段を有し、遅延し
   て水平が圧縮された第４の映像信号と、走査変換された
   第２の映像信号を合成するに際して、第４の映像信号に
   着色するようにしたことを特徴とする請求項２記載の映
   像信号処理装置。
4. 【請求項４】遅延させた映像信号の水平と垂直をともに
   圧縮するようにしたことを特徴とする請求項１または請
   求項２記載の映像信号処理装置。
5. 【請求項５】第２のクロック発生手段のクロックを映像
   信号のアスペクト比に応じて可変するようにしたことを
   特徴とする請求項３記載の映像信号処理装置。