JPH04306593A - 放電灯点灯装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、放電灯の点灯開始時に
発生するイグニッションノイズによるスイッチング素子
の破壊を防止した放電灯点灯装置に関する。

【０００２】

【従来の技術】一般に映写機用の光源或いは内視鏡の光
源としてキセノンランプ等の放電灯が広く用いられてい
る。これらのキセノンランプの点灯装置は、一般的には
直流で、定電流を制御しながら点灯させるようにしてい
る。このようなキセノンランプの点灯装置のランプ点灯
動作の駆動方式としては、特開平２−１１７１００号公
報に示されるように、２つ以上のスイッチング素子を用
いたハーフブリッジ式の駆動方式が提案されている。

【０００３】このような点灯装置に於いては放電灯の点
灯開始時にイグニッションノイズが発生する。このイグ
ニッションノイズにより点灯動作以外の制御を行うＣＰ
Ｕ及び周辺装置が暴走したり破壊したりする。このよう
な誤動作等を起こすと、特に、医療機器の場合には術者
及び患者に対する安全が損なわれる虞がある。また、部
品が破壊されると同様に術者及び患者に対する安全が損
なわれるばかりでなく装置自体の機能が停止してしまう
という問題が発生する。

【０００４】このような不具合を防止するために、特開
昭６２−１９７０３１号公報に示されるように、点灯装
置への入力電圧、放電灯電圧、イグナイタ電圧のいずれ
かを検出して異常電圧を検出した際点灯動作を禁止する
という放電灯点灯装置が提案されている。また、特開昭
６２−１９７０３０号公報に示されるように、点灯動作
後、一定時間経過した後に放電灯点灯回路以外の回路の
電源をオンするようにしたものが提案されている。

【０００５】

【発明が解決しようとする課題】しかしながら、上述の
従来例では放電灯点灯回路以外の回路の誤動作及び部品
破壊等は防止できるが、放電灯点灯回路内での部品破壊
に関しては考慮されていない。例えば、図示しない２つ
のスイッチング素子Ｑ１及びＱ２を用いたハーフブリッ
ジ式駆動の放電灯点灯装置に於いては、図９（ａ）に示
すように、正常動作時には、イグニッションノイズが放
電灯点灯回路内に発生しても前記の図示しないスイッチ
ング素子Ｑ１及びＱ２は正常に制御されるが、図９（ｂ
）に示すように、イグニッションノイズによりこのスイ
ッチング素子Ｑ１及びＱ２がともに開状態になると、ス
イッチング素子Ｑ１及びＱ２内を過電流２０Ａが流れ（
この場合、スイッチング素子Ｑ１及びＱ２の最大許容電
流を１５Ａとする）スイッチング素子Ｑ１及びＱ２が破
壊する虞がある。

【０００６】本発明は、上記事情に鑑みてなされたもの
であり、放電灯の点灯開始時のイグニッションノイズに
よるスイッチング素子の破壊を防止できる放電灯点灯装
置を提供することを目的としている。

【０００７】

【課題を解決するための手段】本発明の放電灯点灯装置
は、少なくとも、２つ以上のスイッチング素子と、放電
灯を点灯する際に高電圧を発生させる高電圧発生手段と
、前記スイッチング素子を交互に開閉させることにより
出力を制御する制御手段とを有する放電灯点灯装置に於
いて、前記放電灯の点灯動作初期に前記スイッチング素
子に流れる電流を制限する電流制限手段を設けている。

【０００８】

【作　　用】放電灯の点灯動作初期に一定期間スイッチ
ング素子に流れる電流を制限する。

【０００９】

【実施例】以下、図面を参照しながら本発明の実施例に
ついて述べる。

【００１０】図１ないし図３は本発明の第１実施例に係
わり、図１はキセノンランプ点灯装置の回路構成を示す
回路構成図、図２はトランジスタの電流波形を示すタイ
ミング図、図３はキセノンランプ点灯装置の外装の外観
を示す外観図である。

【００１１】図１に示すように、キセノンランプ点灯装
置１の回路として、２つ以上のスイッチング素子を交互
に開閉する回路、例えば、ハーフブリッジ方式の回路を
示す。

【００１２】１次入力（例えば、１００Ｖ／５０Ｈｚ）
がダイオードブリッジＤＢ１と重畳電圧用トランスＴ２
の１次側に接続されている。前記ダイオードブリッジＤ
Ｂ１の出力は平滑回路６のコンデンサＣ１、Ｃ２，Ｃ３
、Ｃ４に接続されている。

【００１３】前記平滑回路６のコンデンサＣ１、Ｃ２と
並列にトランジスタＱ１、抵抗Ｒ１がインバータトラン
スＴ１の１次側を介して接続されている。同様に、前記
平滑回路６のコンデンサＣ３、Ｃ４と並列にトランジス
タＱ２、抵抗２がインバータトランスＴ１の１次側を介
して接続されている。また、前記抵抗Ｒ１及びＲ２は、
前記トランジスタＱ１及びＱ２の過電流を制限するため
のものであり、前記トランジスタＱ１の過電流制限を解
除するためのリレーＲＹ１が抵抗Ｒ１に並列に、また、
前記トランジスタＱ２の過電流制限を解除するためのリ
レーＲＹ２が抵抗Ｒ２に並列に接続されている。

【００１４】前記インバータトランスＴ１の２次側の出
力は、整流ダイオードＤ２、Ｄ３とチョークコイルＬ１
を介して直流電流をキセノンランプ４に供給できるよう
に接続されている。また、前記キセノンランプ４には、
並列に前記インバータトランスＴ１の２次側の出力の整
流用にコンデンサＣ５が接続され、さらに、並列に前記
キセノンランプ４を点灯させる際にこのキセノンランプ
４を初期放電させるエネルギーを供給する重畳回路を構
成するＲ５及びＣ６とが接続されている。尚、前記キセ
ノンランプ４のマイナス側は、このキセノンランプ４に
高圧を印加するトリガーコイルＴ３とキセノンランプ電
流検出用の抵抗Ｒ６を介して２次回路のアース（ＧＮＤ
）に接続されている。

【００１５】重畳電圧用トランスＴ２の２次側の出力は
、整流ダイオードＤ１を介して前記重畳回路を構成する
抵抗Ｒ５及びコンデンサＣ６にエネルギを供給できるよ
うにしている。

【００１６】ランプ点灯スイッチＳＷ１により、前記ト
リガーコイルＴ３に高圧を発生させる高圧発生装置５は
、同時に遅延回路７に信号を出力し、この遅延回路７は
、この信号に基づいて、前記リレーＲＹ１及びＲＹ２の
開閉を行うドライブ回路３を制御する遅延信号を生成で
きるようになっている。また、前記高圧発生装置５によ
り、前記キセノンランプ４が点灯を開始すると、コント
ロールＩＣ２は、前記キセノンランプ電流検出用の抵抗
Ｒ６からの検出信号に基づいて前記トランジスタＱ１及
びＱ２を、例えば、パルス幅制御により制御することが
できるようになっている。尚、前記コントロールＩＣ２
は制御信号の駆動電流を制限するために、抵抗Ｒ３及び
Ｒ４を介して前記トランジスタＱ１及びＱ２に接続され
ている。

【００１７】このように構成されたキセノンランプ点灯
装置１は、ダイオードブリッジＤＢ１により入力（１０
０Ｖ／５０Ｈｚ）が整流され平滑回路６に直流電圧が充
電される。また、重畳電圧用トランスＴ２及び整流ダイ
オードＤ１により重畳エネルギが重畳回路を構成する抵
抗Ｒ５及びコンデンサＣ６に充電される。この状態でラ
ンプ点灯スイッチＳＷ１がオンされると高圧発生装置５
及びトリガーコイルＴ３によりキセノンランプ４は放電
を開始する。

【００１８】図２に示すように、キセノンランプ４は、
放電初期に於いては重畳回路を構成する抵抗Ｒ５及びコ
ンデンサＣ６のエネルギ（例えば、１５０Ｖ／４０Ａ）
で放電しその後インバータトランスＴ２からの供給に切
り替わる。その後キセノンランプ４は、コントロールＩ
Ｃ２により制御されるトランジスタＱ１及びＱ２により
定電流制御（１５Ｖ／１８Ａ）で点灯を維持する。初期
状態でリレーＲＹ１及びＲＹ２はスイッチ開状態になっ
ていて、トランジスタＱ１及びＱ２は抵抗Ｒ１及びＲ２
により電流制限を受け、次に遅延回路７及びドライブ回
路３により、一定時間（例えば、ランプ電流が２０Ａに
なるまでの時間）ｔ１経過後にリレーＲＹ１及びＲＹ２
をスイッチ閉状態にしトランジスタＱ１及びＱ２の抵抗
Ｒ１及びＲ２による電流制限が解除される。

【００１９】従って、イグニッションノイズによりコン
トロールＩＣ２が誤動作してトランジスタＱ１及びＱ２
が同時に開状態になっても、トランジスタＱ１及びＱ２
に流れる電流は抵抗Ｒ１及びＲ２により制限されるので
、トランジスタＱ１及びＱ２は保護される。ここで、抵
抗Ｒ１及びＲ２の値は、トランジスタＱ１及びＱ２の最
大許容電流を越えないように設定されていて、例えば、
この場合トランジスタＱ１及びＱ２の最大許容電流が１
５Ａならば、１２Ａを越えないように設定されている。

【００２０】尚、イグニッションノイズによるキセノン
ランプ点灯装置からの電磁輻射ノイズの遮断の方法とし
ては、例えば、図３に示すようなシールドケース１０と
底板２０によりキセノンランプ点灯装置全体を覆う方法
がある。前記シールドケース１０は、正面壁１０ａの正
面下側縁部１４が外方に向けて直角に折り曲げられてい
て、さらに、左面壁１０ｂの左面下側縁部１２及び１３
が外方に向けて直角に折り曲げられている。この右面下
側縁部１２は前記底板２０と図示しないネジ等で固定す
るための穴が設けられている。図３の拡大部分が示すよ
うに、前記正面下側縁部１４及び前記左面下側縁部１３
は、下側に板バネ１４ａ及び１３ａが前記シールドケー
ス１０と一体的に設けられていて、さらに複数の切り込
みが設けられて弾性を有している。前記底板２０は、電
位がアースに落とされるアースパターン１１が設けられ
ていて、左面下側縁部１２を前記底板２０に図示しない
ネジ等で固定することにより、前記正面下側縁部１４及
び前記左面下側縁部１３が弾性を有しているので前記ア
ースパターン１１と確実に接触でき、その結果、前記シ
ールドケース１０と前記底板２０が電気的かつ機械的に
接続できるようになっている。尚、図示しない後面壁の
後面下側縁部が正面下側縁部１４と同様に外方に向けて
直角に折り曲げら、図示しない右面壁の右面下側縁部が
左面下側縁部１２及び１３と同様に外方に向けて直角に
折り曲げられていて、対応する各下側縁部は同じ構造に
なっている。

【００２１】図４は第２実施例に係るキセノンランプ点
灯装置の回路構成を示す回路構成図である。

【００２２】上記第１実施例ではトランジスタの電流制
限を行う期間を設定する手段として遅延回路７を用いた
が、図４に示すように、この第２実施例ではトランジス
タの電流制限を行う期間を設定する手段として、キセノ
ンランプ電流検出用の抵抗Ｒ６からの検出信号に基づい
て、コンパレータ８により回路電圧＋Ｖｃｃを抵抗Ｒ７
及びＲ８で分圧して得た基準電圧と比較して、キセノン
ランプ電流が例えば、２０Ａになると前記コンパレータ
８はドライブ回路３に対してリレーＲＹ１及びＲＹ２を
スイッチ閉状態にしトランジスタＱ１及びＱ２の電流制
限が解除されるようにしたものである。尚、電流制限が
解除のためのキセノンランプ電流を２０Ａとしたが、３
０Ａとしても良い。

【００２３】その他は上記第１実施例と同様の構成であ
り、その説明は省略する。

【００２４】図５は第３実施例に係るキセノンランプ点
灯装置の回路構成を示す回路構成図である。

【００２５】上記第１実施例ではトランジスタの電流制
限手段として抵抗Ｒ１、Ｒ２及びリレーＲＹ１、ＲＹ２
、ドライブ回路３、遅延回路７を用いて構成したが、こ
の第３実施例ではトランジスタの電流制限手段として、
パワーサーミスタＴＨ１及びＴＨ２を用いたものである
。このパワーサーミスタＴＨ１及びＴＨ２は通電初期時
は高抵抗を示し、通電により自ら発熱することにより低
抵抗になるという特性を有している。

【００２６】このような特性を有する前記パワーサーミ
スタＴＨ１及びＴＨ２を用いたキセノンランプ点灯装置
１は、ランプ点灯スイッチＳＷ１がオンした直後は前記
パワーサーミスタＴＨ１及びＴＨ２の抵抗値は大きく、
イグニッションノイズによりコントロールＩＣ２が誤動
作しても過電流は抑制されトランジスタＱ１及びＱ２は
保護され、キセノンランプ４にある程度電流が流れるこ
とにより前記パワーサーミスタＴＨ１及びＴＨ２は自ら
発熱しその抵抗値は小さくなり通常の点灯動作は正常に
行われる。

【００２７】このように第３実施例によれば、２つのパ
ワーサーミスタを用いることにより第１実施例と同様な
効果を得ることができ低コスト化及び組立等の作業性を
高めることができる。その他の構成及び作用、効果は第
１実施例と同じである。

【００２８】図６及び図７は本発明の第４実施例に係わ
り、図６はキセノンランプ点灯装置の回路構成を示す回
路構成図、図７はトランジスタの電流波形を示すタイミ
ング図である。

【００２９】上記第１実施例ではトランジスタの電流制
限手段として抵抗Ｒ１、Ｒ２及びリレーＲＹ１、ＲＹ２
、ドライブ回路３を用いて構成したが、この第４実施例
ではトランジスタの電流制限手段として、図６に示すよ
うに、リセット回路９を用いてコントロールＩＣ２をリ
セットしトランジスタＱ１及びＱ２の通電制御を停止す
ることにより電流制限を行うものである。即ち、図７に
示すように、このリセット回路９は初期状態ではコント
ロールＩＣ２に対してリセットし前記トランジスタＱ１
及びＱ２による通電制御を停止し、ランプ点灯スイッチ
ＳＷ１がオンされ、遅延回路７による一定時間（例えば
、ランプ電流が２０Ａになるまでの時間）ｔ１経過後の
遅延信号により前記リセット回路９は前記コントロール
ＩＣ２に対してリセットを解除し、前記トランジスタＱ
１及びＱ２による通常の制御を行うものである。その他
の構成及び作用は第１実施例と同じである。

【００３０】このようなキセノンランプ点灯装置１では
、コントロールＩＣ２が誤動作する可能性のあるランプ
点灯スイッチＳＷ１のオン時直後は、トランジスタＱ１
及びＱ２は動作を停止しているのでトランジスタＱ１及
びＱ２内に通電することはなく、従って、トランジスタ
Ｑ１及びＱ２は保護される。

【００３１】図８は本発明の第５実施例に係るキセノン
ランプ点灯装置の回路構成を示す回路構成図である。

【００３２】第５実施例は上記第４実施例の変形例であ
り、上記第４実施例ではトランジスタの通電制御を停止
することによる電流制限期間を設定する手段として遅延
回路７を用いたが、図８に示すように、この第５実施例
ではトランジスタの電流制限を行う期間を設定する手段
として、キセノンランプ電流検出用の抵抗Ｒ６からの検
出信号に基づいて、コンパレータ８により回路電圧＋Ｖ
ｃｃを抵抗Ｒ７及びＲ８で分圧した基準電圧と比較して
、キセノンランプ電流が例えば、２０Ａになると前記コ
ンパレータ８出力によりはリセット回路９はコントロー
ルＩＣに対してリセットを解除しトランジスタＱ１及び
Ｑ２の通電制御を停止することによる電流制限が解除さ
れるようにしたものである。尚、電流制限が解除のため
のキセノンランプ電流を２０Ａとしたが、３０Ａとして
も良い。

【００３３】その他は上記第４実施例と同様の構成であ
り、その説明は省略する。

【００３４】

【発明の効果】以上説明したように本発明によれば、　
　本発明の放電灯点灯装置は、少なくとも、２つ以上の
スイッチング素子と、放電灯を点灯する際に高電圧を発
生させる高電圧発生手段と、前記スイッチング素子を交
互に開閉させることにより出力を制御する制御手段とを
有する放電灯点灯装置に於いて、前記放電灯の点灯動作
初期に前記スイッチング素子に流れる電流を制限する電
流制限手段を設けているので、放電灯の点灯動作初期に
一定期間スイッチング素子に流れる電流を制限すること
ができ、放電灯の点灯開始時のイグニッションノイズに
よるスイッチング素子の破壊を防止できる。

【図面の簡単な説明】

【図１】　　第１実施例に係るキセノンランプ点灯装置
の回路構成を示す回路構成図である。

【図２】　　第１実施例に係るトランジスタの電流波形
を示すタイミング図である。

【図３】　　第１実施例に係る図３はキセノンランプ点
灯装置の外装の外観を示す外観図である。

【図４】　　第２実施例に係るキセノンランプ点灯装置
の回路構成を示す回路構成図である。

【図５】　　第３実施例に係るキセノンランプ点灯装置
の回路構成を示す回路構成図である。

【図６】　　第４実施例に係るキセノンランプ点灯装置
の回路構成を示す回路構成図である。

【図７】　　第４実施例に係る図７はトランジスタの電
流波形を示すタイミング図である。

【図８】　　第５実施例に係るキセノンランプ点灯装置
の回路構成を示す回路構成図である。

【図９】　　従来例に係る図７はトランジスタの電流波
形を示すタイミング図である。

【符号の説明】

Ｑ１…トランジスタ Ｑ２…トランジスタ ２…コントロールＩＣ ３…ドライブ回路 ４…キセノンランプ ５…高圧発生装置 ７…遅延回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　少なくとも、２つ以上のスイッチング
   素子と、放電灯を点灯する際に高電圧を発生させる高電
   圧発生手段と、前記スイッチング素子を交互に開閉させ
   ることにより出力を制御する制御手段とを有する放電灯
   点灯装置に於いて、前記放電灯の点灯動作初期に前記ス
   イッチング素子に流れる電流を制限する電流制限手段を
   設けたことを特徴とする放電灯点灯装置。