JPH04305937A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04305937A JPH04305937A JP12799991A JP12799991A JPH04305937A JP H04305937 A JPH04305937 A JP H04305937A JP 12799991 A JP12799991 A JP 12799991A JP 12799991 A JP12799991 A JP 12799991A JP H04305937 A JPH04305937 A JP H04305937A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor element
- junction
- conductivity type
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 230000000903 blocking effect Effects 0.000 claims description 28
- 239000004020 conductor Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 11
- 239000002344 surface layer Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 230000002159 abnormal effect Effects 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 210000004899 c-terminal region Anatomy 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子の過電圧保
護用の定電圧ダイオードを半導体素子と同一半導体素体
に内蔵した、例えば高速ダイオード， バイポーラトラ
ンジスタ， ＭＯＳＦＥＴ， ＩＧＢＴ， サイリスタ
などの半導体装置およびその製造方法に関する。
護用の定電圧ダイオードを半導体素子と同一半導体素体
に内蔵した、例えば高速ダイオード， バイポーラトラ
ンジスタ， ＭＯＳＦＥＴ， ＩＧＢＴ， サイリスタ
などの半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】半導体素子を回路に接続する場合、回路
に発生する異常電圧から保護することは半導体装置の信
頼性の向上のために重要である。一例として、パワート
ランジスタを、例えば自動車の電子点火装置等の誘導性
負荷の電流をスイッチングする素子として使用する時、
この誘導性負荷からサージ電圧が発生することがあり、
その電圧がパワートランジスタの阻止電圧を超えると二
次降伏を生じ、劣化， 破壊に至らせることがある。こ
れを防止する目的でトランジスタのベース・コレクタ間
またはエミッタ・コレクタ間に定電圧ダイオードを接続
し、これによりサージ電圧を吸収することが行われる。 この定電圧ダイオードは、半導体装置の小型化， 部品
点数の削減などの観点からトランジスタと同一半導体素
体内に形成されることが望まれる。
に発生する異常電圧から保護することは半導体装置の信
頼性の向上のために重要である。一例として、パワート
ランジスタを、例えば自動車の電子点火装置等の誘導性
負荷の電流をスイッチングする素子として使用する時、
この誘導性負荷からサージ電圧が発生することがあり、
その電圧がパワートランジスタの阻止電圧を超えると二
次降伏を生じ、劣化， 破壊に至らせることがある。こ
れを防止する目的でトランジスタのベース・コレクタ間
またはエミッタ・コレクタ間に定電圧ダイオードを接続
し、これによりサージ電圧を吸収することが行われる。 この定電圧ダイオードは、半導体装置の小型化， 部品
点数の削減などの観点からトランジスタと同一半導体素
体内に形成されることが望まれる。
【０００３】図２の等価回路に示すような定電圧ダイオ
ード２１とトランジスタ２２と同一素体内に内蔵する従
来の方法としては、図３に示すように一側にｎ＋＋コン
タクト層２を備えたｎ− 高比抵抗コレクタ層１の一部
に厚さＷＺ の部分が生ずるようにｐ＋ ベース領域３
の一部に深い領域３１を設けて、図に記号を書き入れて
示したように所定の降伏電圧を有する定電圧ダイオード
２１を形成する方法がよく知られている。トランジスタ
はｐ＋ ベース領域３中にｎ＋＋エミッタ領域４を設け
ることにより形成され、ｎ＋＋コンタクト層２をコレク
タ端子Ｃに接続し、酸化膜５の開口部でベース領域３に
接触するベース電極６をベース端子Ｂに、エミッタ領域
４に接触するエミッタ電極７をエミッタ端子Ｅに接続す
る。別の方法は、例えば特公昭６１−３６３８６ 号公
報、特公平１−３８３７９ 号公報などに記載されてい
る方法で、図４に示すようにｎ− 層１にｐ＋ ベース
領域３に接し、ｎ− 層１より高不純物濃度のｎ＋ 領
域１１を設け、ｎ＋ 領域３，ｎ＋ 領域１１によって
定電圧ダイオード２１を形成するものである。いずれの
方法でも、トランジスタ部のコレクタとダイオード部の
カソードは同一基板中で連結されており、トランジスタ
部のベースとダイオードのアノードは共通である。
ード２１とトランジスタ２２と同一素体内に内蔵する従
来の方法としては、図３に示すように一側にｎ＋＋コン
タクト層２を備えたｎ− 高比抵抗コレクタ層１の一部
に厚さＷＺ の部分が生ずるようにｐ＋ ベース領域３
の一部に深い領域３１を設けて、図に記号を書き入れて
示したように所定の降伏電圧を有する定電圧ダイオード
２１を形成する方法がよく知られている。トランジスタ
はｐ＋ ベース領域３中にｎ＋＋エミッタ領域４を設け
ることにより形成され、ｎ＋＋コンタクト層２をコレク
タ端子Ｃに接続し、酸化膜５の開口部でベース領域３に
接触するベース電極６をベース端子Ｂに、エミッタ領域
４に接触するエミッタ電極７をエミッタ端子Ｅに接続す
る。別の方法は、例えば特公昭６１−３６３８６ 号公
報、特公平１−３８３７９ 号公報などに記載されてい
る方法で、図４に示すようにｎ− 層１にｐ＋ ベース
領域３に接し、ｎ− 層１より高不純物濃度のｎ＋ 領
域１１を設け、ｎ＋ 領域３，ｎ＋ 領域１１によって
定電圧ダイオード２１を形成するものである。いずれの
方法でも、トランジスタ部のコレクタとダイオード部の
カソードは同一基板中で連結されており、トランジスタ
部のベースとダイオードのアノードは共通である。
【０００４】
【発明が解決しようとする課題】トランジスタを保護す
るために内蔵される定電圧ダイオードの降伏電圧ＶＺ
は、トランジスタのコレクタ・ベース間耐圧ＶＣＢＯ
より小さくなければならない。すなわち、電流電圧特性
では図５に示すような関係になければならない。もし、
トランジスタの耐圧が内部欠陥や表面異常などにより低
下し、図６に示すようにＶＣＢＯ ＜ＶＺ となった場
合、異常サージ電圧はトランジスタに印加されてしまい
、初期の目的である主電圧ダイオードの保護がなされず
、装置の信頼性低下を招くという問題があった。しかし
、図３あるいは図４に示す構造では、Ｂ端子とＣ端子と
の間に電圧印加しても、ＶＺ あるいはＶＣＢＯ の低
い方の電圧で大きな逆電流が流れるため、ＶＣＢＯ と
ＶＺ との相互関係を判定することは困難である。
るために内蔵される定電圧ダイオードの降伏電圧ＶＺ
は、トランジスタのコレクタ・ベース間耐圧ＶＣＢＯ
より小さくなければならない。すなわち、電流電圧特性
では図５に示すような関係になければならない。もし、
トランジスタの耐圧が内部欠陥や表面異常などにより低
下し、図６に示すようにＶＣＢＯ ＜ＶＺ となった場
合、異常サージ電圧はトランジスタに印加されてしまい
、初期の目的である主電圧ダイオードの保護がなされず
、装置の信頼性低下を招くという問題があった。しかし
、図３あるいは図４に示す構造では、Ｂ端子とＣ端子と
の間に電圧印加しても、ＶＺ あるいはＶＣＢＯ の低
い方の電圧で大きな逆電流が流れるため、ＶＣＢＯ と
ＶＺ との相互関係を判定することは困難である。
【０００５】本発明の目的は、内蔵された保護用定電圧
ダイオードの逆阻止電圧と半導体素子の逆阻止電圧を別
個に測定して、定電圧ダイオードにより半導体素子を異
常電圧から保護することができることを確認できる半導
体装置およびその製造方法を提供することにある。
ダイオードの逆阻止電圧と半導体素子の逆阻止電圧を別
個に測定して、定電圧ダイオードにより半導体素子を異
常電圧から保護することができることを確認できる半導
体装置およびその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、同一半導体素体内に半導体素子とその
ＰＮ接合の逆阻止電圧よりも低い逆阻止電圧を有する定
電圧ダイオードが形成され、半導体素子と定電圧ダイオ
ードがＰＮ接合の極性を同一方向にして並列に接続され
る半導体装置において、半導体素子および定電圧ダイオ
ードのＰＮ接合を形成する一方の導電型の領域は共通で
あり、他方の導電型の領域は分離して設けられてそれぞ
れに接触する電極が狭い間隔を介して半導体素体の同一
表面上に隣接し、その隣接する電極の双方にそれらの間
の間隔をまたいで一つの導体が接続されたものとする。 あるいは、同一半導体素体内に半導体素子とそのＰＮ接
合の逆阻止電圧よりも低い逆阻止電圧を有する定電圧ダ
イオードが形成され、半導体素子と定電圧ダイオードが
ＰＮ接合の極性を同一方向にして並列に接続される半導
体装置において、定電圧ダイオードのＰＮ接合を形成す
る一方の導電型の領域は半導体素子のＰＮ接合を形成す
る一方の導電型の領域中に形成されたそれより不純物濃
度の高い領域であり、それらの一方の導電型の領域とそ
れぞれＰＮ接合を形成する他方の導電型の領域は分離し
て設けられてそれぞれに接触する電極が狭い間隔を介し
て半導体素体の同一表面上に隣接し、その隣接する電極
の双方にそれらの間の間隔をまたいで一つの導体が接続
されたものとする。そして、いずれの半導体装置におい
ても、隣接する電極の双方に接続される導体が導線であ
り、その端部が両電極に接触することが有効である。そ
して、半導体素子がトランジスタであり、そのＰＮ接合
を形成する一方の導電型の領域がコレクタ領域、他方の
導電型の領域がベース領域であることが有効である。ま
た、上記の半導体装置の製造方法として、一つの半導体
素体内の一方の導電型の第一領域と他方の導電型の第二
領域とにより半導体素子のＰＮ接合を形成し、第一領域
と第二領域から分離して狭い間隔を介して設けられた他
方の導電型の第三領域とにより定電圧ダイオードのＰＮ
接合を形成し、第一， 第二および第三領域にそれぞれ
接触する第一， 第二および第三電極を設け、第一，
第二電極間および第一， 第三電極間にそれぞれ電圧を
印加して半導体素子および定電圧ダイオードの逆阻止電
圧を測定し、半導体素子の逆阻止電圧が定電圧ダイオー
ドの逆阻止電圧より高い場合に第二電極および第三電極
にそれらの間の間隔をまたいで一つの導体を共通に接続
するものとする。あるいは、一つの半導体素体内の一方
の導電型の第一領域とその表面層内に選択的に設けられ
た他方の導電型の第二領域とにより半導体素子のＰＮ接
合を形成し、第二領域から分離して狭い間隔を介して設
けられた他方の導電型の第三領域とその第三領域に接す
る第一領域の表面層に設けられ、第一領域と同一導電型
でそれより不純物濃度の高い第四領域とにより定電圧ダ
イオードのＰＮ接合を形成し、第一， 第二および第三
領域にそれぞれ接触する第一， 第二および第三電極を
設け、第一， 第二電極間および第一， 第三電極間に
それぞれ電圧を印加して半導体素子および定電圧ダイオ
ードの逆阻止電圧を測定し、半導体素子の逆阻止電圧が
定電圧ダイオードの逆阻止電圧より高い場合に第二電極
および第三電極にそれらの間の間隔をまたいで一つの導
体を共通に接続するものとする。
めに、本発明は、同一半導体素体内に半導体素子とその
ＰＮ接合の逆阻止電圧よりも低い逆阻止電圧を有する定
電圧ダイオードが形成され、半導体素子と定電圧ダイオ
ードがＰＮ接合の極性を同一方向にして並列に接続され
る半導体装置において、半導体素子および定電圧ダイオ
ードのＰＮ接合を形成する一方の導電型の領域は共通で
あり、他方の導電型の領域は分離して設けられてそれぞ
れに接触する電極が狭い間隔を介して半導体素体の同一
表面上に隣接し、その隣接する電極の双方にそれらの間
の間隔をまたいで一つの導体が接続されたものとする。 あるいは、同一半導体素体内に半導体素子とそのＰＮ接
合の逆阻止電圧よりも低い逆阻止電圧を有する定電圧ダ
イオードが形成され、半導体素子と定電圧ダイオードが
ＰＮ接合の極性を同一方向にして並列に接続される半導
体装置において、定電圧ダイオードのＰＮ接合を形成す
る一方の導電型の領域は半導体素子のＰＮ接合を形成す
る一方の導電型の領域中に形成されたそれより不純物濃
度の高い領域であり、それらの一方の導電型の領域とそ
れぞれＰＮ接合を形成する他方の導電型の領域は分離し
て設けられてそれぞれに接触する電極が狭い間隔を介し
て半導体素体の同一表面上に隣接し、その隣接する電極
の双方にそれらの間の間隔をまたいで一つの導体が接続
されたものとする。そして、いずれの半導体装置におい
ても、隣接する電極の双方に接続される導体が導線であ
り、その端部が両電極に接触することが有効である。そ
して、半導体素子がトランジスタであり、そのＰＮ接合
を形成する一方の導電型の領域がコレクタ領域、他方の
導電型の領域がベース領域であることが有効である。ま
た、上記の半導体装置の製造方法として、一つの半導体
素体内の一方の導電型の第一領域と他方の導電型の第二
領域とにより半導体素子のＰＮ接合を形成し、第一領域
と第二領域から分離して狭い間隔を介して設けられた他
方の導電型の第三領域とにより定電圧ダイオードのＰＮ
接合を形成し、第一， 第二および第三領域にそれぞれ
接触する第一， 第二および第三電極を設け、第一，
第二電極間および第一， 第三電極間にそれぞれ電圧を
印加して半導体素子および定電圧ダイオードの逆阻止電
圧を測定し、半導体素子の逆阻止電圧が定電圧ダイオー
ドの逆阻止電圧より高い場合に第二電極および第三電極
にそれらの間の間隔をまたいで一つの導体を共通に接続
するものとする。あるいは、一つの半導体素体内の一方
の導電型の第一領域とその表面層内に選択的に設けられ
た他方の導電型の第二領域とにより半導体素子のＰＮ接
合を形成し、第二領域から分離して狭い間隔を介して設
けられた他方の導電型の第三領域とその第三領域に接す
る第一領域の表面層に設けられ、第一領域と同一導電型
でそれより不純物濃度の高い第四領域とにより定電圧ダ
イオードのＰＮ接合を形成し、第一， 第二および第三
領域にそれぞれ接触する第一， 第二および第三電極を
設け、第一， 第二電極間および第一， 第三電極間に
それぞれ電圧を印加して半導体素子および定電圧ダイオ
ードの逆阻止電圧を測定し、半導体素子の逆阻止電圧が
定電圧ダイオードの逆阻止電圧より高い場合に第二電極
および第三電極にそれらの間の間隔をまたいで一つの導
体を共通に接続するものとする。
【０００７】
【作用】同一半導体素体内に形成される半導体素子と保
護用定電圧ダイオードとが分離し、それぞれ素体表面に
独立の電極を有するので、それぞれの逆阻止電圧を測定
して、不良品を除くことが可能となる。また、両電極が
狭い間隔を介して隣接するので、測定後一つの導体によ
り両電極を容易に接続でき、半導体素子と定電圧ダイオ
ードをＰＮ接合の極性を同一方向にして並列に接続する
ことができる。
護用定電圧ダイオードとが分離し、それぞれ素体表面に
独立の電極を有するので、それぞれの逆阻止電圧を測定
して、不良品を除くことが可能となる。また、両電極が
狭い間隔を介して隣接するので、測定後一つの導体によ
り両電極を容易に接続でき、半導体素子と定電圧ダイオ
ードをＰＮ接合の極性を同一方向にして並列に接続する
ことができる。
【０００８】定電圧ダイオードの降伏電圧は、第三領域
とＰＮ接合を形成する第一領域の低不純物濃度部分の残
された厚さを調整することにより、あるいは第三領域と
ＰＮ接合をつくる第四領域の不純物濃度を調整すること
により所定の値にすることができる。
とＰＮ接合を形成する第一領域の低不純物濃度部分の残
された厚さを調整することにより、あるいは第三領域と
ＰＮ接合をつくる第四領域の不純物濃度を調整すること
により所定の値にすることができる。
【０００９】
【実施例】図１は本発明の一実施例を示し、図２， 図
３と共通の部分には同一の符号が付されている。この場
合は図２の定電圧ダイオード２１は２４０ μｍの厚さ
のｎ− シリコン基板１とｐ＋ ベース領域３から分離
して設けられたｐ＋ 領域８によって形成され、その表
面に酸化膜５の開口部でアノード電極９が接触し、アノ
ード電極９はアノード端子Ａに接続されている。この定
電圧ダイオードに過大な逆バイアスが加わるときには、
ｐ＋ 領域８の下に残るｎ− 基板１の厚さＷＺ によ
りきまる定電圧でパンチスルーによる降伏が起こり、ト
ランジスタを保護する。ＷＺ の一例としては、２４０
μｍの厚さのｎ− 基板１に１１０ μｍのｐ＋ 領
域８を作ることにより１３０ μｍにされる。このとき
、ｐ＋ ベース領域３の下のコレクタ層１の厚さは２０
０ μｍである。トランジスタ部では図３と同様にベー
ス電極６， エミッタ電極７が設けられているが、アノ
ード電極９とベース電極６とは狭い間隔Ｗを介して隣接
し、酸化膜５で絶縁されている。従って等価回路は図７
のようになる。この状態でウエーハプロービング特性チ
ェックを行う。
３と共通の部分には同一の符号が付されている。この場
合は図２の定電圧ダイオード２１は２４０ μｍの厚さ
のｎ− シリコン基板１とｐ＋ ベース領域３から分離
して設けられたｐ＋ 領域８によって形成され、その表
面に酸化膜５の開口部でアノード電極９が接触し、アノ
ード電極９はアノード端子Ａに接続されている。この定
電圧ダイオードに過大な逆バイアスが加わるときには、
ｐ＋ 領域８の下に残るｎ− 基板１の厚さＷＺ によ
りきまる定電圧でパンチスルーによる降伏が起こり、ト
ランジスタを保護する。ＷＺ の一例としては、２４０
μｍの厚さのｎ− 基板１に１１０ μｍのｐ＋ 領
域８を作ることにより１３０ μｍにされる。このとき
、ｐ＋ ベース領域３の下のコレクタ層１の厚さは２０
０ μｍである。トランジスタ部では図３と同様にベー
ス電極６， エミッタ電極７が設けられているが、アノ
ード電極９とベース電極６とは狭い間隔Ｗを介して隣接
し、酸化膜５で絶縁されている。従って等価回路は図７
のようになる。この状態でウエーハプロービング特性チ
ェックを行う。
【００１０】ウエーハプロービング特性チェックでは次
の各項目を実施する。 （イ） 定電圧ダイオード２１の逆阻止電圧値ＶＺ の
測定（ロ） ＶＺ が所定の値の範囲にあるかどうかの
判定（ハ） トランジスタ２２のコレクタ・ベース間逆
阻止電圧値ＶＣＢＯ の測定 （ニ） ＶＣＢＯ が所定の値を満足しているかどうか
の判定（ホ） ＶＣＢＯ ＞ＶＺ の確認 ここでΔＶ＝ＶＣＢＯ −ＶＺ は半導体装置の使用さ
れる全温度範囲で正である必要があり、ＶＣＢＯ ，
ＶＺ の低， 高温時の温度特性を含めて判定する。
の各項目を実施する。 （イ） 定電圧ダイオード２１の逆阻止電圧値ＶＺ の
測定（ロ） ＶＺ が所定の値の範囲にあるかどうかの
判定（ハ） トランジスタ２２のコレクタ・ベース間逆
阻止電圧値ＶＣＢＯ の測定 （ニ） ＶＣＢＯ が所定の値を満足しているかどうか
の判定（ホ） ＶＣＢＯ ＞ＶＺ の確認 ここでΔＶ＝ＶＣＢＯ −ＶＺ は半導体装置の使用さ
れる全温度範囲で正である必要があり、ＶＣＢＯ ，
ＶＺ の低， 高温時の温度特性を含めて判定する。
【００１１】つづいてＶＣＢＯ ＞ＶＺ が確認された
良品について図８（ａ），（ｂ） に示すようにベース
電極６とアノード電極９の接続を行う。接続はＡｌ導線
１０を予めその導線の径より小さく設定しておいたＷの
幅の間隔をまたいで両電極６， ９にボンディングする
ことによって簡単に行われる。なおエミッタ電極７にも
別個にＡｌ導線１０をボンディングする。これにより等
価回路は図２のようになる。
良品について図８（ａ），（ｂ） に示すようにベース
電極６とアノード電極９の接続を行う。接続はＡｌ導線
１０を予めその導線の径より小さく設定しておいたＷの
幅の間隔をまたいで両電極６， ９にボンディングする
ことによって簡単に行われる。なおエミッタ電極７にも
別個にＡｌ導線１０をボンディングする。これにより等
価回路は図２のようになる。
【００１２】図９（ａ），（ｂ） は別の実施例を示し
、ベース電極６， アノード電極９をまたいではんだ層
１２を形成し、そのはんだ層１２を再融解して銅板１３
を接着する。この銅板１３にさらに導体をろう付けする
か、あるいは加圧接触させてベース端子を形成する。
、ベース電極６， アノード電極９をまたいではんだ層
１２を形成し、そのはんだ層１２を再融解して銅板１３
を接着する。この銅板１３にさらに導体をろう付けする
か、あるいは加圧接触させてベース端子を形成する。
【００１３】図１０および図１１は本発明のさらに別の
実施例を示し、図１と共通の部分には同一の符号が付さ
れている。この場合の図２の定電圧ダイオード２１は図
１１に拡大して示しているようにｎ− シリコン基板１
にそれと同一導電型でそれよりも不純物濃度の高いｎ＋
領域１１と、その中に形成されたｐ＋ 領域８によっ
て形成される。ｐ＋ 領域８の表面には図１に示した実
施例と同様にアノード電極９が接触している。ｎ＋ 領
域１１はｐ＋ 領域８を拡散によって形成したのち形成
してもよく、先にｐ＋ 領域８を拡散する前に形成して
もよい。そしてｎ＋ 領域１１の不純物濃度はｐ＋ 領
域８の不純物濃度より低くする。この定電圧ダイオード
に過大な逆バイアスが加わるときには、主としてｎ＋
領域１１の不純物濃度できまる定電圧で両領域の表面層
において降伏が起こり、トランジスタを保護する。以下
ウエーハプロービング特性チェックを行ったのちベース
電極６とアノード電極９の接続をおこなうことは上記の
実施例と同様である。この実施例の利点は、ｐ＋ 領域
８の拡散深さがｐ＋ ベース領域３と同程度の例えば４
０μｍでよく、図１に示した実施例におけるように１１
０ μｍの深い拡散を行わなくてもよいので、ｐ型拡散
時間が短縮できることである。
実施例を示し、図１と共通の部分には同一の符号が付さ
れている。この場合の図２の定電圧ダイオード２１は図
１１に拡大して示しているようにｎ− シリコン基板１
にそれと同一導電型でそれよりも不純物濃度の高いｎ＋
領域１１と、その中に形成されたｐ＋ 領域８によっ
て形成される。ｐ＋ 領域８の表面には図１に示した実
施例と同様にアノード電極９が接触している。ｎ＋ 領
域１１はｐ＋ 領域８を拡散によって形成したのち形成
してもよく、先にｐ＋ 領域８を拡散する前に形成して
もよい。そしてｎ＋ 領域１１の不純物濃度はｐ＋ 領
域８の不純物濃度より低くする。この定電圧ダイオード
に過大な逆バイアスが加わるときには、主としてｎ＋
領域１１の不純物濃度できまる定電圧で両領域の表面層
において降伏が起こり、トランジスタを保護する。以下
ウエーハプロービング特性チェックを行ったのちベース
電極６とアノード電極９の接続をおこなうことは上記の
実施例と同様である。この実施例の利点は、ｐ＋ 領域
８の拡散深さがｐ＋ ベース領域３と同程度の例えば４
０μｍでよく、図１に示した実施例におけるように１１
０ μｍの深い拡散を行わなくてもよいので、ｐ型拡散
時間が短縮できることである。
【００１４】上記の実施例では半導体素子がｎｐｎトラ
ンジスタであったが、ｐｎｐトランジスタにも同様に実
施できることはいうまでもない。さらに、半導体素子が
ＭＯＳＦＥＴ， ＩＧＢＴ， サイリスタあるいはダイ
オードの場合にも適用できる。ＩＧＢＴやサイリスタの
場合には図１， 図１０におけるｎ− 基板１の下側に
ｎ＋ 層を介してｐ層が設けられるので、保護用定電圧
ダイオードはｐｎｐトランジスタ構造のベース層におけ
るパンチスルーを利用したものとなる。
ンジスタであったが、ｐｎｐトランジスタにも同様に実
施できることはいうまでもない。さらに、半導体素子が
ＭＯＳＦＥＴ， ＩＧＢＴ， サイリスタあるいはダイ
オードの場合にも適用できる。ＩＧＢＴやサイリスタの
場合には図１， 図１０におけるｎ− 基板１の下側に
ｎ＋ 層を介してｐ層が設けられるので、保護用定電圧
ダイオードはｐｎｐトランジスタ構造のベース層におけ
るパンチスルーを利用したものとなる。
【００１５】
【発明の効果】本発明によれば、半導体素子と保護用定
電圧ダイオードを同一半導体基板内に分離して形成し、
狭い間隔を介して別個に電極を設けることにより、素子
の逆阻止電圧と定電圧ダイオードの逆阻止電圧を測定し
、良， 不良の判定をしてから良品のみ狭い間隔を介す
る電極を一つの導体で接続することができる。これによ
って、組立工程での工数増加を招くこともなく、確実に
半導体素子を保護する定電圧ダイオードを内蔵した半導
体装置を製造することができ、パワートランジスタなど
を含む半導体装置の信頼性向上に極めて有効である。
電圧ダイオードを同一半導体基板内に分離して形成し、
狭い間隔を介して別個に電極を設けることにより、素子
の逆阻止電圧と定電圧ダイオードの逆阻止電圧を測定し
、良， 不良の判定をしてから良品のみ狭い間隔を介す
る電極を一つの導体で接続することができる。これによ
って、組立工程での工数増加を招くこともなく、確実に
半導体素子を保護する定電圧ダイオードを内蔵した半導
体装置を製造することができ、パワートランジスタなど
を含む半導体装置の信頼性向上に極めて有効である。
【図１】本発明の一実施例の定電圧ダイオード内蔵トラ
ンジスタの製造工程中での断面図
ンジスタの製造工程中での断面図
【図２】本発明により製造される半導体装置の一例の等
価回路を示す回路図
価回路を示す回路図
【図３】従来の定電圧ダイオード内蔵トランジスタの一
例のダイオードの断面図
例のダイオードの断面図
【図４】従来の定電圧ダイオード内蔵トランジスタの他
の例のダイオードの断面図
の例のダイオードの断面図
【図５】良品の定電圧ダイオード内蔵トランジスタの電
流電圧特性線図
流電圧特性線図
【図６】不良品の定電圧ダイオード内蔵トランジスタの
電流電圧特性線図
電流電圧特性線図
【図７】図１に示した状態での等価回路を示す回路図
【
図８】図１の半導体装置の最終工程後の状態を示し、（
ａ） は平面図、（ｂ） は（ａ） のＸ−Ｘ線断面図
図８】図１の半導体装置の最終工程後の状態を示し、（
ａ） は平面図、（ｂ） は（ａ） のＸ−Ｘ線断面図
【図９】図８と異なる実施例における電極間接続工程を
（ａ），（ｂ） の順に示す断面図
（ａ），（ｂ） の順に示す断面図
【図１０】本発明の別の実施例の定電圧ダイオード内蔵
トランジスタの製造工程中での断面図
トランジスタの製造工程中での断面図
【図１１】図１０に示したトランジスタの定電圧ダイオ
ード領域の拡大断面図
ード領域の拡大断面図
１ ｎ− シリコン基板（コレクタ層）３
ｐ＋ ベース領域 ４ ｎ＋＋エミッタ領域 ５ 酸化膜 ６ ベース電極 ７ エミッタ電極 ８ 定電圧ダイオードｐ＋ 領域９ アノ
ード電極 １０ Ａｌ導線 １１ 定電圧ダイオードｎ＋ 領域１２
はんだ層 １３ 銅板 ２１ 定電圧ダイオード ２２ トランジスタ
ｐ＋ ベース領域 ４ ｎ＋＋エミッタ領域 ５ 酸化膜 ６ ベース電極 ７ エミッタ電極 ８ 定電圧ダイオードｐ＋ 領域９ アノ
ード電極 １０ Ａｌ導線 １１ 定電圧ダイオードｎ＋ 領域１２
はんだ層 １３ 銅板 ２１ 定電圧ダイオード ２２ トランジスタ
Claims (6)
- 【請求項１】同一半導体素体内に半導体素子とそのＰＮ
接合の逆阻止電圧よりも低い逆阻止電圧を有する定電圧
ダイオードが形成され、半導体素子と定電圧ダイオード
がＰＮ接合の極性を同一方向にして並列に接続されるも
のにおいて、半導体素子および定電圧ダイオードのＰＮ
接合を形成する一方の導電型の領域は共通であり、他方
の導電型の領域は分離して設けられてそれぞれに接触す
る電極が狭い間隔を介して半導体素体の同一表面上に隣
接し、その隣接する電極の双方にそれらの間の間隔をま
たいで一つの導体が接続されたことを特徴とする半導体
装置。 - 【請求項２】同一半導体素体内に半導体素子とそのＰＮ
接合の逆阻止電圧よりも低い逆阻止電圧を有する定電圧
ダイオードが形成され、半導体素子と定電圧ダイオード
がＰＮ接合の極性を同一方向にして並列に接続されるも
のにおいて、定電圧ダイオードのＰＮ接合を形成する一
方の導電型の領域は半導体素子のＰＮ接合を形成する一
方の導電型の領域中に形成されたそれより不純物濃度の
高い領域であり、それらの一方の導電型の領域とそれぞ
れＰＮ接合を形成する他方の導電型の領域は分離して設
けられてそれぞれに接触する電極が狭い間隔を介して半
導体素体の同一表面上に隣接し、その隣接する電極の双
方にそれらの間の間隔をまたいで一つの導体が接続され
たことを特徴とする半導体装置。 - 【請求項３】隣接する電極の双方に接続される導体が導
線であり、その端部が両電極に接触する請求項１あるい
は２記載の半導体装置。 - 【請求項４】半導体素子がトランジスタであり、そのＰ
Ｎ接合を形成する一方の導電型の領域がコレクタ領域、
他方の導電型の領域がベース領域である請求項１， ２
あるいは３記載の半導体装置。 - 【請求項５】同一半導体素体内に半導体素子とそのＰＮ
接合の逆阻止電圧よりも低い逆阻止電圧を有する定電圧
ダイオードが形成され、半導体素子と定電圧ダイオード
がＰＮ接合の極性を同一方向にして並列に接続される半
導体装置の製造方法として、一つの半導体素体の一方の
導電型の第一領域と他方の導電型の第二領域とにより半
導体素子のＰＮ接合を形成し、第一領域と第二領域から
分離して狭い間隔を介して設けられた他方の導電型の第
三領域とにより定電圧ダイオードのＰＮ接合を形成し、
第一， 第二および第三領域にそれぞれ接触する第一，
第二および第三電極を設け、第一， 第二電極間およ
び第一， 第三電極間にそれぞれ電圧を印加して半導体
素子および定電圧ダイオードの逆阻止電圧を測定し、半
導体素子の逆阻止電圧が定電圧ダイオードの逆阻止電圧
より高い場合に第二電極および第三電極にそれらの間の
間隔をまたいで一つの導体を共通に接続することを特徴
とする半導体装置の製造方法。 - 【請求項６】同一半導体素体内に半導体素子とそのＰＮ
接合の逆阻止電圧よりも低い逆阻止電圧を有する定電圧
ダイオードが形成され、半導体素子と定電圧ダイオード
がＰＮ接合の極性を同一方向にして並列に接続される半
導体装置の製造方法として、一つの半導体素体の一方の
導電型の第一領域とその表面層内に選択的に設けられた
他方の導電型の第二領域とにより半導体素子のＰＮ接合
を形成し、第二領域から分離して狭い間隔を介して設け
られた他方の導電型の第三領域とその第三領域に接する
第一領域の表面層に設けられ、第一領域と同一導電型で
それより不純物濃度の高い第四領域とにより定電圧ダイ
オードのＰＮ接合を形成し、第一， 第二および第三領
域にそれぞれ接触する第一， 第二および第三電極を設
け、第一， 第二電極間および第一， 第三電極間にそ
れぞれ電圧を印加して半導体素子および定電圧ダイオー
ドの逆阻止電圧を測定し、半導体素子の逆阻止電圧が定
電圧ダイオードの逆阻止電圧より高い場合に第二電極お
よび第三電極にそれらの間の間隔をまたいで一つの導体
を共通に接続することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12799991A JPH04305937A (ja) | 1991-02-12 | 1991-05-31 | 半導体装置およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1813191 | 1991-02-12 | ||
| JP3-18131 | 1991-02-12 | ||
| JP12799991A JPH04305937A (ja) | 1991-02-12 | 1991-05-31 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04305937A true JPH04305937A (ja) | 1992-10-28 |
Family
ID=26354755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12799991A Pending JPH04305937A (ja) | 1991-02-12 | 1991-05-31 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04305937A (ja) |
-
1991
- 1991-05-31 JP JP12799991A patent/JPH04305937A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7186594B2 (en) | High voltage ESD-protection structure | |
| EP0242383B1 (en) | Protection of igfet integrated circuits from electrostatic discharge | |
| US5376815A (en) | Semiconductor device having bipolar-mos composite element pellet suitable for pressure contacted structure | |
| JP3369391B2 (ja) | 誘電体分離型半導体装置 | |
| US20210384331A1 (en) | Semiconductor device | |
| US9354269B2 (en) | Semiconductor device and method of detecting wire open failure thereof | |
| KR910009041B1 (ko) | 절연게이트 반도체장치 | |
| EP1209745B1 (en) | Vertical MOS semiconductor device | |
| EP0433650B1 (en) | Semiconductor device having bipolar-MOS composite element pellet suitable for pressure contacted structure | |
| JPH04305937A (ja) | 半導体装置およびその製造方法 | |
| US20160238806A1 (en) | Assembly of integrated circuit chips having an overvoltage protection component | |
| EP0198468A2 (en) | Protective device for integrated circuit | |
| JPH0821630B2 (ja) | 半導体装置 | |
| KR20000029274A (ko) | 집적 회로 칩을 위한 강한 결합 패드 구조 | |
| JP2776569B2 (ja) | 半導体装置 | |
| US11201144B2 (en) | Electrostatic discharge handling for sense IGBT using Zener diode | |
| US9048278B2 (en) | Semiconductor device | |
| JPH0629466A (ja) | 半導体集積回路 | |
| KR950005470B1 (ko) | 정전기특성이 개선된 반도체장치 | |
| JPS60103658A (ja) | 半導体集積回路 | |
| JP4006023B2 (ja) | 集積回路 | |
| US5210439A (en) | Power transistor monolithic integrated structure | |
| JPS58186959A (ja) | 半導体装置 | |
| KR20210042246A (ko) | 제너 다이오드를 사용하는 감지 igbt에 대한 정전기 방전 처리 | |
| JPS63239972A (ja) | 半導体装置の入力保護回路 |