JPH04301680A - 液晶ディスプレイの出力補正回路 - Google Patents
液晶ディスプレイの出力補正回路Info
- Publication number
- JPH04301680A JPH04301680A JP9106091A JP9106091A JPH04301680A JP H04301680 A JPH04301680 A JP H04301680A JP 9106091 A JP9106091 A JP 9106091A JP 9106091 A JP9106091 A JP 9106091A JP H04301680 A JPH04301680 A JP H04301680A
- Authority
- JP
- Japan
- Prior art keywords
- correction
- voltage
- output
- liquid crystal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 61
- 239000011159 matrix material Substances 0.000 claims abstract description 5
- 238000005259 measurement Methods 0.000 claims description 19
- 238000002834 transmittance Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、水平、垂直方向に複数
の画素がマトリクス状に配された液晶表示パネルを、そ
の水平方向に複数分割してその分割数に応じた信号駆動
回路で分割駆動するようにした液晶ディスプレイの出力
補正回路に関するものである。
の画素がマトリクス状に配された液晶表示パネルを、そ
の水平方向に複数分割してその分割数に応じた信号駆動
回路で分割駆動するようにした液晶ディスプレイの出力
補正回路に関するものである。
【０００２】
【従来の技術】従来、液晶ディスプレイは水平（行）、
垂直（列）方向に複数の画素がマトリクス状に配された
液晶表示パネルを信号、走査駆動回路（一般に、ＴＦＴ
スイッチを用いているのでソ−ス、ゲ−ト駆動回路とも
いう）にて線順次駆動するようにしており、即ち走査駆
動回路にてその１行目（上方向）から順次Ｈレベルの走
査電圧を印加すると共に、その走査駆動回路で選択され
た行に属する各画素に信号駆動回路にてその１列目（左
方向）から順次信号電圧（映像信号）を印加して各画素
による映像表示を行なわせるようにしており、その際そ
の信号駆動回路の動作周波数があまり高速化しないよう
、液晶表示パネルをその水平方向に複数分割して分割駆
動することが提案されている。例えば、液晶表示パネル
の水平方向の画素数が１０００画素、水平周波数が３３
．５ＫＨＺでブランキング期間等を考慮しない場合には
その信号駆動回路の動作周波数は３３．５ＭＨＺと非常
に高速化することになるが、図３に示すように液晶表示
パネル１をその水平方向に３分割するとその動作周波数
は１０ＭＨＺ強でよくなり、その場合その分割数に応じ
た３つの信号駆動回路２Ａ，２Ｂ，３Ｃとその信号駆動
回路２Ａ，２Ｂ，２Ｃに夫々映像信号を供給する３つの
映像出力回路（図示せず）とが必要になる。ここで、３
は走査駆動回路、４はその列方向の画素線である。そし
て、この時各映像出力回路の特性に差があり各処理出力
回路間で出力電圧差を生じた場合、その出力電圧差が映
像の明暗の差となって液晶表示パネル上にあらわれるこ
とになる。そのため、従来では図４に示すような構成の
出力補正回路を設けて３分割駆動時における各映像出力
回路間の出力電圧差をなくすようにしていた。ここでは
、電圧印加電圧時に光の透過率が低下するノ−マリホワ
イトの液晶表示パネルについて述べ、図６の特性のよう
に液晶の透過率が変化しない０Ｖ〜数Ｖの間をオフセッ
ト電圧として映像信号に上乗せする必要があり、その映
像信号そのものの最大電圧（振幅）をフルスケ−ル電圧
としている。
垂直（列）方向に複数の画素がマトリクス状に配された
液晶表示パネルを信号、走査駆動回路（一般に、ＴＦＴ
スイッチを用いているのでソ−ス、ゲ−ト駆動回路とも
いう）にて線順次駆動するようにしており、即ち走査駆
動回路にてその１行目（上方向）から順次Ｈレベルの走
査電圧を印加すると共に、その走査駆動回路で選択され
た行に属する各画素に信号駆動回路にてその１列目（左
方向）から順次信号電圧（映像信号）を印加して各画素
による映像表示を行なわせるようにしており、その際そ
の信号駆動回路の動作周波数があまり高速化しないよう
、液晶表示パネルをその水平方向に複数分割して分割駆
動することが提案されている。例えば、液晶表示パネル
の水平方向の画素数が１０００画素、水平周波数が３３
．５ＫＨＺでブランキング期間等を考慮しない場合には
その信号駆動回路の動作周波数は３３．５ＭＨＺと非常
に高速化することになるが、図３に示すように液晶表示
パネル１をその水平方向に３分割するとその動作周波数
は１０ＭＨＺ強でよくなり、その場合その分割数に応じ
た３つの信号駆動回路２Ａ，２Ｂ，３Ｃとその信号駆動
回路２Ａ，２Ｂ，２Ｃに夫々映像信号を供給する３つの
映像出力回路（図示せず）とが必要になる。ここで、３
は走査駆動回路、４はその列方向の画素線である。そし
て、この時各映像出力回路の特性に差があり各処理出力
回路間で出力電圧差を生じた場合、その出力電圧差が映
像の明暗の差となって液晶表示パネル上にあらわれるこ
とになる。そのため、従来では図４に示すような構成の
出力補正回路を設けて３分割駆動時における各映像出力
回路間の出力電圧差をなくすようにしていた。ここでは
、電圧印加電圧時に光の透過率が低下するノ−マリホワ
イトの液晶表示パネルについて述べ、図６の特性のよう
に液晶の透過率が変化しない０Ｖ〜数Ｖの間をオフセッ
ト電圧として映像信号に上乗せする必要があり、その映
像信号そのものの最大電圧（振幅）をフルスケ−ル電圧
としている。
【０００３】即ち５Ａ，５Ｂ，５Ｃは信号駆動回路２Ａ
，２Ｂ，２Ｃに夫々映像信号を供給する３つの映像出力
回路で、例えば映像出力回路５Ａは入力される８ビット
構成の映像信号（液晶表示パネルに直流電圧が加わらな
いようにその極性を１水平走査期間（１Ｈ）毎に反転さ
せている）をＤ／Ａコンバ−タ６でデジタルからアナロ
グに変換した後、加算器７でオフセット電圧を重畳し図
３に示すような出力電圧を出力するようになっており、
他の映像出力回路５Ｂ，５Ｃも同様になっているため、
その図示並びに説明は省略する。ここで、Ｄ／Ａコンバ
−タ６は映像信号をデジタルからアナログに変換して出
力する際に、その最大出力電圧であるフルスケ−ル電圧
が電源端子Ｖｒｅｆに供給される基準電圧によって決定
されるようになっている。そして、８Ａ，８Ｂ，８Ｃは
映像出力回路５Ａ，５Ｂ，５Ｃに８ビット構成の映像或
いは基準信号（固定値）を入力するかを選択する入力選
択スイッチで、映像信号の垂直ブランキング期間に基準
信号を入力するようになっている。９，１０はＤ／Ａコ
ンバ−タ６に供給される基準電圧を後述するＣＰＵから
の補正デ−タ（デジタルデ−タ）に基づいてＤ／Ａコン
バ−タ６のフルスケ−ル電圧を補正する正側と負側のフ
ルスケ−ル補正用Ｄ／Ａコンバ−タ、１１は１Ｈ毎に切
り換えられて入力される映像信号の極性に応じた極性の
基準電圧を正或は負側のフルスケ−ル補正用Ｄ／Ａコン
バ−タ９，１０から供給する切換スイッチ、１２，１３
は加算器７で加算されるオフセット電圧を後述するＣＰ
Ｕからの補正デ−タ（デジタルデ−タ）に基づいて変え
る正側と負側のオフセット補正用Ｄ／Ａコンバ−タ、１
４は１Ｈ毎に切り換えられて入力される映像信号の極性
に応じた極性のオフセット電圧を正或は負側のオフセッ
ト補正用Ｄ／Ａコンバ−タ１２，１３から供給する切換
スイッチ、１５は分割駆動時に映像出力回路５Ａ，５Ｂ
，５Ｃからの出力電圧を垂直ブランキング期間毎に切換
スイッチ１６（１Ｈ毎に切り換わる）を通じて計測する
計測用Ａ／Ｄコンバ−タ、１７は計測用Ａ／Ｄコンバ−
タ１５からの計測デ−タ（デジタルデ−タ）を基準デ−
タと比較処理してフルスケ−ル並びにオフセット補正用
Ｄ／Ａコンバ−タに夫々補正デ−タを供給するマイクロ
コンピュ−タ（以下、「ＣＰＵ」という）で、比較処理
結果に基いて供給する補正デ−タを変更するようになっ
ている。ここで、基準デ−タは基準信号入力時における
各映像出力回路５Ａ，５Ｂ，５Ｃの出力電圧が液晶表示
パネルの駆動に適し一致した値になるように予め算出さ
れて、ＣＰＵ１７のＲＯＭ内に記憶されているものであ
る。従って、このような構成によると分割駆動時に各映
像出力回路５Ａ，５Ｂ，５Ｃの特性のバラツキにより各
映像出力回路５Ａ，５Ｂ，５Ｃ間に出力電圧差が生じた
場合には、その映像信号の垂直ブランキング期間毎にそ
の出力電圧差に応じた補正デ−タがＣＰＵ１７より各映
像出力回路５Ａ，５Ｂ，５Ｃのフルスケ−ル及びオフセ
ット補正用Ｄ／Ａコンバ−タ９，１０，１２，１３に供
給されて、フルスケ−ル及びオフセット電圧が補正され
ることになるので、各映像出力回路５Ａ，５Ｂ，５Ｃの
出力電圧差が解消されて一致することになる。
，２Ｂ，２Ｃに夫々映像信号を供給する３つの映像出力
回路で、例えば映像出力回路５Ａは入力される８ビット
構成の映像信号（液晶表示パネルに直流電圧が加わらな
いようにその極性を１水平走査期間（１Ｈ）毎に反転さ
せている）をＤ／Ａコンバ−タ６でデジタルからアナロ
グに変換した後、加算器７でオフセット電圧を重畳し図
３に示すような出力電圧を出力するようになっており、
他の映像出力回路５Ｂ，５Ｃも同様になっているため、
その図示並びに説明は省略する。ここで、Ｄ／Ａコンバ
−タ６は映像信号をデジタルからアナログに変換して出
力する際に、その最大出力電圧であるフルスケ−ル電圧
が電源端子Ｖｒｅｆに供給される基準電圧によって決定
されるようになっている。そして、８Ａ，８Ｂ，８Ｃは
映像出力回路５Ａ，５Ｂ，５Ｃに８ビット構成の映像或
いは基準信号（固定値）を入力するかを選択する入力選
択スイッチで、映像信号の垂直ブランキング期間に基準
信号を入力するようになっている。９，１０はＤ／Ａコ
ンバ−タ６に供給される基準電圧を後述するＣＰＵから
の補正デ−タ（デジタルデ−タ）に基づいてＤ／Ａコン
バ−タ６のフルスケ−ル電圧を補正する正側と負側のフ
ルスケ−ル補正用Ｄ／Ａコンバ−タ、１１は１Ｈ毎に切
り換えられて入力される映像信号の極性に応じた極性の
基準電圧を正或は負側のフルスケ−ル補正用Ｄ／Ａコン
バ−タ９，１０から供給する切換スイッチ、１２，１３
は加算器７で加算されるオフセット電圧を後述するＣＰ
Ｕからの補正デ−タ（デジタルデ−タ）に基づいて変え
る正側と負側のオフセット補正用Ｄ／Ａコンバ−タ、１
４は１Ｈ毎に切り換えられて入力される映像信号の極性
に応じた極性のオフセット電圧を正或は負側のオフセッ
ト補正用Ｄ／Ａコンバ−タ１２，１３から供給する切換
スイッチ、１５は分割駆動時に映像出力回路５Ａ，５Ｂ
，５Ｃからの出力電圧を垂直ブランキング期間毎に切換
スイッチ１６（１Ｈ毎に切り換わる）を通じて計測する
計測用Ａ／Ｄコンバ−タ、１７は計測用Ａ／Ｄコンバ−
タ１５からの計測デ−タ（デジタルデ−タ）を基準デ−
タと比較処理してフルスケ−ル並びにオフセット補正用
Ｄ／Ａコンバ−タに夫々補正デ−タを供給するマイクロ
コンピュ−タ（以下、「ＣＰＵ」という）で、比較処理
結果に基いて供給する補正デ−タを変更するようになっ
ている。ここで、基準デ−タは基準信号入力時における
各映像出力回路５Ａ，５Ｂ，５Ｃの出力電圧が液晶表示
パネルの駆動に適し一致した値になるように予め算出さ
れて、ＣＰＵ１７のＲＯＭ内に記憶されているものであ
る。従って、このような構成によると分割駆動時に各映
像出力回路５Ａ，５Ｂ，５Ｃの特性のバラツキにより各
映像出力回路５Ａ，５Ｂ，５Ｃ間に出力電圧差が生じた
場合には、その映像信号の垂直ブランキング期間毎にそ
の出力電圧差に応じた補正デ−タがＣＰＵ１７より各映
像出力回路５Ａ，５Ｂ，５Ｃのフルスケ−ル及びオフセ
ット補正用Ｄ／Ａコンバ−タ９，１０，１２，１３に供
給されて、フルスケ−ル及びオフセット電圧が補正され
ることになるので、各映像出力回路５Ａ，５Ｂ，５Ｃの
出力電圧差が解消されて一致することになる。
【０００４】
【発明が解決しようとする課題】ところで、液晶ディス
プレイとして液晶プロジェクタでは、赤色、緑色、青色
用（Ｒ，Ｇ，Ｂ）の各液晶表示パネルの映像を合成して
スクリ−ン上に拡大投写するようにしているため、この
Ｒ，Ｇ，Ｂの液晶表示パネルの透過特性に合致した出力
電圧調整も行う必要がある。即ち、映像の黒はＲ，Ｇ，
Ｂの液晶表示パネルが透過率０％近くで同じ透過率、例
えば５％程度になった時に表現でき、その白は透過率１
００％近くで同じ透過率、例えば９５％程度になった時
に表現できるとすると（図６参照）、例えば透過率５％
を得るためにはＲの液晶表示パネルにはＶＲの出力電圧
を、Ｇの液晶表示パネルにはＶＧの出力電圧を、Ｂの液
晶表示パネルにはＶＢの出力電圧を供給する必要が生じ
ることになる。しかし、従来の出力補正回路では、その
出力電圧を固定された基準デ−タをもとにして補正する
ようにしているため、Ｒ，Ｇ，Ｂの３枚の液晶表示パネ
ルの特性に合わせた出力電圧調整を行うことが困難であ
った。本発明はこのような点に鑑み成されたもので、各
映像出力回路間並びに他の液晶表示パネル間での出力電
圧の調整が容易に行なえ、またその後は自動補正が行な
えるようにした液晶ディスプレイの出力補正回路を提供
することを目的とするものである。
プレイとして液晶プロジェクタでは、赤色、緑色、青色
用（Ｒ，Ｇ，Ｂ）の各液晶表示パネルの映像を合成して
スクリ−ン上に拡大投写するようにしているため、この
Ｒ，Ｇ，Ｂの液晶表示パネルの透過特性に合致した出力
電圧調整も行う必要がある。即ち、映像の黒はＲ，Ｇ，
Ｂの液晶表示パネルが透過率０％近くで同じ透過率、例
えば５％程度になった時に表現でき、その白は透過率１
００％近くで同じ透過率、例えば９５％程度になった時
に表現できるとすると（図６参照）、例えば透過率５％
を得るためにはＲの液晶表示パネルにはＶＲの出力電圧
を、Ｇの液晶表示パネルにはＶＧの出力電圧を、Ｂの液
晶表示パネルにはＶＢの出力電圧を供給する必要が生じ
ることになる。しかし、従来の出力補正回路では、その
出力電圧を固定された基準デ−タをもとにして補正する
ようにしているため、Ｒ，Ｇ，Ｂの３枚の液晶表示パネ
ルの特性に合わせた出力電圧調整を行うことが困難であ
った。本発明はこのような点に鑑み成されたもので、各
映像出力回路間並びに他の液晶表示パネル間での出力電
圧の調整が容易に行なえ、またその後は自動補正が行な
えるようにした液晶ディスプレイの出力補正回路を提供
することを目的とするものである。
【０００５】
【課題を解決するための手段】上記した目的を達成する
ため本発明では、水平、垂直方向に複数の画素がマトリ
クス状に配された液晶表示パネルを、その水平方向に複
数分割してその分割数に応じた信号駆動回路で分割駆動
するようにした液晶ディスプレイにおいて、その各信号
駆動回路に夫々映像信号を供給する各映像出力回路間で
の出力電圧差の補正を行ないその補正後に他の液晶表示
パネルに対する出力電圧の調整を行なう第１の補正手段
と、その調整後の各映像出力回路の出力電圧状態を維持
するべく分割駆動時に各映像出力回路からの出力電圧を
所定期間毎に夫々計測してその出力電圧状態の補正を行
なう第２の補正手段とを備えたものである。具体的に、
前記各映像出力回路は、映像信号をデジタルからアナロ
グに変換して出力する際に最大出力電圧であるフルスケ
−ル電圧が基準電圧によって決定されるＤ／Ａコンバー
タと、そのＤ／Ａコンバータからの出力電圧にオフセッ
ト電圧を重畳して出力する加算器とを夫々有し、前記第
１の補正手段は、その各Ｄ／Ａコンバータに１Ｈ毎に極
性が反転する基準電圧を夫々供給するフルスケ−ル電圧
設定用回路と、その各加算器に１Ｈ毎に極性が反転する
オフセット電圧を夫々供給するオフセット電圧設定用回
路と、その各加算器間での出力電圧差の補正を行なう補
正用ボリュ−ムと、その補正後にフルスケ−ル電圧設定
用回路の基準電圧とオフセット電圧設定用回路のオフセ
ット電圧とを夫々調整して他の液晶表示パネルに対する
出力電圧の調整を行なう調整用ボリュ−ムとを有するも
のである。そして、前記第２の補正手段は、フルスケ−
ル電圧設定用回路からの基準電圧に補正デ−タに基づい
た補正用基準電圧を重畳するフルスケ−ル補正用Ｄ／Ａ
コンバータと、オフセット電圧設定用回路からのオフセ
ット電圧に補正デ−タに基づいた補正用オフセット電圧
を重畳するオフセット補正用Ｄ／Ａコンバータと、これ
ら各補正用Ｄ／Ａコンバータに補正デ−タを供給する補
正制御回路とを有するものである。そして、前記補正制
御回路は、分割駆動時に各映像出力回路からの出力電圧
を所定期間毎に計測する計測用Ａ／Ｄコンバータと、こ
の計測用Ａ／Ｄコンバータからの計測用デ−タを基準デ
−タと比較処理してフルスケ−ル並びにオフセット補正
Ｄ／Ａコンバータに夫々補正用デ−タを供給するＣＰＵ
とを有し、このＣＰＵは他の液晶表示パネルに対する出
力電圧の調整後に基準計測モ−ドに設定されて、基準信
号入力時における各映像出力回路からの出力電圧を計測
用Ａ／Ｄコンバータを通じて基準データとして記憶し、
その記憶後に自動補正モ−ドに設定されて、分割駆動時
における各映像出力回路からの出力電圧を基準信号が入
力される映像信号の垂直ブランキング期間毎に計測用Ａ
／Ｄ変換回路を通して取り込み比較処理するものである
。
ため本発明では、水平、垂直方向に複数の画素がマトリ
クス状に配された液晶表示パネルを、その水平方向に複
数分割してその分割数に応じた信号駆動回路で分割駆動
するようにした液晶ディスプレイにおいて、その各信号
駆動回路に夫々映像信号を供給する各映像出力回路間で
の出力電圧差の補正を行ないその補正後に他の液晶表示
パネルに対する出力電圧の調整を行なう第１の補正手段
と、その調整後の各映像出力回路の出力電圧状態を維持
するべく分割駆動時に各映像出力回路からの出力電圧を
所定期間毎に夫々計測してその出力電圧状態の補正を行
なう第２の補正手段とを備えたものである。具体的に、
前記各映像出力回路は、映像信号をデジタルからアナロ
グに変換して出力する際に最大出力電圧であるフルスケ
−ル電圧が基準電圧によって決定されるＤ／Ａコンバー
タと、そのＤ／Ａコンバータからの出力電圧にオフセッ
ト電圧を重畳して出力する加算器とを夫々有し、前記第
１の補正手段は、その各Ｄ／Ａコンバータに１Ｈ毎に極
性が反転する基準電圧を夫々供給するフルスケ−ル電圧
設定用回路と、その各加算器に１Ｈ毎に極性が反転する
オフセット電圧を夫々供給するオフセット電圧設定用回
路と、その各加算器間での出力電圧差の補正を行なう補
正用ボリュ−ムと、その補正後にフルスケ−ル電圧設定
用回路の基準電圧とオフセット電圧設定用回路のオフセ
ット電圧とを夫々調整して他の液晶表示パネルに対する
出力電圧の調整を行なう調整用ボリュ−ムとを有するも
のである。そして、前記第２の補正手段は、フルスケ−
ル電圧設定用回路からの基準電圧に補正デ−タに基づい
た補正用基準電圧を重畳するフルスケ−ル補正用Ｄ／Ａ
コンバータと、オフセット電圧設定用回路からのオフセ
ット電圧に補正デ−タに基づいた補正用オフセット電圧
を重畳するオフセット補正用Ｄ／Ａコンバータと、これ
ら各補正用Ｄ／Ａコンバータに補正デ−タを供給する補
正制御回路とを有するものである。そして、前記補正制
御回路は、分割駆動時に各映像出力回路からの出力電圧
を所定期間毎に計測する計測用Ａ／Ｄコンバータと、こ
の計測用Ａ／Ｄコンバータからの計測用デ−タを基準デ
−タと比較処理してフルスケ−ル並びにオフセット補正
Ｄ／Ａコンバータに夫々補正用デ−タを供給するＣＰＵ
とを有し、このＣＰＵは他の液晶表示パネルに対する出
力電圧の調整後に基準計測モ−ドに設定されて、基準信
号入力時における各映像出力回路からの出力電圧を計測
用Ａ／Ｄコンバータを通じて基準データとして記憶し、
その記憶後に自動補正モ−ドに設定されて、分割駆動時
における各映像出力回路からの出力電圧を基準信号が入
力される映像信号の垂直ブランキング期間毎に計測用Ａ
／Ｄ変換回路を通して取り込み比較処理するものである
。
【０００６】
【作用】このような構成によると、各映像出力回路間で
の出力電圧差の補正と他の液晶表示パネルに対する出力
電圧の調整後に、基準信号入力時における各映像出力回
路からの一致出力電圧が基準デ−タとしてＣＰＵに記憶
されることになり、その後はその基準デ−タに基づいて
各映像出力回路間並びに他の液晶表示パネル間での出力
電圧の補正が自動的に行われることになる。
の出力電圧差の補正と他の液晶表示パネルに対する出力
電圧の調整後に、基準信号入力時における各映像出力回
路からの一致出力電圧が基準デ−タとしてＣＰＵに記憶
されることになり、その後はその基準デ−タに基づいて
各映像出力回路間並びに他の液晶表示パネル間での出力
電圧の補正が自動的に行われることになる。
【０００７】
【実施例】以下、本発明の一実施例について図面と共に
説明する。尚、従来と同一部分については同一符号を付
すと共にその説明を省略する。本実施例では各信号駆動
回路２Ａ，２Ｂ，２Ｃに夫々映像信号を供給する各映像
出力回路５Ａ，５Ｂ，５Ｃ間での出力電圧差の補正を行
いその補正後に他の液晶表示パネル間での出力電圧の調
整を行なう第１の補正手段と、その調整後の各映像出力
回路５Ａ，５Ｂ，５Ｃからの出力電圧状態を維持するべ
く分割駆動時に各映像出力回路５Ａ，５Ｂ，５Ｃからの
出力電圧状態を垂直ブランキング期間毎に夫々計測して
その出力電圧状態の補正を行なう第２の補正手段とを設
けたものである。具体的には、図１に示すように映像出
力回路５Ａ，５Ｂ，５Ｃの各Ｄ／Ａコンバ−タ（この場
合は、Ｄ／Ａコンバ−タ６のみ図示）に１Ｈ毎に極性が
反転する基準電圧を夫々供給するフルスケ−ル電圧設定
用回路１８と、この各加算器７に１Ｈ毎に極性が反転す
るオフセット電圧を夫々供給するオフセット電圧設定用
回路１９と、その各加算器７間での出力電圧差の補正を
行なう補正用ボリュ−ム（フィ−ドバック抵抗）２０と
、その補正後にフルスケ−ル電圧設定用回路１８の基準
電圧とオフセット電圧設定用回路１９のオフセット電圧
とを調整して他の液晶表示パネルに対する出力電圧の調
整を行なう調整用ボリュ−ム（夫々のフィ−ドバック抵
抗）２１，２２とを新たに設け、この各電圧設定用回路
１８，１９からの基準電圧とオフセット電圧とに夫々補
正デ−タに基づいた補正用基準電圧と補正用オフセット
電圧とを重畳するようにしたものである。そして、ＣＰ
Ｕ１７が他の液晶表示パネルに対する出力電圧の調整後
にモ−ドスイッチ２３により基準計測モ−ドに設定され
て、基準信号入力時における各映像出力回路５Ａ，５Ｂ
，５Ｃからの出力電圧を計測用Ａ／Ｄコンバ−タ１５を
通じて基準デ−タとして記憶し、その記憶後にモ−ドス
イッチ２３により自動補正モ−ドに設定されて、分割駆
動時における各映像出力回路５Ａ，５Ｂ，５Ｃからの出
力電圧を基準信号が入力される映像信号の垂直ブランキ
ング期間毎に計測用Ａ／Ｄ変換回路１５を通して取り込
み比較処理するようにしたものである。ここで、２４は
補正用基準電圧を重畳するための加算器、２５はビデオ
センタ−電圧（この場合は、０Ｖ）を供給するビデオセ
ンタ−回路である。
説明する。尚、従来と同一部分については同一符号を付
すと共にその説明を省略する。本実施例では各信号駆動
回路２Ａ，２Ｂ，２Ｃに夫々映像信号を供給する各映像
出力回路５Ａ，５Ｂ，５Ｃ間での出力電圧差の補正を行
いその補正後に他の液晶表示パネル間での出力電圧の調
整を行なう第１の補正手段と、その調整後の各映像出力
回路５Ａ，５Ｂ，５Ｃからの出力電圧状態を維持するべ
く分割駆動時に各映像出力回路５Ａ，５Ｂ，５Ｃからの
出力電圧状態を垂直ブランキング期間毎に夫々計測して
その出力電圧状態の補正を行なう第２の補正手段とを設
けたものである。具体的には、図１に示すように映像出
力回路５Ａ，５Ｂ，５Ｃの各Ｄ／Ａコンバ−タ（この場
合は、Ｄ／Ａコンバ−タ６のみ図示）に１Ｈ毎に極性が
反転する基準電圧を夫々供給するフルスケ−ル電圧設定
用回路１８と、この各加算器７に１Ｈ毎に極性が反転す
るオフセット電圧を夫々供給するオフセット電圧設定用
回路１９と、その各加算器７間での出力電圧差の補正を
行なう補正用ボリュ−ム（フィ−ドバック抵抗）２０と
、その補正後にフルスケ−ル電圧設定用回路１８の基準
電圧とオフセット電圧設定用回路１９のオフセット電圧
とを調整して他の液晶表示パネルに対する出力電圧の調
整を行なう調整用ボリュ−ム（夫々のフィ−ドバック抵
抗）２１，２２とを新たに設け、この各電圧設定用回路
１８，１９からの基準電圧とオフセット電圧とに夫々補
正デ−タに基づいた補正用基準電圧と補正用オフセット
電圧とを重畳するようにしたものである。そして、ＣＰ
Ｕ１７が他の液晶表示パネルに対する出力電圧の調整後
にモ−ドスイッチ２３により基準計測モ−ドに設定され
て、基準信号入力時における各映像出力回路５Ａ，５Ｂ
，５Ｃからの出力電圧を計測用Ａ／Ｄコンバ−タ１５を
通じて基準デ−タとして記憶し、その記憶後にモ−ドス
イッチ２３により自動補正モ−ドに設定されて、分割駆
動時における各映像出力回路５Ａ，５Ｂ，５Ｃからの出
力電圧を基準信号が入力される映像信号の垂直ブランキ
ング期間毎に計測用Ａ／Ｄ変換回路１５を通して取り込
み比較処理するようにしたものである。ここで、２４は
補正用基準電圧を重畳するための加算器、２５はビデオ
センタ−電圧（この場合は、０Ｖ）を供給するビデオセ
ンタ−回路である。
【０００８】従って、このような構成では先ずＣＰＵ１
７をモ−ドスイッチ２３により非作動モ−ドとして各補
正用Ｄ／Ａコンバ−タ９，１０，１２，１３からの出力
をなくした状態にし、各映像出力回路５Ａ，５Ｂ，５Ｃ
に基準或いは映像信号の何れかを、この場合映像信号を
入力選択スイッチ８Ａ，８Ｂ，８Ｃにより選択して入力
する。この状態で、各映像出力回路５Ａ，５Ｂ，５Ｃに
各電圧設定用回路１８，１９からのフルスケ−ル電圧及
びオフセット電圧を供給して各映像出力回路５Ａ，５Ｂ
，５Ｃ間での出力電圧差を補正するよう、即ち一致させ
るよう調整用ボリュ−ム２０で調整を行う。そして、出
力電圧差の補正が終了すると、Ｒ，Ｇ，Ｂの液晶表示パ
ネル間での出力電圧の調整をその透過特性に合致するよ
う、その投写映像を目で確認しながらその黒と白のバラ
ンスが合うように調整ボリュ−ム２１，２２で調整を行
う。そして、この液晶表示パネル間での出力電圧の調整
後に、モ−ドスイッチ２３を基準計測モ−ドに切り換え
てＣＰＵ内のメモリに基準デ−タの設定を行なう。この
基準計測モ−ドでは、図２に示すような基準信号を入力
選択スイッチ８Ａ，８Ｂ，８Ｃにて各映像出力回路５Ａ
，５Ｂ，５Ｃに入力し、その際の出力電圧（正側の黒電
圧と白電圧、負側の黒電圧と白電圧）をＲ，Ｇ，Ｂの液
晶表示パネルごとにその映像出力回路の数だけ計測用Ａ
／Ｄコンバ−タ１５で取り込む。具体的には、正側の黒
電圧及び白電圧を計測した各映像出力回路分全てＣＰＵ
１７で合計しその映像出力回路数で割って平均値を算出
し、その平均値を正側の黒電圧と白電圧の基準デ−タと
して記憶する。そして、負側はビデオセンタ−回路２５
から供給されるビデオセンタ−電圧（この場合、０Ｖ）
を中心にその正側の黒電圧、白電圧の平均値とビデオセ
ンタ−電圧との差を算出して、その差だけ負側になる電
圧を基準デ−タとして記憶する。これは、正側と負側で
生じる電圧増幅度の差によるビデオセンタ−電圧ズレを
防止するためである。このようにすると、各映像出力回
路５Ａ，５Ｂ，５Ｃ間での出力電圧差がなくまた各液晶
表示パネル間での透過特性にあった出力電圧を得ること
ができ、この出力電圧状態でモ−ドスイッチ２３を自動
補正モ−ドに切り換えると、その出力電圧状態を維持す
るべく垂直ブランキング期間毎に出力電圧補正がＣＰＵ
１７からの補正デ−タにて自動的に行われることになる
。
７をモ−ドスイッチ２３により非作動モ−ドとして各補
正用Ｄ／Ａコンバ−タ９，１０，１２，１３からの出力
をなくした状態にし、各映像出力回路５Ａ，５Ｂ，５Ｃ
に基準或いは映像信号の何れかを、この場合映像信号を
入力選択スイッチ８Ａ，８Ｂ，８Ｃにより選択して入力
する。この状態で、各映像出力回路５Ａ，５Ｂ，５Ｃに
各電圧設定用回路１８，１９からのフルスケ−ル電圧及
びオフセット電圧を供給して各映像出力回路５Ａ，５Ｂ
，５Ｃ間での出力電圧差を補正するよう、即ち一致させ
るよう調整用ボリュ−ム２０で調整を行う。そして、出
力電圧差の補正が終了すると、Ｒ，Ｇ，Ｂの液晶表示パ
ネル間での出力電圧の調整をその透過特性に合致するよ
う、その投写映像を目で確認しながらその黒と白のバラ
ンスが合うように調整ボリュ−ム２１，２２で調整を行
う。そして、この液晶表示パネル間での出力電圧の調整
後に、モ−ドスイッチ２３を基準計測モ−ドに切り換え
てＣＰＵ内のメモリに基準デ−タの設定を行なう。この
基準計測モ−ドでは、図２に示すような基準信号を入力
選択スイッチ８Ａ，８Ｂ，８Ｃにて各映像出力回路５Ａ
，５Ｂ，５Ｃに入力し、その際の出力電圧（正側の黒電
圧と白電圧、負側の黒電圧と白電圧）をＲ，Ｇ，Ｂの液
晶表示パネルごとにその映像出力回路の数だけ計測用Ａ
／Ｄコンバ−タ１５で取り込む。具体的には、正側の黒
電圧及び白電圧を計測した各映像出力回路分全てＣＰＵ
１７で合計しその映像出力回路数で割って平均値を算出
し、その平均値を正側の黒電圧と白電圧の基準デ−タと
して記憶する。そして、負側はビデオセンタ−回路２５
から供給されるビデオセンタ−電圧（この場合、０Ｖ）
を中心にその正側の黒電圧、白電圧の平均値とビデオセ
ンタ−電圧との差を算出して、その差だけ負側になる電
圧を基準デ−タとして記憶する。これは、正側と負側で
生じる電圧増幅度の差によるビデオセンタ−電圧ズレを
防止するためである。このようにすると、各映像出力回
路５Ａ，５Ｂ，５Ｃ間での出力電圧差がなくまた各液晶
表示パネル間での透過特性にあった出力電圧を得ること
ができ、この出力電圧状態でモ−ドスイッチ２３を自動
補正モ−ドに切り換えると、その出力電圧状態を維持す
るべく垂直ブランキング期間毎に出力電圧補正がＣＰＵ
１７からの補正デ−タにて自動的に行われることになる
。
【０００９】
【発明の効果】上述したように本発明の液晶ディスプレ
イの出力補正回路に依れば、その各信号駆動回路に夫々
映像信号を供給する各映像出力回路間での出力電圧差の
補正を行ないその補正後に他の液晶表示パネルに対する
出力電圧の調整を行なうための補正手段と、その調整後
の各映像出力回路の出力電圧状態を維持するべく分割駆
動時に各映像出力回路からの出力電圧を垂直ブランキン
グ期間毎に夫々計測してその出力電圧状態の補正を行な
うための補正手段とを設けているので、各映像出力回路
間並びに他の液晶表示パネル間での出力電圧の調整が容
易に行なえ、またその後は自動補正が行われてその出力
電圧状態を維持することができるので、Ｒ，Ｇ，Ｂの液
晶表示パネルを用いる液晶プロジェクタ等に用いて好適
なるものである。
イの出力補正回路に依れば、その各信号駆動回路に夫々
映像信号を供給する各映像出力回路間での出力電圧差の
補正を行ないその補正後に他の液晶表示パネルに対する
出力電圧の調整を行なうための補正手段と、その調整後
の各映像出力回路の出力電圧状態を維持するべく分割駆
動時に各映像出力回路からの出力電圧を垂直ブランキン
グ期間毎に夫々計測してその出力電圧状態の補正を行な
うための補正手段とを設けているので、各映像出力回路
間並びに他の液晶表示パネル間での出力電圧の調整が容
易に行なえ、またその後は自動補正が行われてその出力
電圧状態を維持することができるので、Ｒ，Ｇ，Ｂの液
晶表示パネルを用いる液晶プロジェクタ等に用いて好適
なるものである。
【図１】 本発明を実現するための具体的な回路構成
例を示す図。
例を示す図。
【図２】 その基準信号の波形図。
【図３】 本発明を実施するに適した液晶表示パネル
例を示す図。
例を示す図。
【図４】 従来の回路構成例を示す図。
【図５】 その出力電圧の波形図。
【図６】 液晶表示パネルの透過特性図。
１ 液晶表示パネル
２Ａ，２Ｂ，２Ｃ 信号駆動回路
５Ａ，５Ｂ，５Ｃ 映像出力回路
６ Ｄ／Ａコンバ−タ
７ 加算器
９，１０ フルスケ−ル補正用Ｄ／Ａコンバ−タ１２
，１３ オフセット補正用Ｄ／Ａコンバ−タ１５
計測用Ａ／Ｄコンバ−タ １７ ＣＰＵ １８ フルスケ−ル電圧設定用回路 １９ オフセット電圧設定用回路
，１３ オフセット補正用Ｄ／Ａコンバ−タ１５
計測用Ａ／Ｄコンバ−タ １７ ＣＰＵ １８ フルスケ−ル電圧設定用回路 １９ オフセット電圧設定用回路
Claims (4)
- 【請求項１】 水平、垂直方向に複数の画素がマトリ
クス状に配された液晶表示パネルを、その水平方向に複
数分割してその分割数に応じた信号駆動回路で分割駆動
するようにした液晶ディスプレイにおいて、その各信号
駆動回路に夫々映像信号を供給する各映像出力回路間で
の出力電圧差の補正を行ないその補正後に他の液晶表示
パネルに対する出力電圧の調整を行なう第１の補正手段
と、その調整後の各映像出力回路の出力電圧状態を維持
するべく分割駆動時に各映像出力回路からの出力電圧を
所定期間毎に夫々計測してその出力電圧状態の補正を行
なう第２の補正手段とを備えたことを特徴とする液晶デ
ィスプレイの出力補正回路。 - 【請求項２】 前記各映像出力回路は、映像信号をデ
ジタルからアナログに変換して出力する際に最大出力電
圧であるフルスケ−ル電圧が基準電圧によって決定され
るＤ／Ａコンバータと、そのＤ／Ａコンバータからの出
力電圧にオフセット電圧を重畳して出力する加算器とを
夫々有し、前記第１の補正手段は、その各Ｄ／Ａコンバ
ータに１水平走査期間毎に極性が反転する基準電圧を夫
々供給するフルスケ−ル電圧設定用回路と、その各加算
器に１水平走査期間毎に極性が反転するオフセット電圧
を夫々供給するオフセット電圧設定用回路と、その各加
算器間での出力電圧差の補正を行なう補正用ボリュ−ム
と、その補正後にフルスケ−ル電圧設定用回路の基準電
圧とオフセット電圧設定用回路のオフセット電圧とを夫
々調整して他の液晶表示パネルに対する出力電圧の調整
を行なう調整用ボリュ−ムとを有することを特徴とする
請求項１に記載の液晶ディスプレイの出力補正回路。 - 【請求項３】 前記第２の補正手段は、フルスケ−ル
電圧設定用回路からの基準電圧に補正デ−タに基づいた
補正用基準電圧を重畳するフルスケ−ル補正用Ｄ／Ａコ
ンバータと、オフセット電圧設定用回路からのオフセッ
ト電圧に補正デ−タに基づいた補正用オフセット電圧を
重畳するオフセット補正用Ｄ／Ａコンバータと、これら
各補正用Ｄ／Ａコンバータに補正デ−タを供給する補正
制御回路とを有していることを特徴とする請求項１に記
載の液晶ディスプレイの出力補正回路。 - 【請求項４】 前記補正制御回路は、分割駆動時に各
映像出力回路からの出力電圧を所定期間毎に計測する計
測用Ａ／Ｄコンバータと、この計測用Ａ／Ｄコンバータ
からの計測用デ−タを基準デ−タと比較処理してフルス
ケ−ル並びにオフセット補正Ｄ／Ａコンバータに夫々補
正用デ−タを供給するマイクロコンピュ−タとを有し、
このマイクロコンピュ−タは他の液晶表示パネルに対す
る出力電圧の調整後に基準計測モ−ドに設定されて、基
準信号入力時における各映像出力回路からの出力電圧を
計測用Ａ／Ｄコンバータを通じて基準データとして記憶
し、その記憶後に自動補正モ−ドに設定されて、分割駆
動時における各映像出力回路からの出力電圧を基準信号
が入力される映像信号の垂直ブランキング期間毎に計測
用Ａ／Ｄコンバ−タを通して取り込み比較処理すること
を特徴とする請求項３に記載の液晶ディスプレイの出力
補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9106091A JPH04301680A (ja) | 1991-03-28 | 1991-03-28 | 液晶ディスプレイの出力補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9106091A JPH04301680A (ja) | 1991-03-28 | 1991-03-28 | 液晶ディスプレイの出力補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04301680A true JPH04301680A (ja) | 1992-10-26 |
Family
ID=14015961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9106091A Pending JPH04301680A (ja) | 1991-03-28 | 1991-03-28 | 液晶ディスプレイの出力補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04301680A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6310600B1 (en) | 1994-02-25 | 2001-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type device using forcible rewriting |
| JP2006086731A (ja) * | 2004-09-15 | 2006-03-30 | Sony Corp | 信号処理装置及び映像装置 |
-
1991
- 1991-03-28 JP JP9106091A patent/JPH04301680A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6310600B1 (en) | 1994-02-25 | 2001-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type device using forcible rewriting |
| US6614418B2 (en) | 1994-02-25 | 2003-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type electro-optical device and method of driving the same |
| JP2006086731A (ja) * | 2004-09-15 | 2006-03-30 | Sony Corp | 信号処理装置及び映像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8279149B2 (en) | Device for driving a liquid crystal display | |
| US20060238551A1 (en) | Liquid crystal display gamma correction | |
| US7224351B2 (en) | Liquid crystal display and driving device thereof | |
| US7671829B2 (en) | Driving method and driving circuit for color liquid crystal display | |
| JPH06138849A (ja) | 液晶映像表示装置 | |
| JP2001112015A (ja) | 液晶表示装置 | |
| KR101930880B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| JP2006171761A (ja) | 表示装置及びその駆動方法 | |
| US20120001959A1 (en) | Electro-optical device, image processing circuit, and electronic device | |
| US7057593B2 (en) | Liquid crystal display | |
| JP2589567B2 (ja) | 液晶表示装置 | |
| KR100298265B1 (ko) | 시각의존특성보정회로,보정방법및표시장치 | |
| JP2002372960A (ja) | 低い明度フィルタリングによってスパークルアーチファクトを低減する方法および回路 | |
| JPH07333760A (ja) | 自動調整システム | |
| JPH02271389A (ja) | フルカラー液晶表示装置 | |
| JPH04301680A (ja) | 液晶ディスプレイの出力補正回路 | |
| JPH10133633A (ja) | 画像表示装置 | |
| JP2598327B2 (ja) | 映像信号処理装置 | |
| JP2000125225A (ja) | 輝度補正装置 | |
| JP2000098343A (ja) | 色ムラ補正装置 | |
| JP2807569B2 (ja) | 液晶表示装置 | |
| JPH01239590A (ja) | 液晶表示装置 | |
| JPH09218668A (ja) | 液晶表示装置 | |
| JPH04257890A (ja) | 表示装置 | |
| JPH04285992A (ja) | マルチスクリーンディスプレイ装置 |