JPH04297050A - Semiconductor inspection apparatus and preparation of its plane substrate - Google Patents

Semiconductor inspection apparatus and preparation of its plane substrate

Info

Publication number
JPH04297050A
JPH04297050A JP4634591A JP4634591A JPH04297050A JP H04297050 A JPH04297050 A JP H04297050A JP 4634591 A JP4634591 A JP 4634591A JP 4634591 A JP4634591 A JP 4634591A JP H04297050 A JPH04297050 A JP H04297050A
Authority
JP
Japan
Prior art keywords
wiring pattern
probe
semiconductor
flat substrate
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4634591A
Other languages
Japanese (ja)
Inventor
Shin Nakao
中尾 伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4634591A priority Critical patent/JPH04297050A/en
Publication of JPH04297050A publication Critical patent/JPH04297050A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To obtain a semiconductor inspection apparatus having a probe, which can be adapted to the functional test of a semiconductor chip with electrode pads arranged at minute pitches, and which is superior in mechanical strength and durability. CONSTITUTION:A probe is composed of a probe card 10 and a glass substrate 20, which are integrally connected with each other by means of a joint material 17. In the probe card 10 is formed a through hole 11 which is electrically connected to a conductor pattern 22, whereas in the glass substrate 20 is formed a through hole 23 which is electrically connected to a conductor pattern 22. Formed at the end of the conductor pattern 22 is a protuberant electrode 21 which is brought in contact with an electrode pad of a semiconductor element.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明の第1の発明は、半導体
素子の検査装置に関し、特に微小ピッチの電極パッドを
有する半導体素子の機能検査に適用できる半導体検査装
置に関するものである。また、この発明の第2の発明は
、半導体検査装置に用いる突起電極を形成した平板状基
板の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The first aspect of the present invention relates to a semiconductor device testing device, and more particularly to a semiconductor testing device that can be applied to functional testing of semiconductor devices having minute pitch electrode pads. A second aspect of the present invention relates to a method of manufacturing a flat substrate on which protruding electrodes are formed for use in a semiconductor testing device.

【0002】0002

【従来の技術】図4は従来の半導体検査装置のプローブ
部の一例を示す平面図であり、図5は図4のVーV線に
沿った断面図である。図において、1はプローブカード
、2はプローブカード1下面に設けられ、半導体素子の
電極パッドと電気的コンタクトを図るプローブ針、3は
プローブカード1に設けられたスルーホール、4はプロ
ーブ針2とスルーホール3とを電気的に接続する配線パ
ターンである。次に、図4に示した従来の半導体検査装
置のプローブ部を用いた半導体素子の機能検査方法を図
6に基づいて説明する。プローブカード1は半導体検査
装置本体5にコンタクトピン6とスルーホール3とが接
触するように設置される。また、半導体素子7がステー
ジ8上に搭載される。ついで、半導体検査装置本体5も
しくはステージ8を操作して、プローブ針2の先端を半
導体素子7の所望の電極パッド9に接触させる。ここで
、半導体検査装置本体5は、コンタクトピン6、スルー
ホール3、配線パターン4、プローブ針2および電極パ
ッド9を介して、半導体素子7に電力および信号を供給
し、半導体素子7からの出力信号を電極パッド9、プロ
ーブ針2、配線パターン4、スルーホール3およびコン
タクトピン6を介して半導体検査装置本体5が入力し、
半導体素子7が正常か異常かの機能検査を行う。
2. Description of the Related Art FIG. 4 is a plan view showing an example of a probe section of a conventional semiconductor testing device, and FIG. 5 is a sectional view taken along line V--V in FIG. In the figure, 1 is a probe card, 2 is a probe needle provided on the bottom surface of the probe card 1 and makes electrical contact with the electrode pad of a semiconductor element, 3 is a through hole provided in the probe card 1, and 4 is a probe needle 2. This is a wiring pattern that electrically connects the through hole 3. Next, a method for testing the functionality of a semiconductor element using the probe section of the conventional semiconductor testing apparatus shown in FIG. 4 will be described with reference to FIG. Probe card 1 is installed in semiconductor testing device main body 5 so that contact pins 6 and through holes 3 are in contact with each other. Further, the semiconductor element 7 is mounted on the stage 8. Next, the semiconductor testing device main body 5 or the stage 8 is operated to bring the tip of the probe needle 2 into contact with a desired electrode pad 9 of the semiconductor element 7. Here, the semiconductor testing device main body 5 supplies power and signals to the semiconductor element 7 via the contact pins 6, through holes 3, wiring patterns 4, probe needles 2, and electrode pads 9, and outputs the output from the semiconductor element 7. A signal is input to the semiconductor testing device main body 5 via the electrode pad 9, probe needle 2, wiring pattern 4, through hole 3 and contact pin 6,
A functional test is performed to determine whether the semiconductor element 7 is normal or abnormal.

【0003】しかし、図4に示した従来の半導体検査装
置のプローブ構造では、プローブ針2の先端部の位置精
度が悪く、また半導体素子7の電極パッド9のピッチが
微小になるほどプローブ部の製造が困難となるという欠
点があった。さらに、たとえ電極パッド9の微小なピッ
チに対応できるプローブ部が製造できたとしても、プロ
ーブ針2の針径が小さくなり、機械的強度および耐久性
が低下する欠点があった。
However, in the probe structure of the conventional semiconductor testing device shown in FIG. 4, the positional accuracy of the tip of the probe needle 2 is poor, and as the pitch of the electrode pads 9 of the semiconductor element 7 becomes minute, the manufacturing process of the probe part becomes more difficult. The disadvantage was that it was difficult. Furthermore, even if a probe section that can accommodate the fine pitch of the electrode pads 9 could be manufactured, the needle diameter of the probe needle 2 would be small, resulting in a decrease in mechanical strength and durability.

【0004】この改善策として、つぎの半導体検査装置
のプローブ部が提案されている。図7は従来の半導体検
査装置のプローブ部の他の例を示す断面図であり、図に
おいて10はプローブカードであり、このプローブカー
ド10には、スルーホール11およびスルーホール11
と電気的に接触する配線パターン12が形成されている
。13はガラス基板であり、このガラス基板13には、
突起電極14、配線パターン15、および突起電極14
と配線パターン15とを電気的に導通するスルーホール
16が形成されている。さらに、接合材17によって、
プローブカード10の配線パターン12とガラス基板1
3の配線パターン15とが電気的に導通されるとともに
、プローブカード10とガラス基板13とが一体化され
ている。
As an improvement measure for this problem, the following probe section of a semiconductor inspection apparatus has been proposed. FIG. 7 is a cross-sectional view showing another example of the probe section of a conventional semiconductor testing device.
A wiring pattern 12 is formed to be in electrical contact with. 13 is a glass substrate, and this glass substrate 13 has
Protruding electrode 14, wiring pattern 15, and protruding electrode 14
A through hole 16 is formed to electrically connect the wiring pattern 15 and the wiring pattern 15 . Furthermore, by the bonding material 17,
Wiring pattern 12 of probe card 10 and glass substrate 1
The probe card 10 and the glass substrate 13 are electrically connected to each other, and the probe card 10 and the glass substrate 13 are integrated.

【0005】ここで、図8の(a)〜(d)に基づいて
突起電極14を有するガラス基板13の作製について説
明する。まづ、図8の(a)に示すように、ガラス基板
13を選択的にエッチングして貫通孔を形成する。つい
で、図8の(b)に示すように、無電解めっきによりガ
ラス基板13に導体を被覆し、エッチングにより配線パ
ターン15を形成する。ここで、貫通孔内にも導体が被
覆されている。さらに、配線パターン15の部分を絶縁
コートし、電解めっきにより貫通孔内に導体を析出させ
、図8の(c)に示すように導体が充填されたスルーホ
ール16を形成する。最後に、図8の(d)に示すよう
に、ガラス基板13を全面エッチングしてスルーホール
16を突き出させ、突起電極14を形成する。このよう
にガラス基板13上に突起電極14が作製されるので、
突起電極14のピッチを精度よく微小に形成でき、電極
パッド9が微小なピッチの半導体素子7に適応できるプ
ローブ部が得られる。
[0005] Here, the production of the glass substrate 13 having the protruding electrodes 14 will be explained based on FIGS. 8(a) to 8(d). First, as shown in FIG. 8A, the glass substrate 13 is selectively etched to form a through hole. Next, as shown in FIG. 8B, the glass substrate 13 is coated with a conductor by electroless plating, and the wiring pattern 15 is formed by etching. Here, the through hole is also coated with a conductor. Further, the wiring pattern 15 is coated with an insulating coating, and a conductor is deposited in the through hole by electrolytic plating to form a through hole 16 filled with the conductor as shown in FIG. 8(c). Finally, as shown in FIG. 8(d), the entire surface of the glass substrate 13 is etched to make the through holes 16 protrude, thereby forming the protruding electrodes 14. Since the protruding electrode 14 is produced on the glass substrate 13 in this way,
A probe portion is obtained in which the pitch of the protruding electrodes 14 can be precisely formed to a fine pitch, and the electrode pads 9 can be adapted to a semiconductor element 7 having a fine pitch.

【0006】次に、図7に示した従来の半導体検査装置
のプローブ部を用いた半導体素子の機能検査方法を図9
に基づいて説明する。プローブカード10は半導体検査
装置本体5にコンタクトピン6とスルーホール11とが
接触するように設置される。また、半導体素子7がステ
ージ8上に搭載される。ついで、半導体検査装置本体5
もしくはステージ8を操作して、突起電極14の先端を
半導体素子7の所望の電極パッド9に接触させる。ここ
で、半導体検査装置本体5は、コンタクトピン6、スル
ーホール11、配線パターン12、15、スルーホール
16、突起電極14および電極パッド9を介して、半導
体素子7に電力および信号を供給し、半導体素子7から
の出力信号を電極パッド9、突起電極14、スルーホー
ル16、配線パターン12、15、スルーホール11お
よびコンタクトピン6を介して半導体検査装置本体5が
入力し、半導体素子7が正常か異常かの機能検査を行う
Next, FIG. 9 shows a method for testing the function of a semiconductor element using the probe section of the conventional semiconductor testing device shown in FIG.
The explanation will be based on. The probe card 10 is installed in the semiconductor testing device main body 5 so that the contact pins 6 and the through holes 11 are in contact with each other. Further, the semiconductor element 7 is mounted on the stage 8. Next, the semiconductor inspection equipment main body 5
Alternatively, the stage 8 is operated to bring the tip of the protruding electrode 14 into contact with a desired electrode pad 9 of the semiconductor element 7 . Here, the semiconductor testing device main body 5 supplies power and signals to the semiconductor element 7 via the contact pins 6, through holes 11, wiring patterns 12, 15, through holes 16, protruding electrodes 14, and electrode pads 9, The output signal from the semiconductor element 7 is inputted to the semiconductor inspection apparatus main body 5 via the electrode pad 9, the protruding electrode 14, the through hole 16, the wiring patterns 12, 15, the through hole 11, and the contact pin 6, and the semiconductor element 7 is confirmed to be normal. Perform a functional test to determine if there is an abnormality.

【0007】[0007]

【発明が解決しようとする課題】従来の半導体検査装置
は以上のように、プローブ針2により半導体素子7の電
極パッド9と電気的コンタクトをとっていたので、プロ
ーブ針2の先端部の位置精度が悪く、電極パッド9の微
小なピッチの半導体素子7に対応できないという課題が
あった。あるいは、プローブ針2の代わりに、ガラス基
板13を全面エッチングしてスルーホール16を突き出
して形成した突起電極14を用いて半導体素子7の電極
パッド9と電気的コンタクトをとっていたので、ガラス
基板13の全面エッチングの際にスルーホール16の導
体も腐食され、突起電極14がとれてしまうことが発生
し、プローブ部の製造が難しいという課題があった。こ
の発明の第1の発明は、上記のような課題を解決するた
めになされたもので、微小な電極パッドピッチに対応で
き、十分な機械的強度および耐久性を有するプローブ部
を備えた半導体検査装置を得ることを目的とする。また
、この発明の第2の発明は、上記のような課題を解決す
るためになされたもので、半導体検査装置に用いられる
プローブ部の平板状基板に、十分な機械的強度および耐
久性を有し、微小なピッチの突起電極を安定して形成で
きる平板状基板の製造方法を得ることを目的とする。
[Problems to be Solved by the Invention] As described above, in the conventional semiconductor testing apparatus, since the probe needle 2 makes electrical contact with the electrode pad 9 of the semiconductor element 7, the positional accuracy of the tip of the probe needle 2 has to be improved. There was a problem that the electrode pads 9 were not suitable for semiconductor elements 7 having a small pitch. Alternatively, instead of the probe needle 2, a protruding electrode 14 formed by etching the entire surface of the glass substrate 13 and protruding a through hole 16 was used to make electrical contact with the electrode pad 9 of the semiconductor element 7. When etching the entire surface of the probe 13, the conductor of the through hole 16 was also corroded, causing the protruding electrode 14 to come off, making it difficult to manufacture the probe section. The first invention of the present invention was made to solve the above-mentioned problems, and is a semiconductor inspection device that is capable of responding to a minute electrode pad pitch and is equipped with a probe section that has sufficient mechanical strength and durability. The purpose is to obtain equipment. The second invention of the present invention has been made to solve the above-mentioned problems, and is to provide a flat substrate of a probe section used in a semiconductor inspection device with sufficient mechanical strength and durability. Another object of the present invention is to provide a method for manufacturing a flat substrate that can stably form protruding electrodes with a minute pitch.

【0008】[0008]

【課題を解決するための手段】この発明の第1の発明に
係る半導体検査装置は、プローブ部が、半導体素子の電
極パッドに当接するための複数の突起電極と、電気導電
性材料を充填した複数のスルーホールと、その突起電極
と同一面に形成され、かつ、突起電極とスルーホールと
を電気的に接続する配線パターンとを有する平板状基板
を具備するものである。また、この発明の第2の発明に
係る半導体検査装置の平板状基板の製造方法は、平板状
基板に複数の貫通孔を形成した後、この貫通孔内に電気
導電性材料を被覆して複数のスルーホールを形成する工
程と、平板状基板の一方の面に電気導電性材料を被覆し
た後、パターニングにより前記スルーホールと電気的に
接続する配線パターンを形成する工程と、平板状基板の
配線パターンを形成した面上にフォトレジストを被覆し
、突起電極を形成する領域に対応する配線パターン上の
フォトレジストを除去した後、フォトレジスト除去領域
に電気導電性材料を析出成長させて突起電極を形成する
工程とを有するものである。
[Means for Solving the Problems] A semiconductor testing device according to a first aspect of the present invention has a probe portion that includes a plurality of protruding electrodes for contacting electrode pads of a semiconductor element and is filled with an electrically conductive material. The device includes a flat substrate having a plurality of through holes and a wiring pattern formed on the same surface as the protruding electrodes and electrically connecting the protruding electrodes and the through holes. Further, in the method for manufacturing a flat substrate of a semiconductor inspection device according to the second aspect of the present invention, after forming a plurality of through holes in a flat substrate, the through holes are coated with an electrically conductive material. a step of forming a through hole in the planar substrate, a step of coating one surface of the flat substrate with an electrically conductive material and then forming a wiring pattern electrically connected to the through hole by patterning, and a step of forming a wiring pattern on the flat substrate. After coating the patterned surface with photoresist and removing the photoresist on the wiring pattern corresponding to the area where the protruding electrode is to be formed, an electrically conductive material is deposited and grown in the area where the photoresist is removed to form the protruding electrode. It has a step of forming.

【0009】[0009]

【作用】この発明の第1の発明においては、平板状基板
の同一面に突起電極と配線パターンとを形成する構造を
とっているので、平板状基板の全面エッチングをするこ
となく、配線パターン上に突起電極を形成できる。また
、この発明の第2の発明においては、平板状基板に電気
導電性材料を被覆した後パターニングして配線パターン
を形成し、さらにフォトレジストをマスクとしてこの配
線パターン上に電気導電性材料を析出成長させて突起電
極を形成しているので、平板状基板の全面エッチングを
することなく、十分な機械的強度および耐久性を有する
微小なピッチの突起電極を形成できる。
[Operation] In the first aspect of the present invention, since the protruding electrode and the wiring pattern are formed on the same surface of the flat substrate, the wiring pattern can be formed without etching the entire surface of the flat substrate. Protruding electrodes can be formed on the surface. In the second aspect of the present invention, a flat substrate is coated with an electrically conductive material and then patterned to form a wiring pattern, and the electrically conductive material is further deposited on the wiring pattern using a photoresist as a mask. Since the protruding electrodes are formed by growing the protruding electrodes, it is possible to form protruding electrodes with a minute pitch that have sufficient mechanical strength and durability without etching the entire surface of the flat substrate.

【0010】0010

【実施例】以下、この発明の実施例を図について説明す
る。図1はこの発明の第1の発明による半導体検査装置
に用いられるプローブ部の一実施例を示す平面図、図2
は図1の要部断面図であり、図において図7に示す従来
の半導体検査装置のプローブ部と同一または相当部分に
は同一符号を付し、その説明を省略する。図においてに
、20はガラス基板であり、このガラス基板20には、
突起電極21、この突起電極21と電気的に接続する配
線パターン22、およびこの配線パターン22と電気的
に導通するスルーホール23が形成され、平板状基板を
構成している。このガラス基板20の配線パターン22
は、スルーホール23を介して接合材17によってプロ
ーブカード10の配線パターン12と電気的に接続され
ている。さらに、プローブカード10とガラス基板20
とは、接合材17によって一体化され、プローブ部を構
成している。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Examples of the present invention will be described below with reference to the drawings. FIG. 1 is a plan view showing an embodiment of a probe section used in a semiconductor inspection device according to the first aspect of the present invention, and FIG.
1 is a cross-sectional view of a main part of FIG. 1, and in the figure, the same or corresponding parts as the probe section of the conventional semiconductor testing apparatus shown in FIG. 7 are given the same reference numerals, and the explanation thereof will be omitted. In the figure, 20 is a glass substrate, and this glass substrate 20 includes:
A protruding electrode 21, a wiring pattern 22 electrically connected to the protruding electrode 21, and a through hole 23 electrically connected to the wiring pattern 22 are formed to constitute a flat substrate. Wiring pattern 22 of this glass substrate 20
is electrically connected to the wiring pattern 12 of the probe card 10 via the through hole 23 by the bonding material 17 . Furthermore, a probe card 10 and a glass substrate 20
are integrated with a bonding material 17 to form a probe section.

【0011】ここで、上記の突起電極21を有するガラ
ス基板20の製造方法について、図3の(a)〜(g)
に示すこの発明の第2の発明による平板状基板の製造方
法に基づいて説明する。まづ、図3の(a)に示すよう
に、ガラス基板20を選択的にエッチングして貫通孔を
形成する。ついで、図3の(b)に示すように、無電解
めっきにより貫通孔内壁面および接合部24をメタライ
ズする。つぎに、図3の(c)に示すよに、電解めっき
により貫通孔内に導体を析出させて、スルーホール23
を形成する。そして、無電解めっきによりガラス基板2
0の一方の面に導体を被覆した後、フォトレジストを塗
布し、フォトマスクを用いて露光現像し、導体の不要部
分をエッチングし、フォトレジストを除去するにより図
3の(d)に示すように配線パターン22を形成する。 さらに、ガラス基板20の配線パターン22が形成され
た面上にフォトレジストを塗布した後、フォトマスクを
用いて露光現像して、図3の(e)に示すように、突起
電極21を形成する部分が開口したフォトレジスト25
を形成し、図3の(f)に示すように、電解めっきによ
りフォトレジスト25の開口部に導体を析出させる。最
後に、フォトレジスト25を除去して、図3の(g)に
示すように、突起電極21を形成する。
Here, regarding the manufacturing method of the glass substrate 20 having the above-mentioned protruding electrodes 21, the steps (a) to (g) in FIGS.
A description will be given based on the method for manufacturing a flat substrate according to the second aspect of the present invention shown in FIG. First, as shown in FIG. 3A, the glass substrate 20 is selectively etched to form a through hole. Then, as shown in FIG. 3(b), the inner wall surface of the through hole and the joint portion 24 are metalized by electroless plating. Next, as shown in FIG. 3(c), a conductor is deposited in the through hole by electrolytic plating to form a conductor in the through hole 23.
form. Then, the glass substrate 2 is formed by electroless plating.
After coating one side of the conductor with a conductor, a photoresist is applied, exposed and developed using a photomask, unnecessary parts of the conductor are etched, and the photoresist is removed to form a structure as shown in Figure 3(d). A wiring pattern 22 is formed. Further, a photoresist is applied on the surface of the glass substrate 20 on which the wiring pattern 22 is formed, and then exposed and developed using a photomask to form the protruding electrodes 21 as shown in FIG. 3(e). Photoresist 25 with a partially open area
A conductor is deposited in the opening of the photoresist 25 by electrolytic plating, as shown in FIG. 3(f). Finally, the photoresist 25 is removed to form the protruding electrode 21 as shown in FIG. 3(g).

【0012】このように、上記実施例では、突起電極2
1と配線パターン22とがガラス基板20の同一面に形
成される構造をとっているので、フォトリソ技術を用い
て配線パターン22および突起電極21を形成すること
ができ、位置精度が高く、微小なピッチの突起電極21
を安定して製造できる。さらに、電解めっきにより配線
パターン22上に突起電極21を形成しているので、機
械的強度および耐久性に優れている。
As described above, in the above embodiment, the protruding electrode 2
1 and the wiring pattern 22 are formed on the same surface of the glass substrate 20. Therefore, the wiring pattern 22 and the protruding electrode 21 can be formed using photolithography technology, with high positional accuracy and minute Pitch protruding electrode 21
can be manufactured stably. Furthermore, since the protruding electrodes 21 are formed on the wiring pattern 22 by electrolytic plating, mechanical strength and durability are excellent.

【0013】ここで、上記実施例のプローブ部を用いた
この発明の半導体検査装置は、図7に示す従来のプロー
ブ部を用いた従来の半導体検査装置と同様に半導体素子
の機能検査を行うことができる。
Here, the semiconductor testing device of the present invention using the probe section of the above embodiment can perform functional testing of semiconductor elements in the same way as the conventional semiconductor testing device using the conventional probe section shown in FIG. Can be done.

【0014】なお、上記実施例では、突起電極21およ
び配線パターン22を形成する際に電解めっきを用いて
説明しているが、この発明はこれに限定されるものでな
く、スクリーン印刷技術あるいは蒸着技術等であっても
同様の効果が得られる。また、上記実施例では、プロー
ブカード10とガラス基板20とを接合してプローブ部
を構成して説明しているが、ガラス基板20単体でプロ
ーブ部を構成し、ガラス基板20のスルーホール23と
半導体検査装置本体5のプローブピン6とを接触させて
、半導体素子7の機能検査を行っても、同様の効果が得
られる。
[0014] In the above embodiment, electrolytic plating is used to form the protruding electrodes 21 and the wiring patterns 22, but the present invention is not limited thereto, and screen printing technology or vapor deposition may be used. A similar effect can be obtained using technology. Further, in the above embodiment, the probe section is constructed by joining the probe card 10 and the glass substrate 20, but the probe section is constructed by the glass substrate 20 alone, and the through holes 23 of the glass substrate 20 and The same effect can be obtained even if the function test of the semiconductor element 7 is performed by bringing the probe pin 6 of the semiconductor testing device main body 5 into contact with the probe pin 6 of the semiconductor testing device main body 5.

【0015】[0015]

【発明の効果】以上のようにこの発明の第1の発明によ
れば、プローブ部が、半導体素子の電極パッドに当接す
るための複数の突起電極と、電気導電性材料を充填した
複数のスルーホールと、その突起電極と同一面に形成さ
れ、かつ、突起電極とスルーホールとを電気的に接続す
る配線パターンとを有する平板状基板を具備しているの
で、突起電極の位置精度を向上でき、微小ピッチの突起
電極を形成でき、電極パッドが微小なピッチの半導体素
子の機能検査に適応できる半導体検査装置が得られる効
果がある。また、この発明の第2の発明によれば、平板
状基板に電気導電性材料を被覆した後パターニングして
配線パターンを形成し、さらにフォトレジストをマスク
としてこの配線パターン上に電気導電性材料を析出成長
させて突起電極を形成しているので、平板状基板の全面
エッチングをすることなく、半導体検査装置に用いられ
るプローブ部の平板状基板に、十分な機械的強度および
耐久性を有し、微小なピッチの突起電極を安定して形成
できる平板状基板の製造方法が得られる効果がある。
As described above, according to the first aspect of the present invention, the probe portion includes a plurality of protruding electrodes for contacting electrode pads of a semiconductor element, and a plurality of through holes filled with an electrically conductive material. Since it is equipped with a flat substrate having a hole and a wiring pattern formed on the same surface as the protruding electrode and electrically connecting the protruding electrode and the through hole, the positional accuracy of the protruding electrode can be improved. This has the effect of providing a semiconductor testing device that can form protruding electrodes with a minute pitch and is applicable to functional testing of semiconductor elements with electrode pads that have a minute pitch. According to the second aspect of the present invention, a flat substrate is coated with an electrically conductive material and then patterned to form a wiring pattern, and then the electrically conductive material is coated on the wiring pattern using a photoresist as a mask. Since the protruding electrodes are formed by precipitation growth, the flat substrate of the probe part used in semiconductor inspection equipment has sufficient mechanical strength and durability without the need for etching the entire surface of the flat substrate. This has the effect of providing a method for manufacturing a flat substrate that can stably form protruding electrodes with a minute pitch.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】この発明の第1の発明による半導体検査装置に
用いられるプローブ部の一実施例を示す平面図である。
FIG. 1 is a plan view showing an embodiment of a probe section used in a semiconductor testing device according to a first aspect of the present invention.

【図2】図1に示すこの発明の第1の発明による半導体
検査装置に用いられるプローブ部の要部断面図である。
FIG. 2 is a sectional view of a main part of a probe section used in the semiconductor testing device according to the first aspect of the invention shown in FIG. 1;

【図3】(a)〜(g)はそれぞれこの発明の第2の発
明による突起電極を有するガラス基板の製造工程を説明
するための工程断面図である。
FIGS. 3A to 3G are process cross-sectional views for explaining the manufacturing process of a glass substrate having protruding electrodes according to the second aspect of the present invention.

【図4】従来の半導体検査装置に用いられるプローブ部
の一例を示す平面図である。
FIG. 4 is a plan view showing an example of a probe section used in a conventional semiconductor testing device.

【図5】図4に示すプローブ部のVーV線に沿った断面
図である。
FIG. 5 is a cross-sectional view of the probe section shown in FIG. 4 taken along line V-V.

【図6】図4に示す従来のプローブ部を用いた半導体検
査装置による半導体素子の検査状態を説明する断面図で
ある。
6 is a cross-sectional view illustrating a state of testing a semiconductor element by a semiconductor testing apparatus using the conventional probe section shown in FIG. 4. FIG.

【図7】従来の半導体検査装置に用いられるプローブ部
の他の例を示す断面図である。
FIG. 7 is a cross-sectional view showing another example of a probe section used in a conventional semiconductor testing device.

【図8】(a)〜(d)はそれぞれ図7に示す従来の半
導体検査装置に用いられるプローブ部を構成するガラス
基板の製造工程を説明するための工程断面図である。
8A to 8D are process cross-sectional views for explaining the manufacturing process of a glass substrate constituting a probe section used in the conventional semiconductor testing device shown in FIG. 7, respectively;

【図9】図7に示す従来のプローブ部を用いた半導体検
査装置による半導体素子の検査状態を説明する断面図で
ある。
9 is a cross-sectional view illustrating a state of testing a semiconductor element by a semiconductor testing apparatus using the conventional probe section shown in FIG. 7. FIG.

【符号の説明】[Explanation of symbols]

10  プローブカード 11  スルーホール 12  配線パターン 17  接合材 20  ガラス基板(平板状基板) 21  突起電極 22  配線パターン 23  スルーホール 10 Probe card 11 Through hole 12 Wiring pattern 17 Bonding material 20 Glass substrate (flat substrate) 21 Protruding electrode 22 Wiring pattern 23 Through hole

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  プローブ部により半導体素子の電極パ
ッドと電気的コンタクトをとり、前記半導体素子の検査
を行う半導体検査装置において、前記プローブ部は平板
状基板を有し、前記平板状基板は、前記電極パッドに当
接するための複数の突起電極と、電気導電性材料を充填
した複数のスルーホールと、前記突起電極と同一面に形
成され、かつ、前記突起電極と前記スルーホールとを電
気的に接続する配線パターンとを備えたことを特徴とす
る半導体検査装置。
1. A semiconductor testing apparatus for testing the semiconductor element by making electrical contact with an electrode pad of a semiconductor element by a probe part, wherein the probe part has a flat substrate, and the flat substrate has a flat substrate. a plurality of protruding electrodes for contacting the electrode pads; a plurality of through holes filled with an electrically conductive material; A semiconductor inspection device comprising a wiring pattern for connection.
【請求項2】  プローブ部を構成する平板状基板に形
成された突起電極により半導体素子と電気的コンタクト
をとり、前記半導体素子の検査を行う半導体検査装置に
おける前記平板状基板の製造方法において、前記平板状
基板に複数の貫通孔を形成した後、前記貫通孔内に電気
導電性材料を被覆して複数のスルーホールを形成する工
程と、前記平板状基板の一方の面に電気導電性材料を被
覆した後、パターニングにより前記スルーホールと電気
的に接続する配線パターンを形成する工程と、前記平板
状基板の前記配線パターンを形成した面上にフォトレジ
ストを被覆し、前記突起電極を形成する領域に対応する
前記配線パターン上の前記フォトレジストを除去した後
、前記フォトレジスト除去領域に電気導電性材料を析出
成長させて前記突起電極を形成する工程とを有する半導
体検査装置の平板状基板の製造方法。
2. A method for manufacturing the flat substrate in a semiconductor inspection apparatus in which the semiconductor element is inspected by making electrical contact with the semiconductor element by a protruding electrode formed on the flat substrate constituting the probe section, After forming a plurality of through holes in a flat substrate, the through holes are coated with an electrically conductive material to form a plurality of through holes, and one surface of the flat substrate is coated with an electrically conductive material. After coating, a step of forming a wiring pattern electrically connected to the through hole by patterning, and coating a photoresist on the surface of the flat substrate on which the wiring pattern is formed, and a region where the protruding electrode is formed. After removing the photoresist on the wiring pattern corresponding to the wiring pattern, forming the protruding electrode by depositing and growing an electrically conductive material in the photoresist removed area. Method.
JP4634591A 1991-03-12 1991-03-12 Semiconductor inspection apparatus and preparation of its plane substrate Pending JPH04297050A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4634591A JPH04297050A (en) 1991-03-12 1991-03-12 Semiconductor inspection apparatus and preparation of its plane substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4634591A JPH04297050A (en) 1991-03-12 1991-03-12 Semiconductor inspection apparatus and preparation of its plane substrate

Publications (1)

Publication Number Publication Date
JPH04297050A true JPH04297050A (en) 1992-10-21

Family

ID=12744554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4634591A Pending JPH04297050A (en) 1991-03-12 1991-03-12 Semiconductor inspection apparatus and preparation of its plane substrate

Country Status (1)

Country Link
JP (1) JPH04297050A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH075071A (en) * 1993-02-25 1995-01-10 Hughes Aircraft Co Test probe for liquid crystal display panel
JPH07209335A (en) * 1994-01-12 1995-08-11 Noboru Shinkai Contact head and its manufacturing method and connecting method
JPH11337581A (en) * 1999-04-27 1999-12-10 Nec Corp Probe card
US6114864A (en) * 1996-04-15 2000-09-05 Nec Corporation Probe card with plural probe tips on a unitary flexible tongue
US6759258B2 (en) 1997-05-09 2004-07-06 Renesas Technology Corp. Connection device and test system
JP2005183143A (en) * 2003-12-18 2005-07-07 Alps Electric Co Ltd Electrical contact structure body and its manufacturing method
JP2011069829A (en) * 1994-11-15 2011-04-07 Formfactor Inc Probe card assembly, kit, and method for using them

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH075071A (en) * 1993-02-25 1995-01-10 Hughes Aircraft Co Test probe for liquid crystal display panel
JPH07209335A (en) * 1994-01-12 1995-08-11 Noboru Shinkai Contact head and its manufacturing method and connecting method
JP2011069829A (en) * 1994-11-15 2011-04-07 Formfactor Inc Probe card assembly, kit, and method for using them
US6114864A (en) * 1996-04-15 2000-09-05 Nec Corporation Probe card with plural probe tips on a unitary flexible tongue
US6759258B2 (en) 1997-05-09 2004-07-06 Renesas Technology Corp. Connection device and test system
US7285430B2 (en) 1997-05-09 2007-10-23 Hitachi, Ltd. Connection device and test system
US7541202B2 (en) 1997-05-09 2009-06-02 Renesas Technology Corp. Connection device and test system
JPH11337581A (en) * 1999-04-27 1999-12-10 Nec Corp Probe card
JP2005183143A (en) * 2003-12-18 2005-07-07 Alps Electric Co Ltd Electrical contact structure body and its manufacturing method

Similar Documents

Publication Publication Date Title
US5926029A (en) Ultra fine probe contacts
US6374487B1 (en) Method of making a connection to a microelectronic element
US5723347A (en) Semi-conductor chip test probe and process for manufacturing the probe
KR100968183B1 (en) Metalized elastomeric probe structure
US20050227383A1 (en) Manufacturing method of semiconductor integrated circuit device and probe card
JPH07114227B2 (en) Wafer test probe
KR100787160B1 (en) Inspection apparatus of testing a flat panel display and method of fabricating the same
JPH04297050A (en) Semiconductor inspection apparatus and preparation of its plane substrate
US20060071677A1 (en) Flexible circuit with micro-sized probe tips and a method of making the same
US6660541B2 (en) Semiconductor device and a manufacturing method thereof
JPH09203749A (en) Probe head for semiconductor lsi inspection device, and manufacture thereof
KR0151151B1 (en) Quartz probe device
JPH01123157A (en) Probe head for semiconductor lsi inspecting apparatus and preparation thereof
TW201303309A (en) Probe card and manufacturing method thereof
KR20080105346A (en) Substrate for mounting probe in probe card, probe card and manufacturing method thereof
CN112285395A (en) Probe card and manufacturing method thereof
JP2004317162A (en) Probe card, probe pin, and manufacturing method thereof
JP3936600B2 (en) Contact probe and manufacturing method thereof
JPH11326376A (en) Mold using resist, manufacture thereof, contact probe and manufacture thereof
JP3902438B2 (en) Contact probe and manufacturing method thereof
JP2003121469A (en) Probe manufacturing method and probe card manufacturing method
JP4077665B2 (en) Contact probe manufacturing method
JP3446636B2 (en) Contact probe and probe device
KR100743978B1 (en) Contact element for probe card and method for producing the same
KR101334458B1 (en) A Probe Structure And Making Method For The Same