JPH0429485A - Picture display device - Google Patents

Picture display device

Info

Publication number
JPH0429485A
JPH0429485A JP13334690A JP13334690A JPH0429485A JP H0429485 A JPH0429485 A JP H0429485A JP 13334690 A JP13334690 A JP 13334690A JP 13334690 A JP13334690 A JP 13334690A JP H0429485 A JPH0429485 A JP H0429485A
Authority
JP
Japan
Prior art keywords
voltage
deflection
horizontal
current
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13334690A
Other languages
Japanese (ja)
Inventor
Norihiko Hironaka
廣中 範彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP13334690A priority Critical patent/JPH0429485A/en
Publication of JPH0429485A publication Critical patent/JPH0429485A/en
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Details Of Television Scanning (AREA)

Abstract

PURPOSE:To prevent the luminance change and the color deviation by converting deflection data in a deflection memory to an analog current by a D/A converter and converting it to an analog voltage by an operational amplifier and inputting it to a differential amplifier to amplify the voltage and giving a deflecting signal to a horizontal deflecting electrode. CONSTITUTION:Deflection data sent from the deflection memory is converted to an analog current by a D/A converter 50 and is converted to an analog voltage by an operational amplifier 52 and its feedback resistor 52. The analog voltage is inputted to a transistor TR 54 and is shifted by a cascade TR 56 and a resistor 58. Thereafter, the current is amplified by a TR 64 to give horizontal deflecting signals h and h' to horizontal deflecting electrodes 18 and 18' by output buffer TRs 69 and 70. Thus, the variance in center voltage and amplitude voltage of the horizontal deflecting signal due to the voltage variance of horizontal deflecting high power and horizontal deflecting power or the temperature change is difficult, and a picture display device free from luminance change and color deviation is realized.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、スクリーン上の画面を垂直方向に複数の区分
に分割したときのそれぞれの区分毎に電子ビームを発生
させ、各区分毎にそれぞれの電子ビームを垂直方向に偏
向して複数のラインを表示し全体として画像を表示する
画像表示装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention generates an electron beam for each division when a screen on a screen is vertically divided into a plurality of divisions, and generates an electron beam for each division. The present invention relates to an image display device that displays a plurality of lines by deflecting a beam in the vertical direction to display an image as a whole.

従来の技術 従来の画像表示素子の基本的な構造を第3図に示して説
明する。
2. Description of the Related Art The basic structure of a conventional image display device will be explained with reference to FIG.

この表示素子は後方からアノード側に向かって順に背面
電極1、ビーム源としての線陰極2、ビーム引き出し電
極3、ビーム流制御電極4、収束電極5、水平偏向電極
6、垂直偏向電極7、スクリーン板8、等々が配置され
て構成されており、これらが真空容器の内部に収納され
ている。
This display element consists of a back electrode 1, a line cathode 2 as a beam source, a beam extraction electrode 3, a beam flow control electrode 4, a focusing electrode 5, a horizontal deflection electrode 6, a vertical deflection electrode 7, and a screen in order from the back to the anode side. A plate 8, etc. are arranged, and these are housed inside the vacuum container.

ビーム源としての線陰極2は水平方向に線状に分布する
電子ビームを発生するように水平方向に張られており、
線陰極2はさらに垂直方向に間隔をもって複数本(本説
明では2イ〜2トの7本のみ示している。)設けられて
いる0本構成では線陰極の間隔は3■、本数は30本設
けられているものとして、前記線陰極を2イ〜27とす
る。前記線陰極の間隔は自由に大きくとることはできず
、後述する垂直偏向電極7とスクリーン8の間隔により
規制されている。これらの線陰極2の構成として10〜
30μmφのタングステン棒の表面に酸化物陰極材料を
塗布している。前記の線陰極は後述するように、上方の
線陰極2イから下方の27まで順番に一定時間ずつ電子
ビームを放出するように制御される。背面電極1は該当
する線陰極以外の線陰極からの電子ビームの発生を抑止
すると共に、電子ビームをアノード方向のみに押し出す
作用もしている。第3図では真空容器は記していないが
、背面電極lを利用して真空容器と一体となす構造をと
ることも可能である。ビーム引き出し電極3は線陰極2
イ〜27のそれぞれと対向する水平方向に一定間隔で多
数個差べて設けられた貫通孔10を有する導電板11で
あり、線陰極2から放出された電子ビームをその貫通孔
10を通して取り出す0次に制御電極4は線陰極2イ〜
27のそれぞれと対向する位置に貫通孔14を有する垂
直方向に長い導電板15で構成されており、所定間隔を
介して水平方向に複数個並設されている。本構成では1
20本の制御電極用導電板15a〜15nが設けられて
いる(第3図では8本のみ図示している)、制御電極4
は前記ビーム引き出し電極3により水平方向に区分され
た電子ビームのそれぞれの通過量を、映像信号の絵素に
対応して、しかも後述する水平偏向のタイミングに同期
させて制御している。
A line cathode 2 serving as a beam source is stretched horizontally so as to generate an electron beam distributed linearly in the horizontal direction.
Furthermore, in the configuration in which a plurality of line cathodes 2 are provided at intervals in the vertical direction (in this explanation, only 7 line cathodes 2A to 2G are shown), the line cathode spacing is 3cm, and the number of line cathodes is 30. The line cathodes provided are 2i to 27. The distance between the line cathodes cannot be freely increased, but is regulated by the distance between the vertical deflection electrode 7 and the screen 8, which will be described later. The configuration of these line cathodes 2 is 10~
An oxide cathode material is applied to the surface of a 30 μmφ tungsten rod. As will be described later, the line cathodes are controlled to sequentially emit electron beams from the upper line cathode 2a to the lower line cathode 27 for a fixed period of time. The back electrode 1 has the function of suppressing the generation of electron beams from line cathodes other than the corresponding line cathode, and also has the function of pushing the electron beams only toward the anode. Although the vacuum container is not shown in FIG. 3, it is also possible to adopt a structure in which it is integrated with the vacuum container using the back electrode l. Beam extraction electrode 3 is line cathode 2
It is a conductive plate 11 having a large number of through holes 10 provided at regular intervals in the horizontal direction facing each of A to 27, and the electron beam emitted from the line cathode 2 is taken out through the through holes 10. Next, the control electrode 4 is connected to the line cathode 2
The conductive plate 15 is made up of a vertically long conductive plate 15 having a through hole 14 at a position facing each of the conductive plates 27, and a plurality of conductive plates 15 are arranged in parallel in the horizontal direction at predetermined intervals. In this configuration, 1
Twenty conductive plates 15a to 15n for control electrodes are provided (only eight are shown in FIG. 3), and the control electrode 4
controls the amount of passage of each of the electron beams divided horizontally by the beam extraction electrode 3 in correspondence with the picture elements of the video signal and in synchronization with the timing of horizontal deflection, which will be described later.

収束電極5は、制御電極4に設けられた各貫通孔14と
対向する位置に貫通孔16を有する導電板17で、電子
ビームを収束している。水平偏向電極6は、前記貫通孔
16のそれぞれ水平方向の両サイドに沿って垂直方向に
複数本配置された導電板18.18’で構成されており
、それぞれの導電板には水平偏向用電圧が印可されてい
る。各絵素ごとの電子ビームはそれぞれ水平方向に偏向
され、スクリーン8上でR,G、Bの各蛍光体を順次照
射して発光している0本構成では、電子ビームごとに2
トリオ分偏向している。垂直偏向電極7は、前記貫通孔
16のそれぞれ垂直方向の中間の位置に水平方向に複数
本配置された導電板19.19’で構成されており、垂
直偏向用電圧が印加され、電子ビームを垂直方向に偏向
している0本構成では、一対の電極19.19’によっ
て1本の線陰極から生した電子ビームを垂直方向に8ラ
イン分偏向している。そして31個で構成された垂直偏
向電極7によって、30本の線陰極のそれぞれに対応す
る30対の垂直偏向導電体対が構成され、スクリーン上
8に垂直方向に240本の水平走査ラインを描いている
。前記に説明したように本構成では水平偏向電極6、垂
直偏向電極7をそれぞれ複数本クシ状に張り巡らしてい
る。さらに水平、垂直の各偏向電極間の距離に比べると
スクリーン8までの距離を長く設定することにより、小
さな偏向量で電子ビームをスクリーン8に照射させるこ
とが可能となる。これにより水平、垂直偏向電極 出来る。スクリーン8は第3図に示すように、ガラス板
21の裏面に蛍光体20をストライプ状に塗布して構成
している。また図示していないがメタルバンク、カーボ
ンも塗布されている。蛍光体20は制御電極4の1つの
貫通孔14を通過する電子ビームを水平方向に偏向する
ことにより、R,G、  Bの3色の蛍光体対を2トリ
オ分照射するように設けられており、垂直方向にストラ
イプ状に塗布している。第3図において、スクリーン8
に記入した破線は複数本の線陰極2のそれぞれに対応し
て表示される垂直方向の区分を示し、2点鎖線は複数本
の制御電極4の各々に対応して表示される水平方向の区
分を示す、破線、2点鎖線で仕切られた1つの区画の拡
大図を第4図に示す。
The focusing electrode 5 is a conductive plate 17 having a through hole 16 at a position facing each through hole 14 provided in the control electrode 4, and focuses the electron beam. The horizontal deflection electrode 6 is composed of a plurality of conductive plates 18 and 18' arranged vertically along both horizontal sides of the through hole 16, and each conductive plate is provided with a voltage for horizontal deflection. is stamped. The electron beams for each picture element are each deflected in the horizontal direction, and in the zero beam configuration in which R, G, and B phosphors are sequentially irradiated on the screen 8 to emit light, each electron beam is deflected horizontally.
It is deflected by a trio. The vertical deflection electrode 7 is composed of a plurality of conductive plates 19 and 19' arranged horizontally at vertically intermediate positions of the through holes 16, and a vertical deflection voltage is applied to the conductive plates 19 and 19'. In the zero-line configuration in which the electron beam is deflected in the vertical direction, the electron beam generated from one line cathode is deflected by eight lines in the vertical direction by a pair of electrodes 19 and 19'. The 31 vertical deflection electrodes 7 constitute 30 pairs of vertical deflection conductors corresponding to each of the 30 line cathodes, and draw 240 horizontal scanning lines in the vertical direction on the screen 8. ing. As explained above, in this configuration, a plurality of horizontal deflection electrodes 6 and a plurality of vertical deflection electrodes 7 are each arranged in a comb shape. Further, by setting the distance to the screen 8 longer than the distance between the horizontal and vertical deflection electrodes, it becomes possible to irradiate the screen 8 with the electron beam with a small deflection amount. This creates horizontal and vertical deflection electrodes. As shown in FIG. 3, the screen 8 is constructed by coating the back surface of a glass plate 21 with phosphor 20 in a striped pattern. Although not shown, a metal bank and carbon are also coated. The phosphor 20 is provided so that two trios of phosphor pairs of three colors R, G, and B are irradiated by horizontally deflecting an electron beam passing through one through hole 14 of the control electrode 4. It is applied vertically in stripes. In Figure 3, screen 8
The broken lines drawn in indicate the vertical divisions displayed corresponding to each of the plurality of line cathodes 2, and the two-dot chain lines indicate the horizontal divisions displayed corresponding to each of the plurality of control electrodes 4. FIG. 4 shows an enlarged view of one compartment partitioned by broken lines and two-dot chain lines.

第4図に示すように、水平方向では2トリオ分のRC,
、Bの蛍光体、垂直方向では8ライン分の幅を有してい
る。1区画の大きさは本例では水平方向1■、垂直方向
3■である。尚第4図ではR,G、Bの各々3色の蛍光
体はストライブ状に図示しているが、デルタ状に配置し
ても良い、ただしデルタ状に配置したときはそれに適合
した水平偏向、垂直偏向波形を印加する必要がある。尚
第3図では説明の都合で縦横の寸法比が実際のスクリー
ンに表示したイメージと異なっている。また本構成では
、制御電極4の1つの貫通孔14に対してR,G、Bの
蛍光体が2トリオ分設けられているが、1トリオ分ある
いは3トリオ分以上で構成されていても良い、ただし制
御電極4にはlトリオ、あるいは3トリオ以上のR,G
、B映像信号が順次加えられ、それに同期して水平偏向
をする必要がある。
As shown in Figure 4, in the horizontal direction, RC for two trios,
, B has a width of 8 lines in the vertical direction. In this example, the size of one section is 1 square in the horizontal direction and 3 square in the vertical direction. In Figure 4, the phosphors of each of the three colors R, G, and B are shown in a stripe shape, but they may also be arranged in a delta shape. , it is necessary to apply a vertical deflection waveform. In FIG. 3, for convenience of explanation, the aspect ratio is different from the image displayed on the actual screen. Further, in this configuration, two trios of R, G, and B phosphors are provided for one through hole 14 of the control electrode 4, but it may be configured with one trio or more than three trios. However, the control electrode 4 has one trio or three or more trios of R, G.
, B video signals are applied sequentially, and it is necessary to perform horizontal deflection in synchronization with them.

次にこの表示素子を駆動するための駆動回路の動作を、
第5図を参照して説明する。まず電子ビームをスクリー
ン8に照射して表示する駆動部分の説明を行う、電源回
路22は表示素子の各電極に所定のバイアス電圧を印加
するための回路で、背面電極1にはVl、ビーム出し電
極3にはv3、収束電極5には■5、スクリーン8には
v8の直流電圧を印加する。線陰極駆動回路26は、垂
直同期信号Vと水平同期信号Hを用いて線陰極駆動パル
ス(イ〜マ)を作成する。第6図にそのタイミング図を
示す、各線陰極2イ〜27は第6図(イ〜マ)に示すよ
うに、駆動パルスが高電位の間に電流が流れて加熱され
ており、駆動パルス(イ〜マ)が低電位の期間に電子を
放出するように加熱状態が保持される。これにより30
本の線陰極2イ〜27より、それぞれ低電位の駆動パル
ス(イ〜マ)が加えられた8水平走査期間のみ電子が放
出される。高電位が加えられる期間には、前面電極1と
ビーム引出し電極3とに加えられているバイアス電圧に
よって定められた線陰極2の周辺における電位よりも線
陰極2イ〜27に加えれらている電位のほうが高くなる
ため、線陰極からは電子が放出されない、1!面を構成
するには、上方の線陰極2イから下方の線陰極27まで
順次8走査期間ずつ電位を切り替えて行けば良い。
Next, the operation of the drive circuit for driving this display element is as follows.
This will be explained with reference to FIG. First, we will explain the driving part that irradiates the screen 8 with an electron beam to display the image.The power supply circuit 22 is a circuit for applying a predetermined bias voltage to each electrode of the display element. A DC voltage of v3 is applied to the electrode 3, a DC voltage of 5 is applied to the converging electrode 5, and a DC voltage of v8 is applied to the screen 8. The line cathode drive circuit 26 uses the vertical synchronization signal V and the horizontal synchronization signal H to create line cathode drive pulses (I-MA). The timing chart is shown in FIG. 6. As shown in FIG. 6 (I to M), each line cathode 2A to 27 is heated by a current flowing while the drive pulse is at a high potential. The heated state is maintained such that electrons (i to ma) emit electrons during periods of low potential. This results in 30
Electrons are emitted from the book line cathodes 2a to 27 only during eight horizontal scanning periods to which low potential drive pulses (i to ma) are applied. During the period when a high potential is applied, the potential applied to the line cathodes 2-27 is lower than the potential around the line cathode 2 determined by the bias voltage applied to the front electrode 1 and the beam extraction electrode 3. is higher, so no electrons are emitted from the line cathode, 1! To form a surface, it is sufficient to sequentially switch the potential from the upper line cathode 2a to the lower line cathode 27 every 8 scanning periods.

次に偏向部分の説明を行う、偏向電圧発生回路40は、
ダイレクトメモリアクセスコローラ(以下DMAコント
ローラと称す)41、偏向電圧波形記憶用メモリ(以下
偏向メモリと称す)42、水平偏向信号発生器43h、
垂直偏向信号発生器43v等によって構成され、垂直偏
向信号v、v’及び水平偏向信号り、h’を発生する。
Next, the deflection voltage generation circuit 40, whose deflection part will be explained, is as follows.
Direct memory access controller (hereinafter referred to as DMA controller) 41, deflection voltage waveform storage memory (hereinafter referred to as deflection memory) 42, horizontal deflection signal generator 43h,
It is composed of a vertical deflection signal generator 43v and the like, and generates vertical deflection signals v, v' and horizontal deflection signals h'.

本構成においては垂直偏向信号に関して、オーバースキ
ャンを考慮して、lフィールドで240水平走査期間を
表示している。またそれぞれのラインに対応する垂直偏
向位置情報を記憶しているメモリアドレスエリアを第1
フイールド及び第2フイールドに分けそれぞれ1&uの
メモリ容量ををしている0表示する際は該当の偏向メモ
リ42からデータを読みだして垂直偏向信号発生器43
Vでアナログ信号に変換して、垂直偏向電極7に加えて
いる。前記の偏向メモリ42に記憶された垂直偏向位置
情報は8水平走査期間毎にほぼ規則性のあるデータで構
成されており、偏向信号に変換された波形もほぼ8段階
の垂直偏向信号となっているが前記のように2フイ一ル
ド分のメモリ容量を有して、各水平走査線毎に位置を微
調整できるようにしている。また水平偏向信号に対して
は、1水平走査期間に6段階に電子ビームを水平偏向さ
せる必要性と水平走査毎に偏向位置を微調整可能なよう
にメモリを持っている。
In this configuration, regarding the vertical deflection signal, 240 horizontal scanning periods are displayed in the l field, taking overscan into consideration. In addition, the memory address area that stores the vertical deflection position information corresponding to each line is
The field and the second field each have a memory capacity of 1&u. When displaying 0, data is read from the corresponding deflection memory 42 and the vertical deflection signal generator 43
The signal is converted into an analog signal by V and applied to the vertical deflection electrode 7. The vertical deflection position information stored in the deflection memory 42 is composed of almost regular data for every 8 horizontal scanning periods, and the waveform converted into a deflection signal is also a vertical deflection signal with approximately 8 levels. However, as mentioned above, it has a memory capacity for two fields, so that the position can be finely adjusted for each horizontal scanning line. Regarding the horizontal deflection signal, it is necessary to horizontally deflect the electron beam in six stages during one horizontal scanning period, and a memory is provided so that the deflection position can be finely adjusted for each horizontal scanning.

従って1フレ一ム間に480水平走査期間表示するとし
て、480x 6 =2880ハイドのメモリが必要で
あるが、第1フイールドと第2フイールドのデータを共
用しているために、実際には1440バイトのメモリを
使用している0表示の際は各水平走査ラインに対応した
偏向情報を前記偏向メモリ42から読み出して、垂直偏
向信号発生器43Vでアナログ信号に偏向して、水平偏
向電極6に加えている。
Therefore, assuming that 480 horizontal scanning periods are displayed between one frame, 480 x 6 = 2880 hides of memory are required, but since the data of the first field and the second field are shared, the memory is actually 1440 bytes. When displaying 0 using the memory, the deflection information corresponding to each horizontal scanning line is read out from the deflection memory 42, deflected into an analog signal by the vertical deflection signal generator 43V, ing.

水平偏向信号発生器43hの動作を第2図と水平偏向信
号の波形を示す第7図を用いて説明する。
The operation of the horizontal deflection signal generator 43h will be explained using FIG. 2 and FIG. 7 showing the waveform of the horizontal deflection signal.

偏向メモリ42から水平偏向データを読みだしD/Aコ
ンバータ50に送りアナログ電流に変換する。
Horizontal deflection data is read from the deflection memory 42 and sent to the D/A converter 50 where it is converted into an analog current.

アナログ電流は、ベース接地したトランジスタ80と、
カレントミラーのトランジスタ82.83でレベルシフ
トしている。レベルシフトされたアナログ電流は抵抗器
86で電圧変換され増幅器92に入力される。帰還抵抗
器93.94で決まる増幅変倍された水平偏向信号り、
  h’を、水平偏向電極18.18’に印加する。こ
こでトランジスタ87、抵抗器89゜90、91、可変
抵抗器88は、第7図に示す水平偏向信号の中心電圧H
cを決めている。
The analog current is transmitted through a transistor 80 whose base is grounded,
The level is shifted by current mirror transistors 82 and 83. The level-shifted analog current is converted into voltage by a resistor 86 and input to an amplifier 92. The amplified and scaled horizontal deflection signal determined by feedback resistors 93 and 94,
h' is applied to the horizontal deflection electrode 18.18'. Here, the transistor 87, the resistors 89, 90, 91, and the variable resistor 88 are connected to the center voltage H of the horizontal deflection signal shown in FIG.
Deciding on c.

要約すると、垂直周期のうちの垂直帰IIA期間を除い
た表示期間に、線陰極2イ〜27のうちの低電位の駆動
パルスが印加されている線陰極から放出された電子ビー
ムは、ビーム引出し電極3によって水平方向に120区
分に分割され、120本の電子ビーム列を構成している
。この電子ビームは、後述するように各区分毎に制御電
極4によってビームの通過量がwi御され、収束電極5
によって収束された後、第6図に示すようにほぼ6段階
に変化する一対の水平偏向信号り、h’を加えられた水
平偏向電極18.18’等により、各水平表示期間にス
クリーン8のR1,Gl、BlおよびR2G2,82等
の蛍光体に順次、水平表示期間/6ずつ照射される。か
くして、各水平ラインのラスターは120個の各区分毎
に電子ビームをR1,G1、B1およびR2,G2.B
2に該当する映像信号によって変調することにより、ス
クリーン8の上にカラー画像を表示する事ができる。
To summarize, during the display period excluding the vertical blanking period of the vertical period, the electron beam emitted from the line cathode 2A to 27 to which a low potential drive pulse is applied is beam extracted. It is horizontally divided into 120 sections by the electrodes 3, forming 120 electron beam rows. As will be described later, the amount of beam passing through the electron beam is controlled by a control electrode 4 for each section, and a focusing electrode 5
As shown in FIG. 6, the horizontal deflection electrodes 18, 18', etc., to which h' is applied, produce a pair of horizontal deflection signals that change in approximately six steps, as shown in FIG. The phosphors such as R1, Gl, Bl and R2G2, 82 are sequentially irradiated for each horizontal display period/6. Thus, each horizontal line raster directs the electron beam in each of the 120 sections to R1, G1, B1 and R2, G2 . B
A color image can be displayed on the screen 8 by modulating it with a video signal corresponding to 2.

次に電子ビームの変調制御部分について説明する。まず
第5図において、信号入力端子23R,23G  23
Bに加えられたR、G、Bの各映像信号は、120組の
サンプルホールド回路組、31a〜31nに加えられる
。各サンプルホールド組31a〜31nはそれぞれR1
用、Gl用、Bl用、およびR2用G2用、B2用の6
個のサンプルホールド回路で構成されている。サンプリ
ングパルス発生回路34は、水平周期(63,5μ5e
c)のうちの水平表示期間(約50 u 5ec)に、
前記120紐のサンプルホールド回路31a〜31nの
各々R1用、Gl用、Bl用、およびR2用、G2用、
B2用のサンプルホールド回路に対応する720個(1
20X6)のサンプリングパルスRal〜Rn2を順次
発生する。前記720個のサンプリングパルスがそれぞ
れ120組のサンプルホールド回路M31a〜31nに
6個ずつ加えられ、これによって各サンプルホールド回
路組には、lラインを120個に区分したときのそれぞ
れの2絵素分のR1,Gl、Bl、R2,G2.B2の
各映像信号が個別にサンプリングされホールドされる。
Next, the modulation control portion of the electron beam will be explained. First, in FIG. 5, signal input terminals 23R, 23G 23
The R, G, and B video signals added to B are applied to 120 sample-and-hold circuit sets 31a to 31n. Each sample hold group 31a to 31n is R1
, Gl, Bl, and R2, G2, B2, 6
It consists of several sample and hold circuits. The sampling pulse generation circuit 34 has a horizontal period (63,5μ5e
During the horizontal display period (approximately 50 u 5ec) of c),
Each of the 120 strings of sample hold circuits 31a to 31n is for R1, for Gl, for Bl, and for R2, for G2,
720 pieces (1 piece) corresponding to the sample hold circuit for B2
20×6) sampling pulses Ral to Rn2 are sequentially generated. Six of the 720 sampling pulses are applied to each of the 120 sample-and-hold circuits M31a to 31n, so that each sample-and-hold circuit group has two picture elements for each of the 120 divisions of the l line. R1, Gl, Bl, R2, G2. Each B2 video signal is individually sampled and held.

サンプルホールドされた120組のR1,GIBl、R
2,G2.B2の映像信号はlライン分のサンプルホー
ルド終了後に120&llのメモリ32a〜32nに転
送パルスtによって一斉に転送され、ここで次の1水平
走査期間保持される。保持された信号は120個のスイ
ッチング回路35a〜35nに加えられる。スイッチン
グ回路35a〜35nはそれぞれがR1,Gl、Bl、
R2,G2.B2の個別入力端子とそれらを順次切り替
えて出力する共通出力端子とを有する回路により構成さ
れたもので、スイッチングパルス発生回路36から加え
られるスイッチングパルスrl、gl、bl、r2゜g
2.b2によって同時に切り替え制御される。
120 sample-held pairs of R1, GIBl, R
2, G2. After the sample and hold for one line has been completed, the B2 video signal is transferred all at once to the memories 32a to 32n of 120 & 11 by a transfer pulse t, where it is held for the next one horizontal scanning period. The held signals are applied to 120 switching circuits 35a-35n. The switching circuits 35a to 35n each have R1, Gl, Bl,
R2, G2. This circuit is composed of a circuit having individual input terminals of B2 and a common output terminal that sequentially switches and outputs them, and generates switching pulses rl, gl, bl, r2゜g applied from the switching pulse generation circuit 36.
2. Switching is controlled simultaneously by b2.

前記スイッチングパルスrl、gl、bl、r2゜g2
.b2は、各水平表示期間を6分割して、水平表示期間
/6ずつスイッチング回路35a〜35nを切り替えR
1,Gl、Bl、R2,G2.B2の各映像信号を時分
割して順次出力し、パルス幅変調回路37a〜37nに
供給している。各スイッチング回路35a〜35nの出
力は、120組のパルス幅変調(以下PWMと称す)回
路37a〜37nに加えられ、R1,G1.B1.R2
、G2.B2の各映像信号の大きさに応してパルス幅変
調され出力される。このパルス幅変調回路37a〜37
nの出力は電子ビームを変調するための制御信号として
表示素子の制mW極4の120本の導電板15a〜15
nにそれぞれ個別に加えられる。
The switching pulses rl, gl, bl, r2°g2
.. b2 divides each horizontal display period into 6 and switches the switching circuits 35a to 35n for each horizontal display period/6.
1, Gl, Bl, R2, G2. The B2 video signals are time-divided and sequentially output, and supplied to the pulse width modulation circuits 37a to 37n. The output of each switching circuit 35a-35n is applied to 120 sets of pulse width modulation (hereinafter referred to as PWM) circuits 37a-37n, R1, G1 . B1. R2
, G2. The pulse width is modulated according to the magnitude of each B2 video signal and output. These pulse width modulation circuits 37a to 37
The output of 120 conductive plates 15a to 15 of the control mW pole 4 of the display element is used as a control signal for modulating the electron beam.
n separately.

次に水平偏向と表示のタイミングについて説明する。ス
イッチング回路35a〜35nにおけるRIGl、Bl
、R2□ G2.B2の映像信号の切り替えと、水平偏
向駆動回路41による電子ビームR1、Gl、Bl、R
2,G2.B2の蛍光体への水平偏向の切り替えタイミ
ングと順序が完全に−致するように同期制御されている
。これにより電子ビームがR1蛍光体に照射されている
ときには、その電子ビームの照射量がR1制御信号によ
って制御され、以下Gl、Bl、R2,G2.B2につ
いても同様に制御されて、各絵素のRL、Gl。
Next, horizontal deflection and display timing will be explained. RIGl and Bl in the switching circuits 35a to 35n
, R2□ G2. B2 video signal switching and electron beams R1, Gl, Bl, R by the horizontal deflection drive circuit 41
2, G2. The switching timing and order of the horizontal deflection to the B2 phosphor are synchronously controlled so that they completely match. As a result, when the R1 phosphor is irradiated with the electron beam, the irradiation amount of the electron beam is controlled by the R1 control signal, and the following Gl, Bl, R2, G2 . B2 is similarly controlled, and the RL and Gl of each picture element.

Bl、R2,G2.B2各蛍光体の発光がその絵素のR
1,Gl、Bl、R2,G2.B2の映像信号によって
それぞれ制御されることにより、各絵素が入力の映像信
号にしたがって発光表示されるのである。かかる制御が
1ライン分の120&ll (各2絵素ずつ)分間時に
実行されて、1ライン240絵素の映像が表示され、さ
らに1フイールド240本のラインについて上方のライ
ンから順次行われて、スクリーン8上に画像が表示され
る。さらに上記の諸動作が入力映像信号の1フイールド
毎に繰り返されて、テレビジョン信号等がスクリーン8
に表示される。
Bl, R2, G2. B2 The light emission of each phosphor corresponds to the R of that picture element.
1, Gl, Bl, R2, G2. By being controlled by the B2 video signal, each picture element is displayed by emitting light according to the input video signal. Such control is executed for 1 line of 120&ll (2 picture elements each) minutes to display an image of 240 picture elements for 1 line, and then sequentially executed for 240 lines of 1 field from the upper line to display the screen. The image is displayed on 8. Furthermore, the above operations are repeated for each field of the input video signal, and the television signal etc.
will be displayed.

尚、本構成に必要な基本クロックは第5図に示すパルス
発生回路39から供給されており、水平同期信号H1及
び垂直同期信号Vでタイミングをコントロールしている
The basic clock necessary for this configuration is supplied from a pulse generation circuit 39 shown in FIG. 5, and the timing is controlled by a horizontal synchronizing signal H1 and a vertical synchronizing signal V.

発明が解決しようとする課題 しかしながら上記のような水平偏向信号発生器43hの
構成では、水平偏向高電源75や水平偏向低電源76の
電圧が変動すると水平偏向信号の中心電圧Hcが変動す
る。又カラントミラーのトランジスタ82.83のコレ
クターエミッタ電圧が違うため、温度よりミラー係数が
変化し水平偏向信号の振幅電圧Hdが変化する。水平偏
向信号の中心電圧HC1振幅電圧Hdが変化することに
より、電子ビームのビーム径が変動したり、偏向角度が
変動するため、輝度変化や色ズレを起こしたりするとい
う課題を有していた。
Problems to be Solved by the Invention However, in the configuration of the horizontal deflection signal generator 43h as described above, when the voltages of the horizontal deflection high power supply 75 and the horizontal deflection low power supply 76 fluctuate, the center voltage Hc of the horizontal deflection signal fluctuates. Furthermore, since the collector-emitter voltages of the current mirror transistors 82 and 83 are different, the mirror coefficient changes depending on the temperature, and the amplitude voltage Hd of the horizontal deflection signal changes. As the center voltage HC1 and amplitude voltage Hd of the horizontal deflection signal change, the beam diameter of the electron beam changes and the deflection angle changes, resulting in brightness changes and color shifts.

本発明は、上記課題に鑑み、水平偏向信号の中心電圧や
振幅電圧が変動しにくい回路を実現し、輝度変化や色ズ
レを起こさない画像表示装置を提供するものである。
In view of the above problems, the present invention provides an image display device that realizes a circuit in which the center voltage and amplitude voltage of a horizontal deflection signal are less likely to fluctuate, and does not cause brightness changes or color shifts.

課題を解決するための手段 上記課題を解決するために本発明の画像表示装置は、電
子ビームが照射されることにより発光する蛍光体が塗布
されたスクリーンと、上記スクリーン上画面を垂直方向
に区分した各垂直区分毎に電子ビームを発生する複数の
線陰極と、電子ビームを偏向するための偏向データを記
憶している偏向メモリと、偏向データをアナログ電流に
変換するデジタル−アナログ変換器(D/Aコンバータ
)と、アナログ電流を電圧に変換するオペアンプおよび
抵抗器と、変換された電圧を差動増幅するトランジスタ
および抵抗器と、カスケード接続しているトランジスタ
と、差動増幅の電流源を構成しているトランジスタ、抵
抗器および!#と、差動増幅された電圧を電流増幅する
トランジスタと、その電流増幅の電流源であるトランジ
スタおよび抵抗器と、出力バッファのトランジスタと、
増幅度を決める帰還抵抗器と、増幅器に電源電圧を与え
る水平偏向高電源および水平偏向低電源とを有するもの
である。
Means for Solving the Problems In order to solve the above problems, the image display device of the present invention has a screen coated with a phosphor that emits light when irradiated with an electron beam, and a screen above the screen that is vertically divided. a plurality of line cathodes that generate an electron beam for each vertical segment, a deflection memory that stores deflection data for deflecting the electron beam, and a digital-to-analog converter (D) that converts the deflection data into an analog current. /A converter), an operational amplifier and resistor that converts analog current to voltage, a transistor and resistor that differentially amplifies the converted voltage, and cascade-connected transistors, forming a current source for differential amplification. Transistors, resistors and! #, a transistor that current amplifies the differentially amplified voltage, a transistor and a resistor that are current sources for the current amplification, and an output buffer transistor,
It has a feedback resistor that determines the degree of amplification, and a horizontal deflection high power supply and a horizontal deflection low power supply that supply a power supply voltage to the amplifier.

作用 本発明は上記した構成によって、偏向メモリの偏向デー
タをD/Aコンバータによってアナログ電流に変換しオ
ペアンプによってアナログ電圧にする。そのアナログ電
圧を差動増幅器に入れ電圧増幅し、電流増幅、出力バッ
ファのトランジスタを通して水平偏向電極に偏向信号を
与える。オペアンプ以後の増幅器の増幅度は、帰還抵抗
器によって決まる。帰還抵抗器の基準電圧をグランドに
して、電圧シフトをカスケードトランジスタで達成して
いるため、水平偏向高電源や水平偏向低電源の電圧が変
動しても水平偏向信号の中心電圧や振幅電圧が変動する
ことはない。
Effect of the Invention With the above-described configuration, the present invention converts the deflection data in the deflection memory into an analog current using a D/A converter and converts it into an analog voltage using an operational amplifier. The analog voltage is applied to a differential amplifier for voltage amplification, current amplification, and output buffer transistors to provide a deflection signal to the horizontal deflection electrode. The amplification degree of the amplifier after the operational amplifier is determined by the feedback resistor. Since the reference voltage of the feedback resistor is grounded and the voltage shift is achieved with a cascade transistor, the center voltage and amplitude voltage of the horizontal deflection signal will not change even if the voltage of the horizontal deflection high power supply or horizontal deflection low power supply fluctuates. There's nothing to do.

実施例 以下本発明の一実施例の画像表示装置について、図面を
参照しながら説明する。第1図は本発明の一実施例にお
ける画像表示装置の水平偏向信号発生回路の回路図を示
すものである。
Embodiment Hereinafter, an image display device according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a circuit diagram of a horizontal deflection signal generation circuit of an image display device according to an embodiment of the present invention.

第1図において、50は偏向メモリからの水平偏向デー
タをアナログ電流に変換するD/Aコンバータ、51は
オペアンプ、52は抵抗器、53はオペアンプ基準電源
、54〜57はトランジスタ、58〜61は抵抗器、6
2はt流源用電源、63はカスケードベースミ源、64
〜65はトランジスタ、66〜68は抵抗器、69〜7
0はトランジスタ、71〜74は抵抗器、75は水平偏
向高電源、76は水平偏向低電源である。
In FIG. 1, 50 is a D/A converter that converts horizontal deflection data from the deflection memory into an analog current, 51 is an operational amplifier, 52 is a resistor, 53 is an operational amplifier reference power supply, 54 to 57 are transistors, and 58 to 61 are Resistor, 6
2 is a t-current source power supply, 63 is a cascade basemi source, 64
-65 are transistors, 66-68 are resistors, 69-7
0 is a transistor, 71 to 74 are resistors, 75 is a horizontal deflection high power supply, and 76 is a horizontal deflection low power supply.

以上のように構成された画像表示装置の水平偏向信号発
生回路について、以下その動作について説明する。
The operation of the horizontal deflection signal generation circuit of the image display device configured as described above will be explained below.

偏向メモ1月2から送られてきた偏向データは、D/A
コンバータ50によってアナログ電流に変換され、オペ
アンプ52とその帰還抵抗器52によってアナログ電圧
に変換される。変換されたアナログ電圧の下限はオペア
ンプ基準電1l153によって決まる。アナログ電圧は
差動増幅器を構成しているトランジスタ54に入り、カ
スケードトランジスタ56と抵抗器58で電圧シフトさ
れた後、トランジスタ64で電流増幅されて出力バッフ
ァトランジスタ69゜70によって水平偏向電極18.
18’に水平偏向信号り、h’を与える ここで、オペアンプ以後の増幅器の増幅度は帰還抵抗器
73.74によって決まる。トランジスタ57、抵抗器
59〜61、電流源用電源62は、差動増幅器の電流源
、トランジスタ65、抵抗器66〜68は、電流増幅用
のトランジスタ64の電流源を構成している。
Deflection Memo The deflection data sent from January 2nd is D/A.
It is converted to an analog current by a converter 50 and converted to an analog voltage by an operational amplifier 52 and its feedback resistor 52. The lower limit of the converted analog voltage is determined by the operational amplifier reference voltage 11153. The analog voltage enters a transistor 54 constituting a differential amplifier, is voltage shifted by a cascade transistor 56 and a resistor 58, is current amplified by a transistor 64, and is sent to the horizontal deflection electrode 18.
A horizontal deflection signal h' is applied to 18'. Here, the amplification degree of the amplifier after the operational amplifier is determined by the feedback resistors 73 and 74. The transistor 57, the resistors 59 to 61, and the current source power supply 62 constitute a current source of the differential amplifier, and the transistor 65 and the resistors 66 to 68 constitute a current source of the transistor 64 for current amplification.

抵抗器71.72は出力バッファトランジスタ6970
の保護抵抗器である。D/Aコンバータ50は、コンプ
リメンタリなアナログ電流が出力されており上記の回路
を二つ持つことにより、対象な水平偏向信号り、  h
’を水平偏向電極18.18’に与えることができる。
Resistors 71 and 72 are output buffer transistors 6970
It is a protective resistor. The D/A converter 50 outputs complementary analog currents, and by having two of the above circuits, the symmetrical horizontal deflection signal is generated.
' can be applied to the horizontal deflection electrode 18.18'.

以上のように本実施例よれば、 水平偏向高1tsや水平偏向像を源の電圧変動、温度変
化による水平偏向信号の中心電圧や振幅電圧を変動しに
<<シている。
As described above, according to this embodiment, the horizontal deflection height 1ts and the horizontal deflection image are controlled so that the center voltage and amplitude voltage of the horizontal deflection signal are not varied due to source voltage fluctuations or temperature changes.

発明の効果 以上のように本発明によれば、電子ビームが照射される
ことにより発光する蛍光体が塗布されたスクリーンと、
上記スクリーン上画面を垂直方向に区分した各垂直区分
毎に電子ビームを発生する複数の線陰極と、電子ビーム
を偏向するための偏向データを記憶している偏向メモリ
と、偏向データをアナログ電流に変換するデジタル−ア
ナログ変換器と、アナログ電流を電圧に変換するオペア
ンプおよび抵抗器と、変換された電圧を差動増幅するト
ランジスタおよび抵抗器と、カスケード接続しているト
ランジスタと、差動増幅器の電流源を構成しているトラ
ンジスタ、抵抗器およびt′fIJと、差動増幅された
電圧を電流増幅するトランジスタと、その電流増幅の電
流源であるトランジスタおよび、抵抗器と、出力バッフ
ァのトランジスタと、増幅度を決める帰還抵抗器と、増
幅器に電源電圧を与える水平偏向高を源および水平偏向
低電源のを設けることにより、水平偏向高tIN+や水
平偏向低電源の電圧変動、温度変化による水平偏向信号
の中心電圧や振幅電圧が変動しにくい回路を実現し、輝
度変化や色ズレを起こさない画像表示装置を実現できる
Effects of the Invention As described above, according to the present invention, there is provided a screen coated with a phosphor that emits light when irradiated with an electron beam;
A plurality of line cathodes that generate electron beams for each vertical division of the above-mentioned screen, a deflection memory that stores deflection data for deflecting the electron beam, and a deflection data that is converted into an analog current. A digital-to-analog converter for converting, an operational amplifier and a resistor for converting an analog current into a voltage, a transistor and a resistor for differentially amplifying the converted voltage, a cascaded transistor, and a current of the differential amplifier. A transistor, a resistor, and t'fIJ that constitute a source, a transistor that current amplifies the differentially amplified voltage, a transistor that is a current source for the current amplification, a resistor, and a transistor that is an output buffer. By providing a feedback resistor that determines the amplification degree, and a horizontal deflection high source and a horizontal deflection low power source that provide the power supply voltage to the amplifier, horizontal deflection signals due to horizontal deflection height tIN+, voltage fluctuations of the horizontal deflection low power source, and temperature changes are provided. It is possible to realize a circuit in which the center voltage and amplitude voltage of the circuit do not easily fluctuate, and to realize an image display device that does not cause brightness changes or color shifts.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例における画像表示装置の水平
偏向信号発生回路の回路図、 第2図は従来の画像表示装置の水平偏向信号発生回路の
回路図、 第3図は本発明で用いられる画像表示素子の分解斜視図
、 第4図は同画像表示素子の蛍光面の拡大図、第5図は同
画像表示装置の駆動回路ブロック図、第6図は同画像表
示装置の動作説明のための波形図、 第7図は同画像表示装置の水平偏向信号の波形図である
。 50・・・・・・D/Aコンバータ、51・・・・・・
オペアンプ、52・・・・・・抵抗器、53・・・・・
・オペアンプ基準電源、54〜57・・・・・・トラン
ジスタ、58〜61・・・・・・抵抗器、62・・・・
・・it流源用を源、63・・・・・・カスケードヘー
ス電源、64〜65・・・・・・トランジスタ、66〜
68・・・・・・抵抗器、69〜70・・・・・・トラ
ンジスタ、71〜74・・・・・・抵抗器、75・・・
・・・水平偏向高を源、76・・・・・・水平偏向像x
i。 代理人の氏名 弁理士 粟野重孝 はか1名第 図 水平方向の1区分 第 図
FIG. 1 is a circuit diagram of a horizontal deflection signal generation circuit of an image display device according to an embodiment of the present invention, FIG. 2 is a circuit diagram of a horizontal deflection signal generation circuit of a conventional image display device, and FIG. 3 is a circuit diagram of a horizontal deflection signal generation circuit of a conventional image display device. FIG. 4 is an enlarged view of the fluorescent screen of the image display device used, FIG. 5 is a block diagram of the driving circuit of the image display device, and FIG. 6 is an explanation of the operation of the image display device. FIG. 7 is a waveform diagram of the horizontal deflection signal of the image display device. 50...D/A converter, 51...
Operational amplifier, 52...Resistor, 53...
- Operational amplifier reference power supply, 54-57...Transistor, 58-61...Resistor, 62...
...source for IT current source, 63...cascade heath power supply, 64~65...transistor, 66~
68...Resistor, 69-70...Transistor, 71-74...Resistor, 75...
...Horizontal deflection height is the source, 76...Horizontal deflection image x
i. Name of agent: Patent attorney Shigetaka Awano (1 person) Figure 1 Horizontal division Figure

Claims (1)

【特許請求の範囲】 電子ビームが照射されることにより発光する蛍光体が塗
布されたスクリーンと、 上記スクリーン上画面を垂直方向に区分した各垂直区分
毎に電子ビームを発生する複数の線陰極と、 電子ビームを偏向するための偏向データを記憶している
偏向メモリと、 偏向データをアナログ電流に変換するデジタル−アナロ
グ変換器と、 アナログ電流を電圧に変換するオペアンプおよび抵抗器
と、 変換された電圧を差動増幅するトランジスタおよび抵抗
器と、 カスケード接続しているトランジスタと、 差動増幅器の電流源を構成しているトランジスタ、抵抗
器および電源と、 差動増幅された電圧を電流増幅するトランジスタと、 その電流増幅の電流源であるトランジスタおよび抵抗器
と、 出力バッファのトランジスタと、 増幅度を決める帰還抵抗器と、 増幅器に電源電圧を与える水平偏向高電源および水平偏
向低電源とを備えた画像表示装置。
[Claims] A screen coated with a phosphor that emits light when irradiated with an electron beam, and a plurality of line cathodes that generate an electron beam in each vertical section of the above-mentioned screen. , a deflection memory that stores deflection data for deflecting the electron beam, a digital-to-analog converter that converts the deflection data to analog current, and an operational amplifier and a resistor that converts the analog current to voltage. Transistors and resistors that differentially amplify voltage, cascade-connected transistors, transistors, resistors, and power supply that constitute the current source of the differential amplifier, and transistors that amplify the differentially amplified voltage. , a transistor and a resistor that are the current source for the current amplification, a transistor for the output buffer, a feedback resistor that determines the degree of amplification, and a horizontal deflection high power supply and a horizontal deflection low power supply that supply the power supply voltage to the amplifier. Image display device.
JP13334690A 1990-05-23 1990-05-23 Picture display device Pending JPH0429485A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13334690A JPH0429485A (en) 1990-05-23 1990-05-23 Picture display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13334690A JPH0429485A (en) 1990-05-23 1990-05-23 Picture display device

Publications (1)

Publication Number Publication Date
JPH0429485A true JPH0429485A (en) 1992-01-31

Family

ID=15102574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13334690A Pending JPH0429485A (en) 1990-05-23 1990-05-23 Picture display device

Country Status (1)

Country Link
JP (1) JPH0429485A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009132343A (en) * 2007-12-03 2009-06-18 Bridgestone Cycle Co Brake lever adjustment device
JP2011036923A (en) * 2009-08-06 2011-02-24 Chugoku Electric Power Co Inc:The Crimping tool cover

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63206072A (en) * 1987-02-23 1988-08-25 Matsushita Electric Ind Co Ltd Image display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63206072A (en) * 1987-02-23 1988-08-25 Matsushita Electric Ind Co Ltd Image display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009132343A (en) * 2007-12-03 2009-06-18 Bridgestone Cycle Co Brake lever adjustment device
JP2011036923A (en) * 2009-08-06 2011-02-24 Chugoku Electric Power Co Inc:The Crimping tool cover

Similar Documents

Publication Publication Date Title
JPH0429485A (en) Picture display device
JPH04176282A (en) Picture display device
JP2800402B2 (en) Image display device
JP2553739B2 (en) Image display device
JPH07177446A (en) Image display device
JPH0766696A (en) Triangular wave generating circuit, image display device, and back electrode driving method
JP3118873B2 (en) Image display device
JPH04183089A (en) Performance evaluating device for picture display device
JPH0420184A (en) Picture display device
JPH0414969A (en) Picture display device
JPH06141271A (en) Picture display device
JPH04188975A (en) Image display device
JPH04179033A (en) Picture-image display apparatus
JPH0554836A (en) Image display unit
JPH11224621A (en) Image display device
JPH04111595A (en) Performance evaluation device for picture display device
JPH0435379A (en) Picture display device
JPH0527699A (en) Adjustment device of picture display device
JPH06332393A (en) Image display device
JPH03201786A (en) Picture display device
JPH07226898A (en) Picture display device
JPH04183090A (en) Performance evaluating device for picture display device
JPH05347740A (en) Image display device
JPH06350944A (en) Picture display device
JPH07219472A (en) Image display device