JP2553739B2 - Image display device - Google Patents

Image display device

Info

Publication number
JP2553739B2
JP2553739B2 JP2137806A JP13780690A JP2553739B2 JP 2553739 B2 JP2553739 B2 JP 2553739B2 JP 2137806 A JP2137806 A JP 2137806A JP 13780690 A JP13780690 A JP 13780690A JP 2553739 B2 JP2553739 B2 JP 2553739B2
Authority
JP
Japan
Prior art keywords
line cathode
line
cathode
circuit
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2137806A
Other languages
Japanese (ja)
Other versions
JPH0435378A (en
Inventor
範彦 廣中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2137806A priority Critical patent/JP2553739B2/en
Publication of JPH0435378A publication Critical patent/JPH0435378A/en
Application granted granted Critical
Publication of JP2553739B2 publication Critical patent/JP2553739B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、スクリーン上の画面を垂直方向に複数の区
分に分割したときのそれぞれの区分毎に電子ビームを発
生させ、各区分毎にそれぞれの電子ビームを垂直方向に
偏向して複数のラインを表示し全体として画像を表示す
る画像表示装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is to generate an electron beam for each section when a screen on a screen is divided into a plurality of sections in the vertical direction, and to generate an electron beam for each section. The present invention relates to an image display device that deflects a beam in a vertical direction to display a plurality of lines and displays an image as a whole.

従来の技術 従来の画像表示素子の基本的な構造を第4図に示して
説明する。
2. Description of the Related Art The basic structure of a conventional image display device will be described with reference to FIG.

この表示素子は後方からアノード側に向かって順に背
面電極1、ビーム源としての線陰極2、ビーム引き出し
電極3、ビーム流制御御電極4、収束電極5、水平偏向
電極6、垂直偏向電極7、スクリーン板8、等々が配置
されて構成されており、これらが真空容器の内部に収納
されている。
This display element includes a back electrode 1, a line cathode 2 as a beam source, a beam extraction electrode 3, a beam flow control electrode 4, a focusing electrode 5, a horizontal deflection electrode 6, and a vertical deflection electrode 7 in this order from the rear to the anode side. The screen plate 8 and the like are arranged and configured, and these are housed inside a vacuum container.

ビーム源としての線陰極2は水平方向に線状に分布す
る電子ビームを発生するように水平方向に張られてお
り、線陰極2はさらに垂直方向に間隔をもって複数本
(本説明では2イ〜2トの7本のみ示している。)設け
られている。本構成では線陰極の間隔は3mm、本数は30
本設けられているものとして、前記線陰極を2イ〜2マ
とする。前記線陰極の間隔は自由に大きくとることはで
きず、後述する垂直偏向電極7とスクリーン8の間隔に
より規制されている。これらの線陰極2の構成として10
〜30μmφのタングステン棒の表面に酸化物線陰極材料
を塗布している。前記の線陰極は後述するように、上方
の線陰極2イから下方の2マまで順次に一定時間ずつ電
子ビームを放出するように制御される。背面電極1は該
当する線陰極以外の線陰極からの電子ビームの発生を抑
止すると共に、電子ビームをアノード方向のみに押し出
す作用もしている。第4図では真空容器は記していない
が、背面電極1を利用して真空容器と一体となす構造を
とることも可能である。
A line cathode 2 as a beam source is stretched in the horizontal direction so as to generate an electron beam linearly distributed in the horizontal direction, and the line cathodes 2 are further arranged at intervals in the vertical direction. Only 7 of 2 g are shown.) Provided. In this configuration, the line cathode spacing is 3 mm and the number is 30.
The line cathodes are provided in the form of 2a to 2m. The distance between the line cathodes cannot be set freely, and is regulated by the distance between the vertical deflection electrode 7 and the screen 8 which will be described later. As the structure of these line cathodes 10,
An oxide wire cathode material is applied to the surface of a tungsten rod having a diameter of -30 μm. As will be described later, the above-mentioned line cathode is controlled so as to sequentially emit an electron beam from the upper line cathode 2a to the lower line cathode for a predetermined time. The back electrode 1 not only prevents the generation of electron beams from the other line cathodes but also pushes out the electron beams only in the direction of the anode. Although the vacuum container is not shown in FIG. 4, it is also possible to use the back electrode 1 to form a structure integrated with the vacuum container.

ビーム引き出し電極3は線陰極2イ〜2マのそれぞれ
と対向する水平方向に一定間隔で多数個並べて設けられ
た貫通孔10を有する導電板11であり、線陰極2から放出
された電子ビームをその貫通孔10を通して取り出す。
The beam extraction electrode 3 is a conductive plate 11 having a plurality of through holes 10 which are arranged in a row in the horizontal direction facing each of the line cathodes 2a to 2m and are arranged at regular intervals. It is taken out through the through hole 10.

次に、制御電極4は線陰極2イ〜2マのそれぞれと対
向する位置に貫通孔14を有する垂直方向に長い導電板15
で構成されており、所定間隔を介して水平方向に複数個
並設されておる。本構成では120本の制御電極用導電板1
5a〜15nが設けられている(第4図では8本のみ図示し
ている)。制御電極4は前記ビーム引き出し電極3によ
り水平方向に区分された電子ビームのそれぞれの通過量
を、映像信号の絵素に対応して、しかも後述する水平偏
向のタイミングに同期させて制御している。
Next, the control electrode 4 has a through hole 14 at a position facing each of the line cathodes 2a to 2m, and a conductive plate 15 which is long in the vertical direction.
And a plurality of them are arranged side by side in the horizontal direction at predetermined intervals. In this configuration, 120 conductive plates for control electrodes 1
5a to 15n are provided (only eight are shown in FIG. 4). The control electrode 4 controls the passing amount of each of the electron beams divided in the horizontal direction by the beam extraction electrode 3 in correspondence with the picture element of the video signal and in synchronization with the later-described horizontal deflection timing. .

集束電極5は、制御電極4に設けられた各貫通孔14と
対向する位置に貫通孔16を有する導電板17で、電子ビー
ムを集束している。水平偏向電極6は、前記貫通孔16の
それぞれ水平方向の両サイドに沿って垂直方向に複数本
配置された導電板18,18′で構成されており、それぞれ
の導電板には水平偏向用電圧が印加されている。各絵素
ごとの電子ビームはそれぞれ水平方向に偏向され、スク
リーン8上でR,G,Bの各蛍光体を順次照射して発光して
いる。本構成では、電子ビームごとに2トリオ分偏向し
ている。
The focusing electrode 5 is a conductive plate 17 having a through hole 16 at a position facing each through hole 14 provided in the control electrode 4, and focuses the electron beam. The horizontal deflection electrode 6 is composed of a plurality of conductive plates 18 and 18 'vertically arranged along both sides of the through hole 16 in the horizontal direction. Each of the conductive plates has a horizontal deflection voltage. Is being applied. The electron beam for each picture element is deflected in the horizontal direction, and the R, G, B phosphors are sequentially irradiated on the screen 8 to emit light. In this configuration, each electron beam is deflected by 2 trio.

垂直偏向電極7は、前記貫通孔16のそれぞれ垂直方向
の中間の位置に水平方向に複数本配置された導電板19,1
9′で構成されており、垂直偏向用電圧が印加され、電
子ビームを垂直方向に偏向している。本構成では、一対
の電極19,19′によって1本の線陰極から生じた電子ビ
ームを垂直方向に8ライン分偏向している。そして31個
で構成された垂直偏向電極7によって、30本の線陰極の
それぞれに対応する30対の垂直偏向導電体対が構成さ
れ、スクリーン上8に垂直方向に240本の水平走査ライ
ンを描いている。
The vertical deflection electrode 7 has a plurality of conductive plates 19, 1 horizontally arranged at the intermediate positions of the through holes 16 in the vertical direction.
9 ', a vertical deflection voltage is applied to deflect the electron beam in the vertical direction. In this structure, the electron beam generated from one line cathode is deflected by eight lines in the vertical direction by the pair of electrodes 19 and 19 '. The 31 vertical deflection electrodes 7 constitute 30 pairs of vertical deflection conductors corresponding to each of the 30 line cathodes, and 240 horizontal scanning lines are drawn vertically on the screen 8. ing.

前記に説明したように本構成では水平偏向電極6、垂
直偏向電極7をそれぞれ複数本クシ状に張り巡らしてい
る。さらに水平、垂直の各偏向電極間の距離に比べると
スクリーン8までの距離を長く設定することにより、小
さな偏向量で電子ビームをスクリーン8に照射させるこ
とが可能となる。これにより水平、垂直共偏向歪みを少
なくすることが出来る。
As described above, in this configuration, the horizontal deflection electrodes 6 and the vertical deflection electrodes 7 are arranged in a comb shape. Further, by setting the distance to the screen 8 longer than the distance between the horizontal and vertical deflection electrodes, it becomes possible to irradiate the screen 8 with the electron beam with a small deflection amount. As a result, horizontal and vertical co-deflection distortion can be reduced.

スクリーン8は第5図に示すように、ガラス板21の裏
面に蛍光体20をストライプ状に塗布して構成している。
また図示していないがメタルバック、カーボンも塗布さ
れている。蛍光体20は制御電極4の1つの貫通孔14を通
過する電子ビームを水平方向に偏向することによりR,G,
Bの3色の蛍光体対を2トリオ分照射するように設けら
れており、垂直方向にストライプ状に塗布している。
As shown in FIG. 5, the screen 8 is formed by coating the back surface of the glass plate 21 with the phosphor 20 in a stripe shape.
Although not shown, metal back and carbon are also applied. The phosphor 20 horizontally deflects the electron beam passing through one through hole 14 of the control electrode 4 to generate R, G,
The phosphor pairs of three colors B are provided so as to irradiate two trios, and are applied in stripes in the vertical direction.

第4図において、スクリーン8に記入した破線は複数
本の線陰極2のそれぞれに対応して表示される垂直方向
の区分を示し、2点鎖線は複数本の制御電極4の各々に
対応して表示される水平方向の区分を示す。破線、2点
鎖線で仕切られた1つの区画の拡大図を第5図に示す。
第5図に示すように、水平方向では2トリオ分のR,G,B
の蛍光体、垂直方向では8ライン分の幅を有している。
1区画の大きさは本例では水平方向1mm、垂直方向3mmで
ある。尚第5図ではR,G,Bの各々3色の蛍光体はストラ
イプ状に図示しているが、デルタ状に配置しても良い。
ただしデルタ状に配置したときはそれに適合した水平偏
向、垂直偏向波形を印加する必要がある。尚第4図では
説明の都合で縦横の寸法比が実際のスクリーンに表示し
たイメージと異なっている。また本構成では、制御電極
4の1つの貫通孔14に対してR,G,Bの蛍光体が2トリオ
分設けられているが、1トリオ分あるいは3トリオ分以
上で構成されていても良い。ただし制御電極4には1ト
リオ、あるいは3トリオ以上のR,G,B映像信号が順次加
えられ、それに同期して水平偏向をする必要がある。
In FIG. 4, broken lines on the screen 8 indicate vertical divisions corresponding to the plurality of line cathodes 2, and two-dot chain lines correspond to the plurality of control electrodes 4. Indicates the horizontal division that is displayed. An enlarged view of one section partitioned by a broken line and a two-dot chain line is shown in FIG.
As shown in Fig. 5, two trios of R, G, B in the horizontal direction
The phosphor has a width of 8 lines in the vertical direction.
The size of one section is 1 mm in the horizontal direction and 3 mm in the vertical direction in this example. Although the phosphors of three colors R, G and B are shown in stripes in FIG. 5, they may be arranged in a delta shape.
However, when they are arranged in a delta shape, it is necessary to apply horizontal deflection and vertical deflection waveforms suitable for them. It should be noted that in FIG. 4, the vertical and horizontal dimensional ratios are different from the actual image displayed on the screen for the sake of explanation. Further, in this configuration, two trio of R, G, and B phosphors are provided for one through hole 14 of the control electrode 4, but one trio or three trio or more may be configured. . However, R, G, and B video signals of 1 trio or 3 trios or more are sequentially applied to the control electrode 4, and horizontal deflection is required to be performed in synchronization with it.

次にこの表示素子を駆動するための駆動回路の動作
を、第6図を参照して説明する。まず電子ビームをスク
リーン8に照射して表示する駆動部分の説明を行う。電
源回路22は表示素子の各電極に所定のバイアス電圧を印
加するための回路で、背面電極1にはV1、ビーム出し電
極3にはV3、集束電極5にはV5、スクリーン8にはV8の
直流電圧を印加する。パルス発生回路39は、垂直同期信
号Vと水平同期信号Hを用いて線陰極駆動パルス(イ〜
マ)を作成する。
Next, the operation of the drive circuit for driving this display element will be described with reference to FIG. First, the drive part that irradiates the screen 8 with the electron beam to display the electron beam will be described. The power supply circuit 22 is a circuit for applying a predetermined bias voltage to each electrode of the display element. The back electrode 1 is V1, the beam emitting electrode 3 is V3, the focusing electrode 5 is V5, and the screen 8 is V8. Apply DC voltage. The pulse generating circuit 39 uses the vertical synchronizing signal V and the horizontal synchronizing signal H to drive the line cathode drive pulse (a to
Create).

第7図にそのタイミング図、第3図に線陰極駆動回路
の回路図を示す。各線陰極2イ〜2マは第7図(イ〜
マ)に示すように、駆動パルスが高電位の期間は、線陰
極駆動回路26はH側に切り換わっていて線陰極加熱電源
46によって電流が流れて加熱される。この時、線陰極2
イ〜2マはカットオフ電源47によって電子放出されない
電位にかさ上げされている。駆動パルス(イ〜マ)が低
電位の期間は、線陰極駆動回路26はL側に切り換わって
いてエミッション電源45によって線陰極2イ〜2マはエ
ミッション電位に保たれ電子を放出する。これにより30
本の線陰極2イ〜2マより、それぞれ低電位の駆動パル
ス(イ〜マ)が加えられた8水平走査期間のみ電子が放
出される。高電位が加えられる期間には、背面電極1と
ビーム引出し電極3とに加えられているバイアス電圧に
よって定められた線陰極2の周辺における電位よりも線
陰極2イ〜2マに加えられている電位のほうが高くなる
ため、線陰極からは電子放出されない。1画面を構成す
るには、上方の線陰極2イから下方の線陰極2マまで順
次8走査期間ずつ電位を切り替えて行けば良い。
The timing chart is shown in FIG. 7, and the circuit diagram of the line cathode drive circuit is shown in FIG. Each of the wire cathodes 2a to 2m is shown in FIG.
As shown in (a), the line cathode drive circuit 26 is switched to the H side during the period when the drive pulse has a high potential, and the line cathode heating power source is turned on.
An electric current flows by 46 to heat it. At this time, the line cathode 2
The cut-off power supply 47 raises a to 2a to a potential at which electrons are not emitted. While the drive pulse (i-ma) is at a low potential, the line cathode drive circuit 26 is switched to the L side and the emission power supply 45 keeps the line cathodes 2a-2m at the emission potential and emits electrons. This gives 30
Electrons are emitted from the line cathodes 2a-2m of the book only during the 8 horizontal scanning periods in which low potential drive pulses (i-ma) are applied. During the period when the high potential is applied, the potential is applied to the line cathodes 2a to 2m more than the potential around the line cathode 2 determined by the bias voltage applied to the back electrode 1 and the beam extraction electrode 3. Electrons are not emitted from the line cathode because the potential is higher. In order to form one screen, it is sufficient to sequentially switch the potentials from the upper line cathode 2a to the lower line cathode 2m by every 8 scanning periods.

次に偏向部分の説明を行う。偏向電圧発生回路40は、
ダイレクトメモリアクセスコントローラ(以下DAMコン
トローラと称す)41、偏向電圧波形記憶用メモリ(以下
偏向メモリと称す)42、水平偏向信号発生器43h、垂直
偏向信号発生器43v等によって構成され、垂直偏向信号
v,v′及び水平偏向信号h,h′を発生する。
Next, the deflection part will be described. The deflection voltage generation circuit 40 is
It is composed of a direct memory access controller (hereinafter referred to as DAM controller) 41, a deflection voltage waveform storage memory (hereinafter referred to as deflection memory) 42, a horizontal deflection signal generator 43h, a vertical deflection signal generator 43v, etc.
v, v 'and horizontal deflection signals h, h' are generated.

本構成においては垂直偏向信号に関して、オーバース
キャンを考慮して、1フィールドで240水平走査期間表
示している。またそれぞれのラインに対応する垂直偏向
位置情報を記憶しているメモリアドレスエリアを第1フ
ィールド及び第2フィールドに分け、それぞれ1組のメ
モリ容量を有している。表示する際は該当の偏向メモリ
42からデータを読みだして垂直偏向信号発生器43vでア
ナログ信号に変換して、垂直偏向電極7に加えている。
前記の偏向メモリ42に記憶された垂直偏向位置情報は8
水平走査期間毎にほぼ規則性のあるデータで構成されて
おり、偏向信号に変換された波形もほぼ8段階の垂直偏
向信号となっているが前記のように2フィールド分のメ
モリ容量を有して、各水平走査線毎に位置を微調整でき
るようにしている。
In this configuration, the vertical deflection signal is displayed in one field for 240 horizontal scanning periods in consideration of overscan. Further, the memory address area storing the vertical deflection position information corresponding to each line is divided into a first field and a second field, and each has a set of memory capacity. When displaying, the corresponding deflection memory
Data is read from 42, converted into an analog signal by the vertical deflection signal generator 43v, and added to the vertical deflection electrode 7.
The vertical deflection position information stored in the deflection memory 42 is 8
Each horizontal scanning period is composed of substantially regular data, and the waveform converted into the deflection signal is also a vertical deflection signal of approximately eight stages, but as described above, it has a memory capacity for two fields. Thus, the position can be finely adjusted for each horizontal scanning line.

また水平偏向信号に対しては、1水平走査期間に6段
階に電子ビームを水平偏向させる必要性と水平走査毎に
偏向位置を微調整可能なようにメモリを持っている。従
って1フレーム間に480水平走査期間表示するとして、4
80×6=2880バイトのメモリが必要であるが、第1フィ
ールドと第2フィールドのデータを共用しているため
に、実際には1440バイトのメモリを使用している。表示
の際は各水平走査ラインに対応した偏向情報を前記偏向
メモリ42から読み出して、垂直偏向信号発生器43hでア
ナログ信号に変換して、水平偏向電極6に加えている。
要約すると、垂直周期のうちの垂直帰線期間を除いた表
示期間に、線陰極2イ〜2マのうちの低電位の駆動パル
スを印加している線陰極から放出された電子ビームは、
ビーム引出し電極3によって水平方向に120区分に分割
され、120本の電子ビーム列を構成している。この電子
ビームは、後述するように各区分毎に制御電極4によっ
てビームの通過量が制御され、集束電極5によって集束
された後、第7図に示すようにほぼ6段階に変化する一
対の水平偏向信号h,h′を加えられた水平偏向電極18,1
8′等により、各水平表示期間にスクリーン8のR1,G1,B
1およびR2,G2,B2等の蛍光体に順次、水平表示期間/6ず
つ照射される。かくして、各水平ラインのラスターは12
0個の各区分毎に電子ビームをR1,G1,B1およびR2,G2,B2
に該当する映像信号によって変調することにより、スク
リーン8の上にカラー画像を表示する事ができる。
Further, with respect to the horizontal deflection signal, it is necessary to horizontally deflect the electron beam in six steps in one horizontal scanning period, and a memory is provided so that the deflection position can be finely adjusted for each horizontal scanning. Therefore, assuming that 480 horizontal scanning periods are displayed during one frame, 4
Although 80 × 6 = 2880 bytes of memory is required, 1440 bytes of memory are actually used because the data of the first field and the second field are shared. At the time of display, the deflection information corresponding to each horizontal scanning line is read from the deflection memory 42, converted into an analog signal by the vertical deflection signal generator 43h, and added to the horizontal deflection electrode 6.
In summary, the electron beam emitted from the line cathode applying the low-potential drive pulse of the line cathodes 2a to 2m during the display period excluding the vertical blanking period of the vertical cycle is as follows.
The beam extraction electrode 3 divides it into 120 sections in the horizontal direction to form 120 electron beam arrays. As will be described later, the control electrode 4 controls the beam passage amount of each electron beam, and after the electron beam is focused by the focusing electrode 5, it is changed into approximately six stages as shown in FIG. Horizontal deflection electrodes 18,1 to which deflection signals h, h 'are added
8 ', R1, G1, B on the screen 8 during each horizontal display period
1 and phosphors such as R2, G2, and B2 are sequentially irradiated in the horizontal display period / 6 each. Thus, each horizontal line has 12 rasters
R1, G1, B1 and R2, G2, B2 electron beams for each of 0 sections
A color image can be displayed on the screen 8 by modulating with a video signal corresponding to.

次に電子ビームの変調制御部分について説明する。 Next, the modulation control part of the electron beam will be described.

まず第6図において、信号入力端子23R,23G,23Bに加
えられたR,G,Bの各映像信号は、120組のサンプルホール
ド回路組、31a〜31nに加えられる。各サンプルホールド
組31a〜31nはそれぞれR1用,G1用,B1用、およびR2用,G2
用,B2用の6個のサンプルホールド回路で構成されてい
る。サンプンリングパルス発生回路34は、水平周期(6
3.5μsec)のうちの水平表示期間期間(約50μsec)
に、前記120組のサンプルホールド回路31a〜31nの各々R
1用,G1用,B1用、およびR2用,G2用,R2用のサンプルホー
ルド回路に対応する720個(120×6)のサンプリングパ
ルスRa1〜Rn2を順次発する。前記720個のサンプリング
パルスがそれぞれ120組のサンプルホールド回路組31a〜
31nに6個ずつ加えられ、これによって各サンプルホー
ルド回路組には、1ラインを120個に区分したときのそ
れぞれの2絵素分のR1,G1,B1,R2,G2,B2の各映像信号が
個別にサンプリングされホールドされる。サンプルホー
ルドされた120組のR1,G1,B1,R2,G2,B2の映像信号は1ラ
イン分のサンプルホールド終了後に120組のメモリ32a〜
32nに転送パルスtによって一斉に転送され、ここで次
の1水平走査期間保持される。保持された信号は120個
のスイッチング回路35a〜35nに加えられる。スイッチン
グ回路35a〜35nはそれぞれがR1,G1,B1,R2,G2,B2の個別
入力端子とそれらを順次切り替えて出力する共通出力端
子とを有する回路により構成されたもので、スイッチン
グパルス発生回路36から加えられるスイッチングパルス
r1,g1,b1,r2,g2,b2によって同時に切り替え制御され
る。前記スイッチングパルスr1,g1,b1,r2,g2,b2は、各
水平表示期間を6分割して、水平表示期間/6ずつスイッ
チング回路35a〜35nを切り替えR1,G1,B1,R2,G2,B2の各
映像信号を時分割して順次出力し、パルス幅変調回路37
a〜37nに供給している。各スイッチグ回路35a〜35nの出
力は、120組のパルス幅変調(以下PWMと称す)回路37a
〜37nに加えられ、R1,G1,B1,R2,G2,B2の各映像信号の大
きさに応じてパルス幅変調され出力される。このパルス
幅変調回路37a〜37nの出力は電子ビームを変調するため
の制御信号として表示素子の制御電極4の120本の導電
板15a〜15nにそれぞれ個別に加えられる。
First, in FIG. 6, the respective R, G, B video signals applied to the signal input terminals 23R, 23G, 23B are applied to 120 sample hold circuit groups 31a to 31n. Each sample and hold group 31a to 31n is for R1, G1, B1 and R2, G2
It consists of 6 sample and hold circuits for B2 and B2. The sampling loop pulse generation circuit 34 has a horizontal cycle (6
3.5μsec) horizontal display period (about 50μsec)
, Each of the 120 pairs of sample and hold circuits 31a to 31n
720 (120 × 6) sampling pulses Ra1 to Rn2 corresponding to the sample hold circuits for 1, G1, B1, and R2, G2, R2 are sequentially issued. Each of the 720 sampling pulses is 120 sets of sample and hold circuit groups 31a-
Six pieces are added to 31n, so that each sample and hold circuit group divides one line into 120 pieces, and each of the R1, G1, B1, R2, G2, and B2 video signals of two picture elements. Are sampled and held individually. 120 sets of sampled and held video signals of R1, G1, B1, R2, G2 and B2 are stored in 120 sets of memory 32a after sample and hold for one line is completed.
The data are simultaneously transferred to 32n by the transfer pulse t, and are held here for the next one horizontal scanning period. The held signal is applied to 120 switching circuits 35a to 35n. Each of the switching circuits 35a to 35n is composed of a circuit having individual input terminals of R1, G1, B1, R2, G2, B2 and a common output terminal for sequentially switching and outputting them, and a switching pulse generating circuit 36 Switching pulse applied from
Switching control is performed simultaneously by r1, g1, b1, r2, g2, and b2. The switching pulses r1, g1, b1, r2, g2, b2 divide each horizontal display period into 6 and switch the switching circuits 35a to 35n by 6 in each horizontal display period R1, G1, B1, R2, G2, B2. Each of the video signals in
a to 37n. The outputs of the switching circuits 35a to 35n are 120 sets of pulse width modulation (hereinafter referred to as PWM) circuits 37a.
˜37n, pulse width modulated according to the magnitude of each video signal of R1, G1, B1, R2, G2, B2, and output. The outputs of the pulse width modulation circuits 37a to 37n are individually applied to the 120 conductive plates 15a to 15n of the control electrode 4 of the display element as control signals for modulating the electron beam.

次に水平偏向と表示のタイミングについて説明する。
スイッチング回路35a〜35nにおけるR1,G1,B1,R2,G2,B2
の映像信号の切り替えと、水平偏向駆動回路41による電
子ビームR1,G1,B1,R2,G2,B2の蛍光体への水平偏向の切
り替えタイミングと順次が完全に一致するように同期制
御されている。これにより電子ビームがR1蛍光体に照射
されているときには、その電子ビームの照射量がR1制御
信号によって制御され、以下G1,B1,R2,G2,B2についても
同様に制御されて、各絵素のR1,G1,B1,R2,G2,B2各蛍光
体の発光がその絵素のR1,G1,B1,R2,G2,B2の映像信号に
よってそれぞれ制御されることなり、各絵素が入力の映
像信号にしたがって発光表示されるのである。かかる制
御が1ライン分の120組(各2絵素ずつ)分同時に実行
されて、1ライン240絵素の映像が表示され、さらに1
フィールド240本のラインについて上方のラインから順
次行われて、スクリーン8上に画像が表示される。さら
に上記の諸動作が入力映像信号の1フィールド毎に繰り
返されて、テレビジョン信号等がスクリーン8に表示さ
れる。
Next, the timing of horizontal deflection and display will be described.
R1, G1, B1, R2, G2, B2 in switching circuits 35a-35n
Of the video signal and the horizontal deflection drive circuit 41 are synchronously controlled so that the timing of switching the horizontal deflection of the electron beams R1, G1, B1, R2, G2, B2 to the phosphors is completely the same. . As a result, when the R1 phosphor is irradiated with the electron beam, the irradiation amount of the electron beam is controlled by the R1 control signal, and the following G1, B1, R2, G2, and B2 are similarly controlled, and each pixel is controlled. The emission of each R1, G1, B1, R2, G2, B2 phosphor is controlled by the image signals of R1, G1, B1, R2, G2, B2 of that pixel, and each pixel is The light is displayed according to the video signal. This control is simultaneously executed for 120 sets of 1 line (2 picture elements each), and 240 line picture images of 1 line are displayed.
An image is displayed on the screen 8 by sequentially performing the 240 lines in the field from the upper line. Further, the above-described operations are repeated for each field of the input video signal, and the television signal or the like is displayed on the screen 8.

尚、本構成に必要な基本クロックは第6図に示すパル
ス発生回路39から供給されており、水平同期信号H,及び
垂直同期信号Vでタイミングをコントロールしている。
The basic clock required for this configuration is supplied from the pulse generating circuit 39 shown in FIG. 6, and the timing is controlled by the horizontal synchronizing signal H and the vertical synchronizing signal V.

発明が解決しようとする課題 しかしながら上記のような構成では、パワーオン時の
動作において、垂直偏向信号や水平偏向信号が規定の電
圧に達する前に線陰極から電子が放出されるためスクリ
ーン板に点々の横線が表示され違和感を与えると共に蛍
光体の寿命低下を招くという問題を有していた。
However, in the above-described configuration, in the operation at the time of power-on, electrons are emitted from the line cathode before the vertical deflection signal or the horizontal deflection signal reaches a prescribed voltage, so that the screen plate is dotted. There is a problem that a horizontal line is displayed to give a feeling of strangeness and the life of the phosphor is shortened.

本発明は、上記問題に鑑み、パワーオン時、画面の違
和感を無くすと共に蛍光体の寿命を低下させない画像表
示装置を提供するものである。
In view of the above problems, the present invention provides an image display device that eliminates the discomfort of the screen and reduces the life of the phosphor when the power is turned on.

課題を解決するための手段 上記課題を解決するために本発明の画像表示装置は、
電子ビームが照射されることにより発光する蛍光体が発
光体を塗布されたスクリーンと、上記スクリーン上画面
を垂直方向に区分し各垂直区分毎に電子ビームを発生す
る複数の線陰極と、前記陰極にそれぞれ加熱を行う線陰
極加熱期間と電子放出を行う電子放出期間とを交互に与
える線陰極駆動パルスを発生するパルス発生回路と、垂
直同期信号をカウントするカウンタと、カウントされた
信号を保持する自己保持回路と、線陰極駆動パルスとカ
ウントされ保持された垂直同期信号とを論理積するゲー
ト回路と、上記線陰極のそれぞれに接続されて、線陰極
を加熱したり電子放出するために回路を切り換える線陰
極駆動回路と、線陰極加熱期間のみに導通するダイオー
ドと、上記ダイオードに接続され、線陰極加熱期間のみ
に線陰極を加熱する線陰極加熱電源と、線陰極加熱期間
中に線陰極から電子放出させないようカットオフ電位を
与えるカットオフ電源と、電子放出期間中、線陰極の電
位を決めるエミッション電源とを有し、上記ゲート回路
の出力に基いて、偏向信号が規定の電圧に落ち着くまで
線陰極を加熱するように線陰極駆動回路を制御するよう
にしたものである。
Means for Solving the Problems In order to solve the above problems, the image display device of the present invention is
A screen on which a phosphor that emits light when irradiated with an electron beam is coated with a phosphor, a plurality of line cathodes that vertically divide the screen on the screen, and generate an electron beam for each vertical segment, and the cathode A pulse generating circuit for generating a line cathode drive pulse that alternately gives a line cathode heating period for heating and an electron emission period for emitting electrons, a counter for counting a vertical synchronizing signal, and a counter for holding the counted signal. A self-holding circuit, a gate circuit for logically ANDing the held vertical synchronizing signal with the line cathode drive pulse, and a circuit for heating the line cathode and for emitting an electron, respectively connected to each of the line cathodes. A line cathode drive circuit that switches, a diode that conducts only during the line cathode heating period, and a diode that is connected to the diode and that heats the line cathode only during the line cathode heating period. The gate circuit includes: a line cathode heating power source; a cutoff power source that applies a cutoff potential so that electrons are not emitted from the line cathode during the line cathode heating period; and an emission power source that determines the potential of the line cathode during the electron emission period. On the basis of the output of, the line cathode drive circuit is controlled so as to heat the line cathode until the deflection signal settles to a specified voltage.

作用 本発明は上記した構成によって、パワーオンしてから
偏向信号が規定の電圧に落ち着く時間を垂直同期信号を
カウントして自己保持することにより得ている。その信
号と線陰極駆動パルスをゲート回路で論理積することに
より、パワーオンしてから偏向信号が規定の電圧に落ち
着くまで線陰極は加熱され電子放出されることはなく、
スクリーン板に点々の横線が表示されず違和感を与えな
いと共に蛍光体の寿命低下を招ねかない。
Action The present invention has the above-described configuration and obtains the time for the deflection signal to settle to the specified voltage after power-on by counting the vertical synchronization signal and holding it by itself. By logically ANDing the signal and the line cathode drive pulse in the gate circuit, the line cathode is heated and electrons are not emitted until the deflection signal settles to the specified voltage after the power is turned on.
Horizontal dots are not displayed on the screen plate so that the screen does not feel uncomfortable and the life of the phosphor is not shortened.

実施例 以下、本発明の一実施例について、図面を参照しなが
ら説明する。第1図は本発明の一実施例における画像表
示装置の線陰極駆動回路の回路図を示すものである。
Embodiment One embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram of a line cathode drive circuit of an image display device according to an embodiment of the present invention.

第1図において、26は線陰極駆動回路、39はパルス発
生回路、45はエミッション電源、46は線陰極加熱電源、
47はカットオフ電源、48はダイオード、50は垂直同期信
号Vを反転するインバータ、51はその垂直同期信号Vを
カウントするカウンタ、52はカウントされた信号を保持
する自己保持回路、53は線陰極駆動パルスを反転するイ
ンバータ54は自己保持回路52の出力とインバータ53の出
力を入力とするNANDゲートである。このNANDゲート54の
出力で線陰極駆動回路26を制御するようにしている。
In FIG. 1, 26 is a line cathode drive circuit, 39 is a pulse generation circuit, 45 is an emission power supply, 46 is a line cathode heating power supply,
47 is a cut-off power supply, 48 is a diode, 50 is an inverter that inverts the vertical synchronizing signal V, 51 is a counter that counts the vertical synchronizing signal V, 52 is a self-holding circuit that holds the counted signal, 53 is a line cathode The inverter 54 that inverts the drive pulse is a NAND gate that receives the output of the self-holding circuit 52 and the output of the inverter 53. The output of the NAND gate 54 controls the line cathode drive circuit 26.

以上のように構成された画像表示装置の線陰極駆動回
路について、以下その動作について第1図と第2図の波
形図を用いて説明する。
The operation of the line cathode drive circuit of the image display device configured as described above will be described below with reference to the waveform diagrams of FIGS. 1 and 2.

パルス発生回路39は、垂直同期信号Vと水平同期信号
Hを用いて線陰極駆動パルスを作成する。そのタイミン
グは従来例と同じである。インバータ53は線陰極駆動パ
ルスを反転する。
The pulse generating circuit 39 uses the vertical synchronizing signal V and the horizontal synchronizing signal H to create a line cathode drive pulse. The timing is the same as in the conventional example. The inverter 53 inverts the line cathode drive pulse.

インバータ50で垂直同期信号Vを反転しカウンタ51で
垂直同期信号Vを設定数までカウントする。カウンタ51
の出力を自己保持回路52で保持する。カウントされ自己
保持された信号と反転した線陰極駆動パルスとをNANDゲ
ート54で論理積し反転し線陰極駆動回路26に入力する。
線陰極駆動回路26の動作は従来例と同じである。よっ
て、パワーオンしてから偏向信号が規定の電圧に落ち着
く時間tを垂直同期信号をカウンタ51でカウントして自
己保持回路52で自己保持することにより得ている。その
信号(自己保持回路52の出力)と反転した線陰極駆動パ
ルス(インバータ53の出力)をNANDゲート54で論理積し
反転することにより、パワーオンしてから偏向信号が規
定の電圧に落ち着くまで線陰極駆動回路26は線陰極加熱
電源46側に接続され、線陰極2イ〜2マは加熱されてい
て電子放出されることはない。
The inverter 50 inverts the vertical synchronizing signal V, and the counter 51 counts the vertical synchronizing signal V up to the set number. Counter 51
The output of is held by the self-holding circuit 52. The counted and self-held signals and the inverted line cathode drive pulse are ANDed by the NAND gate 54 and inverted to be input to the line cathode drive circuit 26.
The operation of the line cathode drive circuit 26 is the same as that of the conventional example. Therefore, the time t for the deflection signal to settle to the specified voltage after power-on is obtained by counting the vertical synchronizing signal by the counter 51 and holding it by the self-holding circuit 52. The signal (the output of the self-holding circuit 52) and the inverted line cathode drive pulse (the output of the inverter 53) are ANDed and inverted by the NAND gate 54 until the deflection signal settles to the specified voltage after the power is turned on. The line cathode drive circuit 26 is connected to the side of the line cathode heating power supply 46, and the line cathodes 2a to 2m are heated and no electrons are emitted.

以上のように本実施例によれば、パワーオンしてから
偏向信号が規定の電圧に落ち着くまで線陰極は加熱され
ていて電子放出されることはなくなり、スクリーン板に
点々の横線が表示されることはないものである。
As described above, according to the present embodiment, the line cathode is heated and no electrons are emitted until the deflection signal settles to the specified voltage after the power is turned on, and dotted horizontal lines are displayed on the screen plate. There is no such thing.

発明の効果 以上のように本発明によれば、電子ビームが照射され
ることにより発光する蛍光体が塗布されたスクリーン
と、上記スクリーン上画面を垂直方向に区分した各垂直
区分毎に電子ビームを発生する複数の線陰極と、前記線
陰極にそれぞれ加熱を行う線陰極加熱期間と電子放出を
行う電子放出期間とを交互に与える線陰極駆動パルスを
発生するパルス発生回路と、垂直同期信号をカウントす
るカウンタと、カウントされた信号を保持する自己保持
回路と、線陰極駆動パルスとカウントされ保持された垂
直同期信号とを論理積するゲート回路と、上記線陰極の
それぞれに接続されて、線陰極を加熱したり電子放出す
るために回路を切り換える線陰極駆動回路と、線陰極加
熱期間のみに導通するダイオードと、上記ダイオードに
接続され、線陰極加熱期間のみに線陰極を加熱する線陰
極加熱電源と、線陰極加熱期間中に線陰極から電子放出
させないようカットオフ電位を与えるカットオフ電源
と、電子放出期間中、線陰極の電位を決めるエミッショ
ン電源とを設けることにより、パワーオンしてから偏向
信号が規定の電圧に落ちつ着くまで線陰極は加熱されて
いて電子放出されることなく、スクリーン板に点々の横
線が表示されず違和感を与えないと共に蛍光体の寿命低
下を招ねかない画像表示装置を実現できる。
As described above, according to the present invention, a screen coated with a phosphor that emits light when irradiated with an electron beam and an electron beam for each vertical section obtained by vertically partitioning the screen on the screen are provided. A plurality of line cathodes that are generated, a pulse generation circuit that generates a line cathode drive pulse that alternately gives a line cathode heating period for heating the line cathode and an electron emission period for emitting electrons, and a vertical synchronization signal are counted. Counter, a self-holding circuit for holding the counted signal, a gate circuit for ANDing the line cathode drive pulse and the counted and held vertical synchronizing signal, and a line cathode connected to each of the line cathodes. A line cathode drive circuit that switches the circuit to heat or emit electrons, a diode that conducts only during the line cathode heating period, and is connected to the diode. A line cathode heating power source that heats the line cathode only during the line cathode heating period, a cutoff power source that gives a cutoff potential to prevent electrons from being emitted from the line cathode during the line cathode heating period, and a line cathode potential during the electron emission period. By providing an emission power supply that determines, the line cathode is heated and electrons are not emitted until the deflection signal settles to the specified voltage after power-on, and dotted horizontal lines are not displayed on the screen plate, making it feel uncomfortable. It is possible to realize an image display device which does not give rise to the above-mentioned problem and which does not cause a decrease in the life of the phosphor.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例における画像表示装置の線陰
極駆動回路の回路図、第2図は本発明における線陰極駆
動回路の動作説明のための波形図、第3図は従来の画像
表示装置の線陰極駆動回路の回路図、第4図は本発明で
用いられる画像表示装置の分解斜視図、第5図は同画面
表示素子の蛍光面の拡大図、第6図は同画像表示装置の
駆動回路のブロック図、第7図は同画像表示装置の動作
説明のための波形図である。 26……線陰極駆動回路、39……パルス発生回路、45……
エミッション電源、46……線陰極加熱電源、47……カッ
トオフ電源、48……ダイオード、50……インバータ、51
……カウンタ、52……自己保持回路、53……インバー
タ、54……NANDゲート。
FIG. 1 is a circuit diagram of a line cathode drive circuit of an image display device according to an embodiment of the present invention, FIG. 2 is a waveform diagram for explaining the operation of the line cathode drive circuit of the present invention, and FIG. 3 is a conventional image. FIG. 4 is an exploded perspective view of the image display device used in the present invention, FIG. 5 is an enlarged view of the phosphor screen of the same screen display element, and FIG. 6 is the same image display. FIG. 7 is a block diagram of a drive circuit of the device, and FIG. 7 is a waveform diagram for explaining the operation of the image display device. 26 …… Line cathode drive circuit, 39 …… Pulse generation circuit, 45 ……
Emission power supply, 46 ... Wire cathode heating power supply, 47 ... Cut-off power supply, 48 ... Diode, 50 ... Inverter, 51
...... Counter, 52 …… Self-holding circuit, 53 …… Inverter, 54 …… NAND gate.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】電子ビームが照射されることにより発光す
る蛍光体が塗布されたスクリーンと、上記スクリーン上
画面を垂直方向に区分し各垂直区分毎に電子ビームを発
生する複数の線陰極と、前記陰極にそれぞれ加熱を行う
線陰極加熱期間と電子放出を行う電子放出期間とを交互
に与える線陰極駆動パルスを発生するパルス発生回路
と、垂直同期信号をカウントするカウンタと、カウント
された信号を保持する自己保持回路と、線陰極駆動パル
スとカウントされ保持された垂直同期信号とを論理積す
るゲート回路と、上記線陰極のそれぞれに接続されて、
線陰極を加熱したり電子放出するために回路を切り換え
る線陰極駆動回路と、線陰極加熱期間のみに導通するダ
イオードと、上記ダイオードに接続され、線陰極加熱期
間のみに線陰極を加熱する線陰極加熱電源と、線陰極加
熱期間中に線陰極から電子放出させないようカットオフ
電位を与えるカットオフ電源と、電子放出期間中、線陰
極の電位を与えるカットオフ電源と、電子放出期間中線
陰極の電位を決めるエミッション電源とを備え、上記ゲ
ート回路の出力に基いて、偏向信号が規定の電圧に落ち
着くまで上記線陰極を加熱するように線陰極駆動回路を
制御するようにしたことを特徴とする画像表示装置。
1. A screen coated with a phosphor that emits light when irradiated with an electron beam, and a plurality of line cathodes that divide the screen on the screen in the vertical direction and generate an electron beam for each vertical segment. A pulse generation circuit that generates a line cathode drive pulse that alternately gives a line cathode heating period for heating the cathode and an electron emission period for emitting electrons, a counter for counting a vertical synchronization signal, and a counted signal. A self-holding circuit for holding, a gate circuit for logically ANDing the held and vertical synchronizing signals counted and held by the line cathode drive pulse, and connected to each of the line cathodes,
A line cathode drive circuit that switches circuits to heat the line cathode or emit electrons, a diode that conducts only during the line cathode heating period, and a line cathode that is connected to the diode and that heats the line cathode only during the line cathode heating period. A heating power supply, a cutoff power supply that gives a cutoff potential so as not to emit electrons from the line cathode during the heating period of the line cathode, a cutoff power supply that gives a potential of the line cathode during the electron emission period, and a cutoff power supply of the line cathode during the electron emission period. An emission power source for determining a potential is provided, and based on the output of the gate circuit, the line cathode drive circuit is controlled so as to heat the line cathode until the deflection signal settles to a specified voltage. Image display device.
JP2137806A 1990-05-28 1990-05-28 Image display device Expired - Lifetime JP2553739B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2137806A JP2553739B2 (en) 1990-05-28 1990-05-28 Image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2137806A JP2553739B2 (en) 1990-05-28 1990-05-28 Image display device

Publications (2)

Publication Number Publication Date
JPH0435378A JPH0435378A (en) 1992-02-06
JP2553739B2 true JP2553739B2 (en) 1996-11-13

Family

ID=15207286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2137806A Expired - Lifetime JP2553739B2 (en) 1990-05-28 1990-05-28 Image display device

Country Status (1)

Country Link
JP (1) JP2553739B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6390862B2 (en) 2016-03-23 2018-09-19 Smk株式会社 L-type coaxial connector

Also Published As

Publication number Publication date
JPH0435378A (en) 1992-02-06

Similar Documents

Publication Publication Date Title
JP2553739B2 (en) Image display device
JP2745861B2 (en) Image display device
JP2871703B2 (en) Image display device
JP2800402B2 (en) Image display device
JPH08186843A (en) Stereoscopic image display device
JP3118873B2 (en) Image display device
JP2797696B2 (en) Image display device
JPH07177446A (en) Image display device
JPH05314932A (en) Image display element
JPH07226898A (en) Picture display device
JP3054877B2 (en) Malfunction prevention circuit for pulse width modulation circuit
JP2822664B2 (en) White balance adjustment method for image display device
JP3309506B2 (en) Image display device
JPH07226899A (en) Picture display device
JPH04344691A (en) Image display device
JP3100385B2 (en) Automatic adjustment device for image display device
JPH07219472A (en) Image display device
JPH089300A (en) Image evaluation device
JPH05344456A (en) Picture display circuit
JPH05174737A (en) Image display device
JPH06350944A (en) Picture display device
JPH0594786A (en) Image display apparatus
JPH06141271A (en) Picture display device
JPH03201786A (en) Picture display device
JPH04344690A (en) Image display device