JPH04291964A - 積層型固体撮像素子及びその製造方法 - Google Patents
積層型固体撮像素子及びその製造方法Info
- Publication number
- JPH04291964A JPH04291964A JP3080425A JP8042591A JPH04291964A JP H04291964 A JPH04291964 A JP H04291964A JP 3080425 A JP3080425 A JP 3080425A JP 8042591 A JP8042591 A JP 8042591A JP H04291964 A JPH04291964 A JP H04291964A
- Authority
- JP
- Japan
- Prior art keywords
- film
- lower electrode
- forming
- conductivity type
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000012535 impurity Substances 0.000 claims abstract description 33
- 238000003860 storage Methods 0.000 claims abstract description 17
- 230000001681 protective effect Effects 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000012212 insulator Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 50
- 238000009792 diffusion process Methods 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000003384 imaging method Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000007787 solid Substances 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 7
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 122
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 10
- 229910052681 coesite Inorganic materials 0.000 description 9
- 229910052906 cristobalite Inorganic materials 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 229910052682 stishovite Inorganic materials 0.000 description 9
- 229910052905 tridymite Inorganic materials 0.000 description 9
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- FAIAAWCVCHQXDN-UHFFFAOYSA-N phosphorus trichloride Chemical compound ClP(Cl)Cl FAIAAWCVCHQXDN-UHFFFAOYSA-N 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、透明上部電極断線の防
止、ノイズ発生の低減などに有効な構成をもつ積層型固
体撮像素子及びその製造方法に関する。一般に、固体撮
像素子は高密度化されつつあり、従って、フォトダイオ
ードの面積は小さくなっている。この為、一画素当たり
の入射光量が小さくなってしまうので、これに対処する
為、量子効率が大きい光電膜を用いた積層型固体撮像素
子の実用化が希求されている。然しながら、この積層型
固体撮像素子は、構造の如何に依ってノイズが発生し、
性能が不安定である為、その問題が解消されなければな
らない。
止、ノイズ発生の低減などに有効な構成をもつ積層型固
体撮像素子及びその製造方法に関する。一般に、固体撮
像素子は高密度化されつつあり、従って、フォトダイオ
ードの面積は小さくなっている。この為、一画素当たり
の入射光量が小さくなってしまうので、これに対処する
為、量子効率が大きい光電膜を用いた積層型固体撮像素
子の実用化が希求されている。然しながら、この積層型
固体撮像素子は、構造の如何に依ってノイズが発生し、
性能が不安定である為、その問題が解消されなければな
らない。
【０００２】
【従来の技術】図１９は従来例を説明する為の積層型固
体撮像素子の要部切断側面図を表している。図に於いて
、１はｐ型シリコン半導体基板、２はｎ−不純物拡散領
域、３は蓄積ダイオードを構成するためのｎ−不純物拡
散領域、４は絶縁膜、５はＣＣＤ転送電極、６は絶縁膜
、７はＣＣＤ転送電極、８は絶縁膜、９はＡｌＳｉ合金
からなる下部電極、１０はＴｉＮからなる下部電極、１
１はアモルファス・シリコンからなる光電膜、１２はＩ
ＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）からな
る透明上部電極をそれぞれ示している。
体撮像素子の要部切断側面図を表している。図に於いて
、１はｐ型シリコン半導体基板、２はｎ−不純物拡散領
域、３は蓄積ダイオードを構成するためのｎ−不純物拡
散領域、４は絶縁膜、５はＣＣＤ転送電極、６は絶縁膜
、７はＣＣＤ転送電極、８は絶縁膜、９はＡｌＳｉ合金
からなる下部電極、１０はＴｉＮからなる下部電極、１
１はアモルファス・シリコンからなる光電膜、１２はＩ
ＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）からな
る透明上部電極をそれぞれ示している。
【０００３】
【発明が解決しようとする課題】図１９に見られる従来
例の下部電極９及び１０は、その側面が切り立ったよう
な形状にパターニングされていて、その形状に起因する
段差の影響は、光電膜１１については勿論のこと、透明
上部電極１２にまで及んでいる。従って、透明上部電極
１２、特に、円で囲んである部分では断線が発生し易い
。また、下部電極９及び１０の側面に於ける電界が一様
ではないことから、画素間で電界のバラツキが発生し、
それがノイズとなって現れる。更にまた、ＡｌＳｉ合金
の下部電極９の表面はＴｉＮからなる下部電極１０で覆
われているから問題は起こらないが、パターニングした
側面には下部電極９の側面も現れるから、ＡｌＳｉ合金
がアモルファス・シリコンからなる光電膜１１に直接接
触することになり、下部電極９中のＡｌが光電膜１１の
アモルファス・シリコンと反応し、Ａｌが三価の不純物
であるかのようにアモルファス・シリコンに固溶して下
部電極９の電極面積が変化したり、光導電膜１１の特性
劣化を引き起こす。
例の下部電極９及び１０は、その側面が切り立ったよう
な形状にパターニングされていて、その形状に起因する
段差の影響は、光電膜１１については勿論のこと、透明
上部電極１２にまで及んでいる。従って、透明上部電極
１２、特に、円で囲んである部分では断線が発生し易い
。また、下部電極９及び１０の側面に於ける電界が一様
ではないことから、画素間で電界のバラツキが発生し、
それがノイズとなって現れる。更にまた、ＡｌＳｉ合金
の下部電極９の表面はＴｉＮからなる下部電極１０で覆
われているから問題は起こらないが、パターニングした
側面には下部電極９の側面も現れるから、ＡｌＳｉ合金
がアモルファス・シリコンからなる光電膜１１に直接接
触することになり、下部電極９中のＡｌが光電膜１１の
アモルファス・シリコンと反応し、Ａｌが三価の不純物
であるかのようにアモルファス・シリコンに固溶して下
部電極９の電極面積が変化したり、光導電膜１１の特性
劣化を引き起こす。
【０００４】本発明は、極めて簡単な手段で、上部電極
の断線を防止し、また、画素間での電界のバラツキを抑
えてノイズの発生を防止し、更にまた、下部電極と光電
膜との反応を防止できるようにする。
の断線を防止し、また、画素間での電界のバラツキを抑
えてノイズの発生を防止し、更にまた、下部電極と光電
膜との反応を防止できるようにする。
【０００５】
【課題を解決するための手段】図１は本発明の原理を説
明する為の積層型固体撮像素子の要部切断側面図を表し
ている。尚、図１９に於いて用いた記号と同記号は同部
分を表すか或いは同じ意味を持つものとする。
明する為の積層型固体撮像素子の要部切断側面図を表し
ている。尚、図１９に於いて用いた記号と同記号は同部
分を表すか或いは同じ意味を持つものとする。
【０００６】図に於いて、１３は下部電極、１４は絶縁
物質からなる下部電極側面保護膜をそれぞれ示している
。尚、下部電極１３は、実際には、図１９に見られる下
部電極９や１０と同様にＡｌＳｉ合金膜とＴｉＮ膜との
二層構造になっているのであるが、簡明にする為、一層
で表してある。
物質からなる下部電極側面保護膜をそれぞれ示している
。尚、下部電極１３は、実際には、図１９に見られる下
部電極９や１０と同様にＡｌＳｉ合金膜とＴｉＮ膜との
二層構造になっているのであるが、簡明にする為、一層
で表してある。
【０００７】図から明らかなように、本発明では、下部
電極１３の側面に下部電極側面保護膜１４を形成し、ア
モルファス・シリコンからなる光電膜１１と下部電極１
３の側面とを絶縁することが基本になっている。従って
、本発明に依る積層型固体撮像素子及びその製造方法に
於いては、
電極１３の側面に下部電極側面保護膜１４を形成し、ア
モルファス・シリコンからなる光電膜１１と下部電極１
３の側面とを絶縁することが基本になっている。従って
、本発明に依る積層型固体撮像素子及びその製造方法に
於いては、
【０００８】（１）一導電型シリコン半導体基板（例え
ばｐ−シリコン半導体基板１）に形成されたＣＣＤ埋め
込み層を構成する反対導電型不純物拡散領域（例えばｎ
−不純物拡散領域２）に対して距離をおいて形成された
蓄積ダイオードを構成する反対導電型不純物拡散領域（
例えばｎ−不純物拡散領域３）と、前記蓄積ダイオード
を構成する反対導電型不純物領域に電気的に接続されて
いる下部電極（例えば下部電極９及び１０）と、前記下
部電極の側面を覆って形成され且つ該下部電極の段差を
緩和する表面形状をなす絶縁物からなる下部電極側面保
護膜（例えば下部電極側面保護膜１４）と、前記下部電
極表面及び下部電極側面保護膜表面を含む全面に形成さ
れた光電膜（例えば光電膜１１）及びその上に形成され
た透明上部電極（例えば透明上部電極１２）とを備えて
なるか、或いは、
ばｐ−シリコン半導体基板１）に形成されたＣＣＤ埋め
込み層を構成する反対導電型不純物拡散領域（例えばｎ
−不純物拡散領域２）に対して距離をおいて形成された
蓄積ダイオードを構成する反対導電型不純物拡散領域（
例えばｎ−不純物拡散領域３）と、前記蓄積ダイオード
を構成する反対導電型不純物領域に電気的に接続されて
いる下部電極（例えば下部電極９及び１０）と、前記下
部電極の側面を覆って形成され且つ該下部電極の段差を
緩和する表面形状をなす絶縁物からなる下部電極側面保
護膜（例えば下部電極側面保護膜１４）と、前記下部電
極表面及び下部電極側面保護膜表面を含む全面に形成さ
れた光電膜（例えば光電膜１１）及びその上に形成され
た透明上部電極（例えば透明上部電極１２）とを備えて
なるか、或いは、
【０００９】（２）（１）に於いて、下部電極が多層金
属膜（例えばＡｌＳｉ合金膜並びにＴｉＮ膜）で構成さ
れ且つ光電膜と接する最上層の金属膜（例えばＴｉＮ膜
）は該光電膜を構成する材料と反応しない材料で構成さ
れてなることを特徴とするか、或いは、
属膜（例えばＡｌＳｉ合金膜並びにＴｉＮ膜）で構成さ
れ且つ光電膜と接する最上層の金属膜（例えばＴｉＮ膜
）は該光電膜を構成する材料と反応しない材料で構成さ
れてなることを特徴とするか、或いは、
【００１０】（
３）前記（１）に於いて、隣接する下部電極（例えば下
部電極１３）間が下部電極側面保護膜の役割を果たし得
る絶縁物（例えばＳｉＯ２ からなる絶縁膜３３）で完
全に埋められてなることを特徴とするか、或いは、
３）前記（１）に於いて、隣接する下部電極（例えば下
部電極１３）間が下部電極側面保護膜の役割を果たし得
る絶縁物（例えばＳｉＯ２ からなる絶縁膜３３）で完
全に埋められてなることを特徴とするか、或いは、
【００１１】（４）一導電型シリコン半導体基板にＣＣ
Ｄ埋め込み層を構成する反対導電型不純物拡散領域を形
成する工程と、次いで、前記反対導電型不純物拡散領域
に対して距離をおいた箇所に蓄積ダイオードを構成する
反対導電型不純物拡散領域を形成する工程と、次いで、
前記蓄積ダイオードを構成する反対導電型不純物領域に
電気的に接続された下部電極を形成する工程と、次いで
、全面に絶縁膜（例えばＳｉＯ２ からなる絶縁膜）を
形成してからエッチングを行って前記下部電極の側面を
覆い且つ該下部電極の段差を緩和する表面形状をなす下
部電極側面保護膜を形成する工程と、次いで、前記下部
電極表面及び下部電極側面保護膜表面を含む全面に光電
膜及び透明上部電極を順に積層形成する工程とを含んで
なることを特徴とするか、或いは、
Ｄ埋め込み層を構成する反対導電型不純物拡散領域を形
成する工程と、次いで、前記反対導電型不純物拡散領域
に対して距離をおいた箇所に蓄積ダイオードを構成する
反対導電型不純物拡散領域を形成する工程と、次いで、
前記蓄積ダイオードを構成する反対導電型不純物領域に
電気的に接続された下部電極を形成する工程と、次いで
、全面に絶縁膜（例えばＳｉＯ２ からなる絶縁膜）を
形成してからエッチングを行って前記下部電極の側面を
覆い且つ該下部電極の段差を緩和する表面形状をなす下
部電極側面保護膜を形成する工程と、次いで、前記下部
電極表面及び下部電極側面保護膜表面を含む全面に光電
膜及び透明上部電極を順に積層形成する工程とを含んで
なることを特徴とするか、或いは、
【００１２】（５）前記（４）に於いて、全面に絶縁膜
（例えばＳｉＯ２ からなる絶縁膜３３）を形成してか
ら下部電極上に開口をもったレジスト膜（例えばレジス
ト膜３４）を形成する工程と、次いで、前記レジスト膜
をマスクとして前記絶縁膜のエッチングを行って下部電
極の表面を露出させる工程と、次いで、前記レジスト膜
を除去してから隣接する下部電極間が前記絶縁膜で完全
に埋められている全面に光電膜及び透明上部電極を順に
形成する工程とが含まれてなることを特徴とする。
（例えばＳｉＯ２ からなる絶縁膜３３）を形成してか
ら下部電極上に開口をもったレジスト膜（例えばレジス
ト膜３４）を形成する工程と、次いで、前記レジスト膜
をマスクとして前記絶縁膜のエッチングを行って下部電
極の表面を露出させる工程と、次いで、前記レジスト膜
を除去してから隣接する下部電極間が前記絶縁膜で完全
に埋められている全面に光電膜及び透明上部電極を順に
形成する工程とが含まれてなることを特徴とする。
【００１３】
【作用】前記手段を採ることに依り、下部電極に起因す
る段差は、その側面を覆う下部電極側面保護膜の存在で
緩和され、従って、透明上部電極は段差の部分で緩徐な
曲面をなしていて断線のおそれは皆無である。また、同
じく、下部電極の側面が下部電極側面保護膜で覆われて
いることから、当然のことではあるが、光電膜のステッ
プ・カバレイジは良好であり、且つ、膜厚分布も良好で
あって、下部電極と透明上部電極との間にある光電膜に
は均一で安定な電界が加わり、画素間で感度むらが発生
することはない。
る段差は、その側面を覆う下部電極側面保護膜の存在で
緩和され、従って、透明上部電極は段差の部分で緩徐な
曲面をなしていて断線のおそれは皆無である。また、同
じく、下部電極の側面が下部電極側面保護膜で覆われて
いることから、当然のことではあるが、光電膜のステッ
プ・カバレイジは良好であり、且つ、膜厚分布も良好で
あって、下部電極と透明上部電極との間にある光電膜に
は均一で安定な電界が加わり、画素間で感度むらが発生
することはない。
【００１４】
【実施例】図２は本発明の原理を説明する為の図である
図１に見られる積層型固体撮像素子を省略せずに詳細に
表した要部切断側面図であり、図１及び図１９に於いて
用いた記号と同記号は同部分を表すか或いは同じ意味を
持つものとする。
図１に見られる積層型固体撮像素子を省略せずに詳細に
表した要部切断側面図であり、図１及び図１９に於いて
用いた記号と同記号は同部分を表すか或いは同じ意味を
持つものとする。
【００１５】図では、図１に見られる下部電極１３を図
１９と同様に下部電極９及び下部電極１０として表して
あり、図１９の場合と同様、下部電極９がＡｌＳｉ合金
で、そして、下部電極１０がＴｉＮでそれぞれ構成され
ているものとする。
１９と同様に下部電極９及び下部電極１０として表して
あり、図１９の場合と同様、下部電極９がＡｌＳｉ合金
で、そして、下部電極１０がＴｉＮでそれぞれ構成され
ているものとする。
【００１６】図示例を実現するには、その下部電極側面
保護膜１４として、Ａｌ合金並びにＴｉＮの積層膜をパ
ターニングして下部電極９並びに１０を形成した後、側
面にＳｉＯ２ からなる絶縁膜を形成すれば良いのであ
るが、その場合、ＭＯＳ電界効果トランジスタに於ける
ゲート電極の側面に絶縁側壁を形成する技法を利用する
と良い。
保護膜１４として、Ａｌ合金並びにＴｉＮの積層膜をパ
ターニングして下部電極９並びに１０を形成した後、側
面にＳｉＯ２ からなる絶縁膜を形成すれば良いのであ
るが、その場合、ＭＯＳ電界効果トランジスタに於ける
ゲート電極の側面に絶縁側壁を形成する技法を利用する
と良い。
【００１７】図３乃至図１１は図２に見られる実施例を
製造する場合について解説する為の工程要所に於ける積
層型固体撮像素子の要部切断側面図を表し、以下、これ
等の図を参照しつつ説明する。尚、図１及び図２、図１
３に於いて用いた記号と同記号は同部分を表すか或いは
同じ意味を持つものとする。
製造する場合について解説する為の工程要所に於ける積
層型固体撮像素子の要部切断側面図を表し、以下、これ
等の図を参照しつつ説明する。尚、図１及び図２、図１
３に於いて用いた記号と同記号は同部分を表すか或いは
同じ意味を持つものとする。
【００１８】図３参照
３−（１）
通常のフォト・リソグラフィ技術に於けるレジスト・プ
ロセス及びイオン注入法を適用することに依り、ドーズ
量を５×１０１２〔ｃｍ−２〕、加速エネルギを１６０
〔ｋｅＶ〕としてｐ型シリコン半導体基板１にＡｓイオ
ンの打ち込みを行って、ＣＣＤ埋め込み層であるｎ−不
純物拡散領域２を形成する。 ３−（２） フォト・リソグラフィ技術に於けるレジスト・プロセス
を適用することに依り、ｎ−不純物拡散領域２から距離
をおいた蓄積ダイオード形成予定部分に開口２１Ａをも
つフォト・レジスト膜２１を形成する。 ３−（３） イオン注入法を適用することに依り、ドーズ量を５×１
０１２〔ｃｍ−２〕、加速エネルギを１６０〔ｋｅＶ〕
とし、開口２１Ａを介してｐ型シリコン半導体基板１に
Ａｓイオンの打ち込みを行って、蓄積ダイオードを構成
する為のｎ−不純物拡散領域３を形成する。
ロセス及びイオン注入法を適用することに依り、ドーズ
量を５×１０１２〔ｃｍ−２〕、加速エネルギを１６０
〔ｋｅＶ〕としてｐ型シリコン半導体基板１にＡｓイオ
ンの打ち込みを行って、ＣＣＤ埋め込み層であるｎ−不
純物拡散領域２を形成する。 ３−（２） フォト・リソグラフィ技術に於けるレジスト・プロセス
を適用することに依り、ｎ−不純物拡散領域２から距離
をおいた蓄積ダイオード形成予定部分に開口２１Ａをも
つフォト・レジスト膜２１を形成する。 ３−（３） イオン注入法を適用することに依り、ドーズ量を５×１
０１２〔ｃｍ−２〕、加速エネルギを１６０〔ｋｅＶ〕
とし、開口２１Ａを介してｐ型シリコン半導体基板１に
Ａｓイオンの打ち込みを行って、蓄積ダイオードを構成
する為のｎ−不純物拡散領域３を形成する。
【００１９】図４参照
４−（１）
イオン注入マスクとして用いたフォト・レジスト膜２１
を除去してから、熱酸化法を適用することに依り、厚さ
例えば５００〔Å〕のＳｉＯ２ からなる絶縁膜４を形
成する。 ４−（２） 化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄ
ｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適用することに依り
、厚さ例えば４０００〔Å〕の多結晶シリコン膜を形成
する。 ４−（３） 熱拡散法を適用することに依り、ＰＣｌ３ 液をソース
として、前記工程４−（２）で形成した多結晶シリコン
膜の全面にＰイオンのドーピングを行う。 ４−（４） フォト・リソグラフィ技術に於けるレジスト・プロセス
を適用することに依り、ＣＣＤ転送電極パターンをもつ
フォト・レジスト膜２２を形成する。 ４−（５） エッチング・ガスをＣＣｌ４ とするドライ・エッチン
グ法を適用することに依り、フォト・レジスト膜２２を
マスクとし、前記工程４−（２）で形成した多結晶シリ
コン膜のパターニングを行ってＣＣＤ転送電極５を形成
する。
を除去してから、熱酸化法を適用することに依り、厚さ
例えば５００〔Å〕のＳｉＯ２ からなる絶縁膜４を形
成する。 ４−（２） 化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄ
ｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適用することに依り
、厚さ例えば４０００〔Å〕の多結晶シリコン膜を形成
する。 ４−（３） 熱拡散法を適用することに依り、ＰＣｌ３ 液をソース
として、前記工程４−（２）で形成した多結晶シリコン
膜の全面にＰイオンのドーピングを行う。 ４−（４） フォト・リソグラフィ技術に於けるレジスト・プロセス
を適用することに依り、ＣＣＤ転送電極パターンをもつ
フォト・レジスト膜２２を形成する。 ４−（５） エッチング・ガスをＣＣｌ４ とするドライ・エッチン
グ法を適用することに依り、フォト・レジスト膜２２を
マスクとし、前記工程４−（２）で形成した多結晶シリ
コン膜のパターニングを行ってＣＣＤ転送電極５を形成
する。
【００２０】図５参照
５−（１）
多結晶シリコン膜をパターニングするマスクとして使用
したフォト・レジスト膜２２を除去してから、熱酸化法
を適用することに依り、厚さ例えば５００〔Å〕のＳｉ
Ｏ２ からなる絶縁膜６を形成する。
したフォト・レジスト膜２２を除去してから、熱酸化法
を適用することに依り、厚さ例えば５００〔Å〕のＳｉ
Ｏ２ からなる絶縁膜６を形成する。
【００２１】図６参照
６−（１）
ＣＶＤ法を適用することに依り、厚さ例えば４０００〔
Å〕の多結晶シリコン膜を形成する。 ６−（２） 熱拡散法を適用することに依り、ＰＣｌ３ 液をソース
として、前記工程６−（１）で形成した多結晶シリコン
膜の全面にＰをドーピングする。 ６−（３） フォト・リソグラフィ技術に於けるレジスト・プロセス
を適用することに依り、ＣＣＤ転送電極パターンをもつ
フォト・レジスト膜２３を形成する。 ６−（４） エッチング・ガスをＳＦ６ とするドライ・エッチング
法を適用することに依り、フォト・レジスト膜２３をマ
スクとし、前記工程６−（１）で形成した多結晶シリコ
ン膜のパターニングを行ってＣＣＤ転送電極７を形成す
る。
Å〕の多結晶シリコン膜を形成する。 ６−（２） 熱拡散法を適用することに依り、ＰＣｌ３ 液をソース
として、前記工程６−（１）で形成した多結晶シリコン
膜の全面にＰをドーピングする。 ６−（３） フォト・リソグラフィ技術に於けるレジスト・プロセス
を適用することに依り、ＣＣＤ転送電極パターンをもつ
フォト・レジスト膜２３を形成する。 ６−（４） エッチング・ガスをＳＦ６ とするドライ・エッチング
法を適用することに依り、フォト・レジスト膜２３をマ
スクとし、前記工程６−（１）で形成した多結晶シリコ
ン膜のパターニングを行ってＣＣＤ転送電極７を形成す
る。
【００２２】図７参照
７−（１）
多結晶シリコン膜をパターニングするマスクとして用い
たフォト・レジスト膜２３を除去してから、ＣＶＤ法を
適用することに依り、厚さ例えば５０００〔Å〕のＰＳ
Ｇ（ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅ ｇｌａｓｓ
）からなる絶縁膜８を形成する。 ７−（２） フォト・リソグラフィ技術に於けるレジスト・プロセス
を適用することに依り、開口２４Ａをもつフォト・レジ
スト膜２４を形成する。 ７−（３） エッチング・ガスをＣＨＦ３ とするＲＩＥ法を適用す
ることに依り、フォト・レジスト膜２４をマスクとし、
絶縁膜８の選択的エッチングを行って電極コンタクト・
ホール８Ａを形成する。
たフォト・レジスト膜２３を除去してから、ＣＶＤ法を
適用することに依り、厚さ例えば５０００〔Å〕のＰＳ
Ｇ（ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅ ｇｌａｓｓ
）からなる絶縁膜８を形成する。 ７−（２） フォト・リソグラフィ技術に於けるレジスト・プロセス
を適用することに依り、開口２４Ａをもつフォト・レジ
スト膜２４を形成する。 ７−（３） エッチング・ガスをＣＨＦ３ とするＲＩＥ法を適用す
ることに依り、フォト・レジスト膜２４をマスクとし、
絶縁膜８の選択的エッチングを行って電極コンタクト・
ホール８Ａを形成する。
【００２３】図８参照
８−（１）
絶縁膜８のエッチング・マスクとして用いたフォト・レ
ジスト膜２４を除去してから、ＰＶＤ（ｐｈｙｓｉｃａ
ｌ ｖａｐｏｒ ｄｅｐｏｓｉｓｉｏｎ）法を適用
することに依り、厚さ例えば３０００〔Å〕のＡｌＳｉ
合金膜及び厚さ例えば１０００〔Å〕のＴｉＮ膜を形成
する。 ８−（２） フォト・リソグラフィ技術に於けるレジスト・プロセス
を適用することに依り、下部電極パターンをもつフォト
・レジスト膜２５を形成する。 ８−（３） エッチング・ガスをＣｌ２ ＋ＢＣｌ３ とするドライ
・エッチング法を適用することに依り、フォト・レジス
ト膜２５をマスクとし、前記工程８−（１）で形成した
ＴｉＮ膜及びＡｌＳｉ膜のパターニングを行って下部電
極９及び１０を形成する。
ジスト膜２４を除去してから、ＰＶＤ（ｐｈｙｓｉｃａ
ｌ ｖａｐｏｒ ｄｅｐｏｓｉｓｉｏｎ）法を適用
することに依り、厚さ例えば３０００〔Å〕のＡｌＳｉ
合金膜及び厚さ例えば１０００〔Å〕のＴｉＮ膜を形成
する。 ８−（２） フォト・リソグラフィ技術に於けるレジスト・プロセス
を適用することに依り、下部電極パターンをもつフォト
・レジスト膜２５を形成する。 ８−（３） エッチング・ガスをＣｌ２ ＋ＢＣｌ３ とするドライ
・エッチング法を適用することに依り、フォト・レジス
ト膜２５をマスクとし、前記工程８−（１）で形成した
ＴｉＮ膜及びＡｌＳｉ膜のパターニングを行って下部電
極９及び１０を形成する。
【００２４】図９参照
９−（１）
ＣＶＤ法を適用することに依り、厚さ例えば４０００〔
Å〕のＳｉＯ２ からなる絶縁膜を形成する。
Å〕のＳｉＯ２ からなる絶縁膜を形成する。
【００２５】図１０参照
１０−（１）
エッチング・ガスをＣＨＦ３ とするドライ・エッチン
グ法を適用することに依り、前記工程９−（１）で形成
した絶縁膜のエッチングを行う。この工程を経ることに
依り、該絶縁膜は下部電極９及び１０の側面にのみ残留
して下部電極側面保護膜１４となるものである。
グ法を適用することに依り、前記工程９−（１）で形成
した絶縁膜のエッチングを行う。この工程を経ることに
依り、該絶縁膜は下部電極９及び１０の側面にのみ残留
して下部電極側面保護膜１４となるものである。
【００２６】図１１参照
１１−（１）
プラズマＣＶＤ法を適用することに依り、厚さ例えば１
〔μｍ〕のアモルファス・Ｓｉからなる光電膜１１を形
成する。 １１−（２） ＰＶＤ法を適用することに依り、厚さ例えば２０００〔
Å〕のＩＴＯからなる透明上部電極１２を形成する。
〔μｍ〕のアモルファス・Ｓｉからなる光電膜１１を形
成する。 １１−（２） ＰＶＤ法を適用することに依り、厚さ例えば２０００〔
Å〕のＩＴＯからなる透明上部電極１２を形成する。
【００２７】このようにして作成された積層型固体撮像
素子を動作させる場合、蓄積ダイオードを構成するｎ−
不純物拡散領域３に対して、、ｎ−不純物拡散領域２か
ら、通常、８〔Ｖ〕程度の電位が与えられる。下部電極
９及び１０はｎ−不純物拡散領域３に電気的に接続され
ていることから、同じく、８〔Ｖ〕程度の電位が加わり
、そして、透明上部電極１２には０〔Ｖ〕の電位が与え
られる。光電膜１１には下部電極９及び１０と透明上部
電極１２とでバイアス電圧が印加される。そのような状
態で、透明上部電極１２を透過した入射光が光電膜１１
に達すると、該入射光は光電変換されるので電荷が発生
し、電子は、電位が高い下部電極９及び１０の方向に流
れ、蓄積ダイオードをなすｎ−不純物拡散領域３に蓄積
され、任意のクロックに依って、ＣＣＤ転送されるもの
である。
素子を動作させる場合、蓄積ダイオードを構成するｎ−
不純物拡散領域３に対して、、ｎ−不純物拡散領域２か
ら、通常、８〔Ｖ〕程度の電位が与えられる。下部電極
９及び１０はｎ−不純物拡散領域３に電気的に接続され
ていることから、同じく、８〔Ｖ〕程度の電位が加わり
、そして、透明上部電極１２には０〔Ｖ〕の電位が与え
られる。光電膜１１には下部電極９及び１０と透明上部
電極１２とでバイアス電圧が印加される。そのような状
態で、透明上部電極１２を透過した入射光が光電膜１１
に達すると、該入射光は光電変換されるので電荷が発生
し、電子は、電位が高い下部電極９及び１０の方向に流
れ、蓄積ダイオードをなすｎ−不純物拡散領域３に蓄積
され、任意のクロックに依って、ＣＣＤ転送されるもの
である。
【００２８】図１２は図２の積層型固体撮像素子が動作
状態に在る場合を説明する為の要部切断側面図であり、
図１乃至図１１及び図１９に於いて用いた記号と同記号
は同部分を表すか或いは同じ意味を持つものとする。
状態に在る場合を説明する為の要部切断側面図であり、
図１乃至図１１及び図１９に於いて用いた記号と同記号
は同部分を表すか或いは同じ意味を持つものとする。
【００２９】図から明らかなように、下部電極１０と透
明上部電極１２との間に在る光電膜１１には均一な電界
が生じている。
明上部電極１２との間に在る光電膜１１には均一な電界
が生じている。
【００３０】前記実施例に於いては、下部電極側面保護
膜１４を作成するに際し、ＳｉＯ２ からなる絶縁膜の
形成、及び、該絶縁膜の異方性エッチングを行ったが、
これはＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）を利
用して実施しても良い。
膜１４を作成するに際し、ＳｉＯ２ からなる絶縁膜の
形成、及び、該絶縁膜の異方性エッチングを行ったが、
これはＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）を利
用して実施しても良い。
【００３１】図１３及び図１４は本発明に於ける他の実
施例、即ち、ＳＯＧを用いた実施例を解説する為の工程
要所に於ける積層型固体撮像素子の要部切断側面図を表
し、以下、これ等の図を参照しつつ説明する。尚、図１
乃至図１１に於いて用いた記号と同記号は同部分を表す
か或いは同じ意味を持つものとする。また、図２乃至図
１２について解説した実施例に於ける工程の最初から工
程８−（３）までは本実施例に於いても同様であるから
省略し、次の段階から説明する。
施例、即ち、ＳＯＧを用いた実施例を解説する為の工程
要所に於ける積層型固体撮像素子の要部切断側面図を表
し、以下、これ等の図を参照しつつ説明する。尚、図１
乃至図１１に於いて用いた記号と同記号は同部分を表す
か或いは同じ意味を持つものとする。また、図２乃至図
１２について解説した実施例に於ける工程の最初から工
程８−（３）までは本実施例に於いても同様であるから
省略し、次の段階から説明する。
【００３２】図１３参照
１３−（１）
スピン・コート法を適用することに依ってＳＯＧの塗布
を行い、全面にＳＯＧ膜３１を形成する。一般に、ＳＯ
Ｇは凹所に溜まり易いので、図に見られるような形状に
被着される。
を行い、全面にＳＯＧ膜３１を形成する。一般に、ＳＯ
Ｇは凹所に溜まり易いので、図に見られるような形状に
被着される。
【００３３】図１４参照
１４−（１）
エッチング・ガスをＣＦ４ とするドライ・エッチング
法を適用することに依り、下部電極１３の表面に在るＳ
ＯＧ膜３１を除去する為、全面エッチングを行う。この
工程を経ることで、ＳＯＧ膜３１は下部電極側面保護膜
３１′となるものを残して他は除去される。
法を適用することに依り、下部電極１３の表面に在るＳ
ＯＧ膜３１を除去する為、全面エッチングを行う。この
工程を経ることで、ＳＯＧ膜３１は下部電極側面保護膜
３１′となるものを残して他は除去される。
【００３４】図１５は図１３及び図１４について説明し
た実施例を改良した実施例を解説する為の工程要所に於
ける積層型固体撮像素子の要部切断側面図を表し、図１
３及び図１４に於いて用いた記号と同記号は同部分を表
すか或いは同じ意味を持つものとする。本実施例では、
前記工程１３−（１）でＳＯＧを塗布する前に、ＣＶＤ
法などを適用することに依って、下部電極１３をカバー
するＳｉＯ２ からなるカバー膜３２を形成し、その後
、ＳＯＧを塗布してから全面エッチングを行うようにし
ている。
た実施例を改良した実施例を解説する為の工程要所に於
ける積層型固体撮像素子の要部切断側面図を表し、図１
３及び図１４に於いて用いた記号と同記号は同部分を表
すか或いは同じ意味を持つものとする。本実施例では、
前記工程１３−（１）でＳＯＧを塗布する前に、ＣＶＤ
法などを適用することに依って、下部電極１３をカバー
するＳｉＯ２ からなるカバー膜３２を形成し、その後
、ＳＯＧを塗布してから全面エッチングを行うようにし
ている。
【００３５】図１６乃至図１８は本発明の更に他の実施
例を解説する為の工程要所に於ける積層型固体撮像素子
の要部切断側面図を表し、以下、これ等の図を参照しつ
つ説明する。尚、図１３乃至図１５に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。また、図２乃至図１２について解説した実施例に
於ける工程の最初から工程８−（３）までは、本実施例
でも同様であるから省略し、次の段階から説明する。
例を解説する為の工程要所に於ける積層型固体撮像素子
の要部切断側面図を表し、以下、これ等の図を参照しつ
つ説明する。尚、図１３乃至図１５に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。また、図２乃至図１２について解説した実施例に
於ける工程の最初から工程８−（３）までは、本実施例
でも同様であるから省略し、次の段階から説明する。
【００３６】図１６参照
１６−（１）
ＣＶＤ法を適用することに依り、厚さ例えば３０００〔
Å〕のＳｉＯ２ からなる絶縁膜３３を形成する。
Å〕のＳｉＯ２ からなる絶縁膜３３を形成する。
【００３７】図１７参照
１７−（１）
リソグラフィ技術に於けるレジスト・プロセスを適用す
ることに依り、下部電極１３上に開口をもつレジスト膜
３４を形成する。 １７−（２） エッチング・ガスをＣＦ４ とするドライ・エッチング
法を適用することに依り、レジスト膜３４をマスクとし
て絶縁膜３３の等方性エッチングを行って下部電極側面
保護膜３３′を生成させる。尚、破線は絶縁膜３３が存
在していたことを示している。
ることに依り、下部電極１３上に開口をもつレジスト膜
３４を形成する。 １７−（２） エッチング・ガスをＣＦ４ とするドライ・エッチング
法を適用することに依り、レジスト膜３４をマスクとし
て絶縁膜３３の等方性エッチングを行って下部電極側面
保護膜３３′を生成させる。尚、破線は絶縁膜３３が存
在していたことを示している。
【００３８】図１８参照
１８−（１）
レジスト膜３４を剥離してから光電膜３５及び透明上部
電極３６を形成して完成する。
電極３６を形成して完成する。
【００３９】
【発明の効果】本発明に依る積層型固体撮像素子及びそ
の製造方法に於いては、一導電型シリコン半導体基板に
形成された反対導電型不純物拡散領域に対して距離をお
いて蓄積ダイオードを構成する反対導電型不純物拡散領
域を形成し、蓄積ダイオードを構成する反対導電型不純
物領域と接続された下部電極を形成し、下部電極の側面
を覆い且つ下部電極の段差を緩和する形状の絶縁物から
なる下部電極側面保護膜を形成し、その上に光電膜及び
透明上部電極を形成してある。
の製造方法に於いては、一導電型シリコン半導体基板に
形成された反対導電型不純物拡散領域に対して距離をお
いて蓄積ダイオードを構成する反対導電型不純物拡散領
域を形成し、蓄積ダイオードを構成する反対導電型不純
物領域と接続された下部電極を形成し、下部電極の側面
を覆い且つ下部電極の段差を緩和する形状の絶縁物から
なる下部電極側面保護膜を形成し、その上に光電膜及び
透明上部電極を形成してある。
【００４０】前記構成を採ることに依り、下部電極に起
因する段差は、その側面を覆う下部電極側面保護膜の存
在で緩和され、従って、透明上部電極は段差の部分で緩
徐な曲面をなしていて断線のおそれは皆無である。また
、同じく、下部電極の側面が下部電極側面保護膜で覆わ
れていることから、当然のことではあるが、光電膜のス
テップ・カバレイジは良好であり、且つ、膜厚分布も良
好であって、下部電極と透明上部電極との間にある光電
膜には均一で安定な電界が加わり、画素間で感度むらが
発生することはない。更にまた、光電膜と反応を起こし
易い材料を用いても光電膜とは反応しない材料との多層
膜にすることで光電膜と直接接触することはないから、
下部電極と光電膜とが反応して光電膜の特性が劣化する
ことはない。
因する段差は、その側面を覆う下部電極側面保護膜の存
在で緩和され、従って、透明上部電極は段差の部分で緩
徐な曲面をなしていて断線のおそれは皆無である。また
、同じく、下部電極の側面が下部電極側面保護膜で覆わ
れていることから、当然のことではあるが、光電膜のス
テップ・カバレイジは良好であり、且つ、膜厚分布も良
好であって、下部電極と透明上部電極との間にある光電
膜には均一で安定な電界が加わり、画素間で感度むらが
発生することはない。更にまた、光電膜と反応を起こし
易い材料を用いても光電膜とは反応しない材料との多層
膜にすることで光電膜と直接接触することはないから、
下部電極と光電膜とが反応して光電膜の特性が劣化する
ことはない。
【図１】本発明の原理を説明する為の積層型固体撮像素
子の要部切断側面図である。
子の要部切断側面図である。
【図２】図１に見られる積層型固体撮像素子を省略せず
に詳細に表した要部切断側面図である。
に詳細に表した要部切断側面図である。
【図３】実施例を製造する場合について解説する為の工
程要所に於ける積層型固体撮像素子の要部切断側面図で
ある。
程要所に於ける積層型固体撮像素子の要部切断側面図で
ある。
【図４】実施例を製造する場合について解説する為の工
程要所に於ける積層型固体撮像素子の要部切断側面図で
ある。
程要所に於ける積層型固体撮像素子の要部切断側面図で
ある。
【図５】実施例を製造する場合について解説する為の工
程要所に於ける積層型固体撮像素子の要部切断側面図で
ある。
程要所に於ける積層型固体撮像素子の要部切断側面図で
ある。
【図６】実施例を製造する場合について解説する為の工
程要所に於ける積層型固体撮像素子の要部切断側面図で
ある。
程要所に於ける積層型固体撮像素子の要部切断側面図で
ある。
【図７】実施例を製造する場合について解説する為の工
程要所に於ける積層型固体撮像素子の要部切断側面図で
ある。
程要所に於ける積層型固体撮像素子の要部切断側面図で
ある。
【図８】実施例を製造する場合について解説する為の工
程要所に於ける積層型固体撮像素子の要部切断側面図で
ある。
程要所に於ける積層型固体撮像素子の要部切断側面図で
ある。
【図９】実施例を製造する場合について解説する為の工
程要所に於ける積層型固体撮像素子の要部切断側面図で
ある。
程要所に於ける積層型固体撮像素子の要部切断側面図で
ある。
【図１０】実施例を製造する場合について解説する為の
工程要所に於ける積層型固体撮像素子の要部切断側面図
である。
工程要所に於ける積層型固体撮像素子の要部切断側面図
である。
【図１１】実施例を製造する場合について解説する為の
工程要所に於ける積層型固体撮像素子の要部切断側面図
である。
工程要所に於ける積層型固体撮像素子の要部切断側面図
である。
【図１２】図２の積層型固体撮像素子が動作状態に在る
場合を説明する為の要部切断側面図である。
場合を説明する為の要部切断側面図である。
【図１３】他の実施例、即ち、ＳＯＧを用いた実施例を
解説する為の工程要所に於ける積層型固体撮像素子の要
部切断側面図である。
解説する為の工程要所に於ける積層型固体撮像素子の要
部切断側面図である。
【図１４】他の実施例、即ち、ＳＯＧを用いた実施例を
解説する為の工程要所に於ける積層型固体撮像素子の要
部切断側面図である。
解説する為の工程要所に於ける積層型固体撮像素子の要
部切断側面図である。
【図１５】図１３及び図１４について説明した実施例を
改良した実施例を解説する為の工程要所に於ける積層型
固体撮像素子の要部切断側面図である。
改良した実施例を解説する為の工程要所に於ける積層型
固体撮像素子の要部切断側面図である。
【図１６】本発明の更に他の実施例を解説する為の工程
要所に於ける積層型固体撮像素子の要部切断側面図であ
る。
要所に於ける積層型固体撮像素子の要部切断側面図であ
る。
【図１７】本発明の更に他の実施例を解説する為の工程
要所に於ける積層型固体撮像素子の要部切断側面図であ
る。
要所に於ける積層型固体撮像素子の要部切断側面図であ
る。
【図１８】本発明の更に他の実施例を解説する為の工程
要所に於ける積層型固体撮像素子の要部切断側面図であ
る。
要所に於ける積層型固体撮像素子の要部切断側面図であ
る。
【図１９】従来例を説明する為の積層型固体撮像素子の
要部切断側面図である。
要部切断側面図である。
１ ｐ型シリコン半導体基板
２ ｎ−不純物拡散領域
３ 蓄積ダイオードを構成するためのｎ−不純物拡散
領域 ４ 絶縁膜 ５ ＣＣＤ転送電極 ６ 絶縁膜 ７ ＣＣＤ転送電極 ８ 絶縁膜 ９ ＡｌＳｉ合金からなる下部電極 １０ ＴｉＮからなる下部電極 １１ アモルファス・シリコンからなる光電膜１２
ＩＴＯ膜からなる透明上部電極１３ 下部電極 １４ 下部電極側面保護膜
領域 ４ 絶縁膜 ５ ＣＣＤ転送電極 ６ 絶縁膜 ７ ＣＣＤ転送電極 ８ 絶縁膜 ９ ＡｌＳｉ合金からなる下部電極 １０ ＴｉＮからなる下部電極 １１ アモルファス・シリコンからなる光電膜１２
ＩＴＯ膜からなる透明上部電極１３ 下部電極 １４ 下部電極側面保護膜
Claims (5)
- 【請求項１】一導電型シリコン半導体基板に形成された
ＣＣＤ埋め込み層を構成する反対導電型不純物拡散領域
に対して距離をおいて形成された蓄積ダイオードを構成
する反対導電型不純物拡散領域と、前記蓄積ダイオード
を構成する反対導電型不純物領域に電気的に接続されて
いる下部電極と、前記下部電極の側面を覆って形成され
且つ該下部電極の段差を緩和する表面形状をなす絶縁物
からなる下部電極側面保護膜と、前記下部電極表面及び
下部電極側面保護膜表面を含む全面に形成された光電膜
及びその上に形成された透明上部電極とを備えてなるこ
とを特徴とする積層型固体撮像素子。 - 【請求項２】下部電極が多層金属膜で構成され且つ光電
膜と接する最上層の金属膜は該光電膜を構成する材料と
反応しない材料で構成されてなることを特徴とする請求
項１記載の積層型固体撮像素子。 - 【請求項３】隣接する下部電極間が下部電極側面保護膜
の役割を果たし得る絶縁物で完全に埋められてなること
を特徴とする請求項１記載の積層型固体撮像素子。 - 【請求項４】一導電型シリコン半導体基板にＣＣＤ埋め
込み層を構成する反対導電型不純物拡散領域を形成する
工程と、次いで、前記反対導電型不純物拡散領域に対し
て距離をおいた箇所に蓄積ダイオードを構成する反対導
電型不純物拡散領域を形成する工程と、次いで、前記蓄
積ダイオードを構成する反対導電型不純物領域に電気的
に接続された下部電極を形成する工程と、次いで、全面
に絶縁膜を形成してからエッチングを行って前記下部電
極の側面を覆い且つ該下部電極の段差を緩和する表面形
状をなす下部電極側面保護膜を形成する工程と、次いで
、前記下部電極表面及び下部電極側面保護膜表面を含む
全面に光電膜及び透明上部電極を順に積層形成する工程
とを含んでなることを特徴とする積層型固体撮像素子の
製造方法。 - 【請求項５】全面に絶縁膜を形成してから下部電極上に
開口をもったレジスト膜を形成する工程と、次いで、前
記レジスト膜をマスクとして前記絶縁膜のエッチングを
行って下部電極の表面を露出させる工程と、次いで、前
記レジスト膜を除去してから隣接する下部電極間が前記
絶縁膜で完全に埋められている全面に光電膜及び透明上
部電極を順に形成する工程とが含まれてなることを特徴
とする請求項４記載の積層型固体撮像素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3080425A JPH04291964A (ja) | 1991-03-20 | 1991-03-20 | 積層型固体撮像素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3080425A JPH04291964A (ja) | 1991-03-20 | 1991-03-20 | 積層型固体撮像素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04291964A true JPH04291964A (ja) | 1992-10-16 |
Family
ID=13717929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3080425A Withdrawn JPH04291964A (ja) | 1991-03-20 | 1991-03-20 | 積層型固体撮像素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04291964A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014156174A1 (ja) * | 2013-03-29 | 2014-10-02 | 富士フイルム株式会社 | 固体撮像素子および撮像装置 |
| JP2019165250A (ja) * | 2019-06-10 | 2019-09-26 | キヤノン株式会社 | 光電変換装置 |
-
1991
- 1991-03-20 JP JP3080425A patent/JPH04291964A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014156174A1 (ja) * | 2013-03-29 | 2014-10-02 | 富士フイルム株式会社 | 固体撮像素子および撮像装置 |
| JP2014209530A (ja) * | 2013-03-29 | 2014-11-06 | 富士フイルム株式会社 | 固体撮像素子および撮像装置 |
| US9559148B2 (en) | 2013-03-29 | 2017-01-31 | Fujifilm Corporation | Solid-state imaging device and imaging apparatus |
| JP2019165250A (ja) * | 2019-06-10 | 2019-09-26 | キヤノン株式会社 | 光電変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2848268B2 (ja) | 固体撮像装置およびその製造方法 | |
| US5567632A (en) | Method for fabricating solid state image sensor device having buried type photodiode | |
| JP2007317939A (ja) | 固体撮像素子及びその製造方法 | |
| KR100853792B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| US4742027A (en) | Method of fabricating a charge coupled device | |
| KR100218849B1 (ko) | 고체촬상소자의제조방법 | |
| JP2004080030A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| US7378691B2 (en) | Solid-state image sensor | |
| TWI397172B (zh) | 影像感測器及其製造方法 | |
| JP3796227B2 (ja) | 電荷結合素子の製造方法 | |
| JPH04291964A (ja) | 積層型固体撮像素子及びその製造方法 | |
| US6787754B2 (en) | Solid-state image pickup device having improved flatness and method for fabricating the same | |
| JPH08255888A (ja) | 固体撮像装置およびその製造方法 | |
| US7045872B2 (en) | Semiconductor light receiving device and manufacturing method for the same | |
| JPH11238866A (ja) | 固体撮像装置 | |
| US20090050892A1 (en) | Cmos image sensor and method for manufacturing the same | |
| JP4705791B2 (ja) | 固体撮像素子の製造方法 | |
| TWI685958B (zh) | 影像感測器及其製造方法 | |
| JP2877656B2 (ja) | 固体撮像素子の製造方法 | |
| KR100280400B1 (ko) | 고체촬상소자 제조방법 | |
| JP2002190587A (ja) | 固体撮像装置の製造方法 | |
| KR100793609B1 (ko) | 이미지센서 및 그 제조 방법 | |
| JP2009054740A (ja) | 固体撮像装置及び固体撮像装置の製造方法 | |
| JP2958061B2 (ja) | 電荷転送装置 | |
| JPS6159866A (ja) | Ｍｏｓ形ダイナミツクメモリおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |