JPH04291765A - 横型絶縁ゲートサイリスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電圧で駆動できるサイ
リスタであって、基板の一主面上にアノード，　カソー
ド両主電極の設けられる横型絶縁ゲートサイリスタ　（
以下絶縁ゲートサイリスタをＩＧＴＨと記す）　に関す
る。

【０００２】

【従来の技術】スイッチング用半導体素子は定常損失と
スイッチング損失の双方が小さいことが理想であり、こ
の目的のため各種の半導体素子が提案されている。しか
しながら、一般的には定常損失とスイッチング損失はト
レードオフの関係にあり、定常損失を低減しようとする
とスイッチング損失が増大するという問題がある。これ
は、定常損失を低下させるためには伝導度変調を利用し
たサイリスタ動作を行わせる必要があるが、サイリスタ
動作を行う場合には、少数キャリアが消滅するまでに時
間がかかり、ターンオフタイムの増大、すなわちスイッ
チング損失が増大することになる。この少数キャリアの
再結合を促進し、スイッチング損失を低減するためにラ
イフタイムキラーを導入すると、伝導度変調が少なくな
り、オン電圧、すなわち定常損失が増大する。

【０００３】特にオン電圧を低下させるために、従来電
流駆動であったサイリスタ動作を入力損失を極端に低下
させる電圧駆動により行わせるＩＧＴＨが提案されてい
る。

【０００４】図２は、横型ＩＧＴＨの基本構造を示す。 この横型ＩＧＴＨにおいては、ｎ＋基板１の表面に選択
的にｎ＋　埋込領域１５が形成される。その上にｐ−　
層２をエピタキシャル法で成膜させて形成し、その中に
ｎ＋　埋込領域１５から拡散によって広がる領域につな
がるｎベース領域３を形成してＲＥＳＵＲＦ構造とし、
そのｎベース領域３の一部を選択的に残しｐベース領域
４が形成される。 さらにｎ＋　ソース領域５がそのｐベース領域４の中に
それぞれ選択的に形成される。ｐベース領域４とｎベー
ス領域３の表面上にｎ＋　ソース領域５の表面とその間
のｐベース領域４の露出面を残してゲート酸化膜８を介
してゲート電極９が形成されている。そして、ｐベース
領域４の露出面とｎ＋　ソース領域５の表面に共通に接
触するアノード電極１３が形成される。また、ｐ−　基
板２の一部にｐ＋　バッファ領域１０を形成し、その中
に選択的にｎ＋　カソード領域１１が形成され、その表
面に接触するカソード電極１２が形成されている。なお
ゲート酸化膜８に連結された厚いフィールド酸化膜１４
がｐ−　層２の上を覆っている。

【０００５】このような横型ＩＧＴＨでは、ｎベース領
域３上のゲート電極９にしきい値以上の負の電圧印加を
すると、ＩＧＢＴ電極１３に加わる電圧によりｐベース
領域４の半導体表面部からｎベース領域３に正孔が注入
され、反転層がｎベース領域３の表面層の第一チャネル
領域６に形成される。第一チャネル領域６に注入された
正孔が、ｐ−　層２表面層をを通過し、ｐバッファ領域
１０を抜けｎ＋　カソード領域１１に到達すると、ｎ＋
　カソード領域１１からｐ＋　バッファ領域１０、ｐ−
　層２に電子が注入され、いわゆる伝導度変調が生じる
。ｐ−　層２に注入された電子の一部はｎベース領域３
に到達する。ｎベース領域３とｐベース領域４の間には
ビルトイン電圧が形成されているが、ｎベース領域３に
電子が蓄積することによってフェルミレベルを中央にシ
フトし、ビルトイン電圧を回復してアノード電極１３直
下のｐベース領域４からｎベース領域３への正孔の注入
を引き起こし、それに対応してｎベース領域３からｐベ
ース領域４を経てアノード電極１３へ電子が流れ、ｎ＋
カソード領域１１，　ｐ−　層２，　ｎベース領域３，
　ｐベース領域４よりなる第一のＩＧＴＨが駆動される
。また、ｐ−　層２に注入された電子の一部はｎ＋　基
板１，　ｎ＋　埋込領域１５を通過する。ｎ＋　カソー
ド領域１１，　ｐ＋　バッファ領域１０，　ｐ−　層２
，　ｎ＋　基板１，　ｎ＋　埋込領域１５，　ｎベース
領域３，　ｐベース領域４よりなる第二のＩＧＴＨは、
上記の第一のＩＧＴＨよりｐ−　層２の距離が短く、ｎ
＋　拡散部分（ｎ＋　基板１，　ｎ＋　埋込領域１５）
　を含むことにより輸送効率がよく、アノード電極１３
直下のｐベース領域４とｎベース領域３との間のビルト
イン電圧を超える電位差が生ずるのが速く、電流増幅率
が大きい。このようなＲＥＳＵＲＦ構造をもつＩＧＴＨ
では、この第一，　第二の２種類のサイリスタが並行し
て動作することになる。一方、本素子をオフさせるには
、ゲート電極９に正の電圧を印加する。正の電圧を印加
することで、ｎベース領域３表面層の第一チャネル領域
６の反転層を無くし、まずｐベース領域４からの正孔の
注入を止める。次にｐベース領域４表面層の第二チャネ
ル領域７に反転層を形成する。第二チャネル領域に生じ
た反転層とｎベース領域３と導電型が同一になることで
、ｎベース領域３とｐベース領域４は電気的に短絡され
る。ｎベース領域３とｐベース領域４を同電位に保たれ
、ｐｎｐｎサイリスタをオープンベースのｐｎｐトラン
ジスタに変換することにより、ゲートをオフすると共に
ＩＧＴＨのターンオフ時のｈＦＥを急激に低下させるこ
とで、カソード側からの電子の注入を押さえると共にア
ノード側からの正孔の注入を押さえることができ、この
素子をオフすることができる。

【０００６】

【発明が解決しようとする課題】このような横型ＩＧＢ
Ｔにおいても、素子のオン電圧の低下を図ることはでき
るが、基本的にサイリスタ駆動であるため図３のＩ−Ｖ
特性３１に示すように、電流が０から素子が完全にオン
状態へ移行する間に順方向阻止領域が存在し、順方向阻
止電圧Ｖ１　が発生する。この順方向阻止電圧Ｖ１　は
、過渡オン損失等の損失の増加と共にノイズの発生原因
となるなどの問題があり、高周波駆動する際にも問題と
なる。

【０００７】本発明の目的は、上記の欠点をできるだけ
除去し、順方向阻止電圧を低下させてオン時の電力損失
の小さい横型ＩＧＢＴを提供することにある。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、第一導電型高比抵抗半導体層と、その
半導体層の表面部に選択的に形成された第二導電型ベー
ス領域と、そのベース領域の表面部に選択的に形成され
た第一導電型ベース領域と、そのベース領域の表面部に
選択的に形成された第二導電型ソース領域と、そのソー
ス領域および第一導電型ベース領域の双方に接続された
第一主電極と、第二導電型ベース領域およびソース領域
にはさまれた部分の表面の上に絶縁膜を介して設けられ
たゲート電極と、前記第一導電型高比抵抗半導体層の表
面部の第二導電型ベース領域からはなれた位置に選択的
に形成された第一導電型低比抵抗バッファ領域と、その
バッファ領域の表面部に選択的に形成された第二導電型
エミッタ領域と、そのエミッタ領域に接続された第二主
電極を有する横型ＩＧＢＴにおいて、第一導電型ベース
領域の最深部の周縁部が尖った形状で突出しているもの
とする。そして、第二導電型ソース領域の少なくとも一
部が延びて第二導電型ベース領域に連結されたこと、ま
た第一導電型高比抵抗半導体層が第二導電型低比抵抗半
導体基板の上に設けられ、その基板の前記半導体層側の
表面層の第二導電型ベース領域の下に埋込まれた低比抵
抗第二導電型領域が第二導電型ベース領域と第二導電型
領域により接続されたことが有効である。さらに、第一
導電型がｐ型、第二導電型がｎ型であり、ｐ型ベース領
域の中央部にその最深部に達しない深さのｎ型領域がｎ
型ソース領域の下に連続して形成されることが有効であ
る。

【０００９】

【作用】第二導電型ベース領域内に形成される第一導電
型ベース領域の最深部の周縁部が尖った形状で突出して
いることにより、その部分で第二導電型ベース領域との
接合により生ずる電界が高くなり、オン時に第二主電極
側から第一導電型高比抵抗層に注入され、第二導電型ベ
ース領域に達するキャリアがこの部分に集中し、さらに
イオン比率の増倍効果により、短時間で蓄積されるキャ
リアの量が増すので、両導電型のベース領域間のビルト
イン電圧を超える電位差が生じ、第一主電極の接触する
第一導電型ベース領域から第二導電型ベース領域への逆
のキャリアの注入を引き起こすため、順方向阻止状態を
超えて完全なオン状態に移行するのが早くなる。

【００１０】

【実施例】図１は本発明の一実施例の横型ＩＧＢＴを示
し、図２と共通の部分には同一の符号が付されている。 図２と比較すれば明らかなようにｎベース領域３の中に
形成されたｐベース領域の最深部の外周が鋭角をなす尖
った形状で突出している。この横型ＩＧＢＴのゲート端
子Ｇに接続されたゲート電極９にしきい値以上の電圧印
加をすると、アノード電極１３に加わる電圧によりｐベ
ース領域３に正孔が注入され、反転層が第一チャネル領
域６に形成される。第一チャネル領域６に注入された正
孔は、ｐ−　層２表面層を通過し、ｐバッファ領域１０
を抜け、ｎ＋　アノード領域１１に到達する。これに対
応してｎ＋　アノード領域１１よりｐ＋　バッファ領域
１０，　ｐ−　層２に電子が注入され、いわゆる伝導度
変調が生じる。ｐ−　層２に注入された電子の一部はｎ
ベース領域３に到達する。ｎベース領域３に到達した電
子は、ｐベース領域４の最深部の周縁部が尖っているた
めにｎベース領域３との間の接合により生ずる電界が高
くなっていることによって局部的に集中する。さらにイ
オン比率の増倍効果により電子の量を増すことで、ｎベ
ース領域３に電子の蓄積する時間を速くすることもでき
る。この結果、Ｉ−Ｖ特性は図３の３２に示すようにな
り、順方向阻止電圧をＶ２　に低下させることができる
。これによりオン時の損失が低減する。

【００１１】図１のようなｐベース領域３の形状は、次
のようにして作った。すなわち、不純物の注入，　拡散
によって形成した平坦な最深部をもつｐ＋　領域の中に
選択的なイオン注入，　拡散により深いｎ領域１６を形
成し、その表面層にさらに不純物を注入拡散してｎ＋　
ソース領域５を形成する。これらの拡散時に起こるいわ
ゆるエミッタ引戻し効果により、ｐベース領域４の最深
部の中央は浅くなり、周縁部に尖った領域４１が残る。 しかし、局部的に高濃度のイオン注入をして尖った領域
４１を形成することもできる。なお、この実施例では、
表面から凹部を形成し、その中にアノード電極１３を充
填することにより、ｎ領域１６の底でｐベース領域４と
接触させている。

【００１２】さらに、この実施例ではｎ＋　ソース領域
５がｐベース領域４の表面層を横切ってｎベース領域６
の表面層まで延びている。この結果、ｎベース領域６と
アノード電極１３が短絡され、一般のサイリスタで行わ
れているようにｄｖ／ｄｔ耐量の向上、ターンオフ時間
の短縮などの効果をもつアノード短絡構造ができ上がる
。しかしアノード短絡構造を持たないことも可能である
。

【００１３】

【発明の効果】本発明によれば、一方の主電極の接触す
る第一導電型のベース領域の最深部の周縁部を尖った形
状に外側の第二導電型のベース領域中に向けて突出させ
ることにより、完全にオン状態に移行することを速める
ことができ、順方向阻止電圧を低下させて、オン時の電
力損失を低減することが可能になり、ノイズの発生も少
なくなった。そして、そのような形状のベース領域は、
エミッタ引戻し効果を用いて容易に形成できる。

【図面の簡単な説明】

【図１】本発明の一実施例の横型ＩＧＴＨの断面図

【図
２】従来の横型ＩＧＴＨの断面図

【図３】ＩＧＴＨの電流−電圧特性図

【符号の説明】

１　　　　ｎ＋　基板 ２　　　　ｐ−　層 ３　　　　ｎベース領域 ４　　　　ｐベース領域 ５　　　　ｎ＋　ソース領域 ８　　　　ゲート酸化膜 ９　　　　ゲート電極 １０　　　　ｐ＋　バッファ領域 １１　　　　ｎ＋　カソード領域 １２　　　　カソード電極 １３　　　　アノード電極 １６　　　　ｎ領域

Claims (4)

【特許請求の範囲】
1. 【請求項１】第一導電型高比抵抗半導体層と、その半導
   体層の表面部に選択的に形成された第二導電型ベース領
   域と、そのベース領域の表面部に選択的に形成された第
   一導電型ベース領域と、そのベース領域の表面部に選択
   的に形成された第二導電型ソース領域と、そのソース領
   域および第一導電型ベース領域の双方に接続された第一
   主電極と、第二導電型ベース領域およびソース領域には
   さまれた部分の表面の上に絶縁膜を介して設けられたゲ
   ート電極と、前記第一導電型高比抵抗半導体層の表面部
   の第二導電型ベース領域からはなれた位置に選択的に形
   成された第一導電型低比抵抗バッファ領域と、そのバッ
   ファ領域の表面部に選択的に形成された第二導電型エミ
   ッタ領域と、そのエミッタ領域に接続された第二主電極
   を有するものにおいて、第一導電型ベース領域の最深部
   の周縁部が尖った形状で突出していることを特徴とする
   横型絶縁ゲートサイリスタ。
2. 【請求項２】第二導電型ソース領域の少なくとも一部が
   延びて第二導電型ベース領域に連結された請求項１記載
   の横型ゲートサイリスタ。
3. 【請求項３】第一導電型高比抵抗半導体層が第二導電型
   低比抵抗半導体基板の上に設けられ、その基板の前記半
   導体層側の表面層の第二導電型ベース領域の下に埋込ま
   れた低比抵抗第二導電型領域が第二導電型ベース領域と
   第二導電型領域により接続された請求項１あるいは２記
   載の横型絶縁ゲートサイリスタ。
4. 【請求項４】第一導電型がｐ型、第二導電型がｎ型であ
   り、ｐ型ベース領域の中央部にその最深部に達しない深
   さのｎ型領域がｎ型ソース領域の下に連続して形成され
   た請求項１，　２あるいは３記載の横型絶縁ゲートサイ
   リスタ。