JPH04289471A - 回路検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アナログ或はデジタル
システムの欠陥を、印加された刺激に対するそれらのシ
ステムの応答から追及及び検出する方法に関する。また
、本発明は、順次的及び合同的デジタル回路の検査にも
好適である。

【０００２】

【従来の技術】英国特許出願公開ＧＢ−Ａ−２２２６８
８９は、電源電位を含む一連の刺激がアナログ回路の第
１ノードで印加するために選択され、この回路の第２ノ
ードで一連の検査測定がなされるアナログ回路の検査方
法が開示されている。この回路は、モジュールに課する
刺激、測定及び強制から誘導されるノード及びモジュー
ルのネットワークとして、少なくとも幾つかのノードで
の変数の少なくとも２つの別々の誘導値が解析される。 もし別々の誘導範囲が両立しないならば、欠陥が検出さ
れる。

【０００３】不一致に導かれる解析サイクルは、モジュ
ールへの全電流が総計ゼロになることの強制以外の、外
され得る選択されたモジュールの強制を伴って繰り返さ
れ、この選択されたモジュールは、このような強制の除
去が不一致の除去につながるならば電位的な欠陥として
処理する。

【０００４】上記文献ＧＢ−Ａ−２２２６８８９は本発
明の従来技術として参照する。この文献は、欠陥或は複
数の欠陥を追及し、勿論これら欠陥も検出するために、
種々の回路部品に課する強制の選択的保留を含む方法を
記載している。強制は、回路モジュールが入力及び出力
間の電圧及び電流値を部分修正する規則であることが解
る。強制の保留或は除去は、各モジュールへの電流を合
計でゼロにさせる基本電流規則を除いて、これらの規則
の保留である。

【０００５】

【発明が解決しようとする課題】従来の回路検査におい
ては、シミュレータが入力値から出力値を模擬するため
に用いられる。不一致は、シミュレータからの出力値が
測定値と一致しない限り、発見される。しかしながら、
このような従来のシミュレータは、模擬する意向の回路
から部品がミスして発見される限り、最適な解決策に収
束させることが非常に困難である。従って、幾つかの回
路部分のシミュレーションの入力値として、測定された
出力値を使用することができない。

【０００６】（強制の保留を伴わない）従来の方法を用
いた回路検査においては、もし欠陥が検出されたならば
、更に欠陥の位置を追及するために、２つの手引きの１
つを用いて、回路のどのノードを検証すべきかの決定が
自動的になされる。第１の手引きにおいては、操作者は
、測定値が予期値と一致するまで、欠陥性の出力から回
路を通して部品、部品毎に後をたどって案内される。 これに伴う問題は、負帰還ループの場合、ループを通し
て正しいと判断するまで、良好な値が見いだせない。

【０００７】第２の手引きは、尋ねなければならないノ
ードの数を減少させる企てに、２進（バイナリ）サーチ
を用いることである。この技術は、欠陥を含む負帰還ル
ープにおいて、良好な値の欠落によって総合的に混乱を
招く。測定され得る誤った値が回路の部分に相互に矛盾
しない限り、予期しない値の存在で、回路の部分の疑惑
を晴らすことができない。

【０００８】本発明が取り組む問題は、未測定のどの回
路ノードが診断即ち欠陥の追及を行うために測定が有効
であるかを決定することである。診断は、もし、欠陥で
あると疑わしい回路のモジュールの数が可能な限り迅速
で完全に減少するならば最高である。

【０００９】

【課題を解決するための手段】本発明は、測定ルーチン
を備えた回路の検査方法であって、電源信号を含む一連
の刺激が回路の第１ノードで印加するために選択され、
この回路の第２ノードで一連の検査測定がなされ、前記
測定ルーチンは、前記回路がモジュールの刺激、測定及
び強制から誘導されるノード及びモジュールのネットワ
ークとして、少なくとも幾つかのノードでの変数の少な
くとも２つの別々の誘導値が解析される解析サイクルを
含み、もし別々の誘導値が両立しないならば、欠陥が検
出され、もし欠陥が発見されたならば、非両立性に導か
れた解析サイクルが保留される選択モジュールの強制を
伴って繰り返され、この選択モジュールが前記非両立性
の除去に導き、少なくとも１つの更なるノードは、欠陥
の疑惑のある回路モジュールの数を減少させるために、
検査測定のために選択され、一連の前の未選択のノード
の第１のノード或は第１群のノードが疑惑モジュール間
の識別レベルを減少させる順序で分類されることを特徴
とする回路検査方法を提供する。

【００１０】本発明は、更に、非両立性に導かれた解析
サイクルは、数回繰り返され、各回毎に、別々の残りの
疑惑モジュールの強制が保留され、前記少なくとも１つ
の更なるノードが選択される回路検査方法も提供する。

【００１１】

【実施例】以下に、本発明の回路検査方法の一実施例を
図面を参照して、例示的に説明する。図１には、検査用
のアナログ回路の実施例が示される。この回路は、３つ
のトランジスタＱ１，Ｑ２，Ｑ３と、電源ラインＶｃｃ
，Ｖｅｅと、種々の抵抗Ｒ１〜Ｒ８と、入力ＩＮと、出
力ＯＵＴとからなる。図１には、刺激が選択的に印加さ
れ、その応答の測定がなされる回路ノード１〜１０が示
される。この例においては、トランジスタＱ３に欠陥（
オープン回路）があるものとする。

【００１２】検査方法は、全電流及び電圧範囲の値を極
度に設定して開始される。例えば、電圧は、許容できる
最大及び最小の電源ラインの電圧に設定され、電流が±
３００ミリＡの極度値に設定される。各ノードでの値の
範囲は、その後、仲介による精度の低下を許容しながら
、実施される測定に従って減少される。

【００１３】一ノードの範囲値は、その後近接のノード
に、ノード間に接続される部品の強制を通して伝播され
る。近接のノード用に計算された範囲は、前の範囲と比
較される。もし、これらの範囲が重複したならば、真性
値が重複の範囲内にあることが推測される。他方、もし
重複しないならば、不一致が発見される。

【００１４】一致の解答において、各範囲毎に計算され
た値は、供給されるモデル及び測定に起こり得る程に強
固に強制される。しかしながら、範囲が収束すること、
計算された範囲が真性値を含むことの両者が仮定できる
。

【００１５】不一致は、測定値が良いモデルのみを含む
回路のシミュレーションによって支持できないことを当
然含む。不一致が発見された時点では、最近使用の強制
が間違いだったことを直接含まず、欠陥を検出するため
に十分な情報が得られることのみが含まれる。次の作業
は、欠陥があるならば、実施された測定が納得できる部
品を追及即ち捜し出すことである。

【００１６】欠陥の追及は、各疑惑部品のために減少し
た回路モデルが形成される以外、強制を通して範囲の同
じ伝播を形成することによって達成される。これら減少
した回路モデルにおいては、疑惑部品の強制が取り外さ
れ、全接続点を流れる電流を合計ゼロにしなければなら
ないことの単一の単純強制によって置換される。これら
減少した回路モデルの幾つかは、関連の部品が疑えない
ことを検証する測定によって不一致であることがわかる
。他は、減少した回路モデルと一致する一連の範囲に帰
する。

【００１７】図１に示す回路の検査において、入力及び
出力での測定後、ノード２、３、４、６、７及び９での
電圧範囲は、９つのモジュールの各々の除去によって推
測される。この実施例においては、モジュールがトラン
ジスタ及び抵抗の回路部品である。これら電圧範囲は図
２に示される。

【００１８】図２に示される範囲からは、ノード６が後
述するように更なる測定として選択される。ノード６で
の測定が実施され、その後電圧値の範囲が測定に従って
減少させられる。結果の電圧範囲が図３に示される。

【００１９】図３から、疑わしいモジュールの数が３に
減少することが解る。これは、実施される測定と両立す
るノード２、３、４、７及び９での値の範囲を提供する
３つの疑惑のモジュールがあるからである。

【００２０】ノード２、３、４及び７は、ゼロ識別ファ
クタ値を持っているので、これらのいずれかのノードで
の測定が全３つの疑惑の部品と一致する。識別ファクタ
は後述する。従って、欠陥の追及は、これらのいずれか
のノードでの測定によって区別できない。反対に、ノー
ド９は最高の識別ファクタを持ち、測定用に選択される
。図３に示すように、もしＱ３が欠陥部品ならば、測定
値が１５〜１４．９０ボルトの間であり、もし抵抗Ｒ５
が欠陥の部品ならば、９．４８〜−１５ボルトの間であ
り、もし抵抗Ｒ８が欠陥の部品ならば、１０．１８〜９
．１６ボルトの間である。ノード９での測定がなされた
ならば、これら範囲の僅かな重複（９．４８〜９．１６
）のみがあり、単一の疑惑に変えることが確かになる。 実際、ノード９での測定が１５ボルトである時には、唯
一の起こり得る疑惑がトランジスタＱ３であることが検
証される。

【００２１】識別ファクタは、如何にうまく、そのノー
ド（プローブ点）の測定が現在の疑惑間で区別をつける
かを定量化している。これは、種々の方法で計算できる
が、測定が実施されていない複数のノードを、如何にう
まくこれらノードの更なる測定が疑惑を除去するかに従
って、ランク付けしなければならない。

【００２２】この実施例においては、このようなノード
での識別ファクタが次のように計算される。

【数２】 但し、ｉ＝１，２・・ｎ、ｎは以前の疑惑モジュール即
ち部品の数であり、ＶＲｉは、その以前の未選択ノード
の測定が実施されてその範囲内であると発見されたなら
ば、ｉである残りの疑惑モジュールの値の範囲の正味量
であり、（ｎ−ｉ）はこの測定で疑惑が晴らされる疑惑
モジュールの数であり、ＶＴＯＴ　は、その以前の未選
択ノードでの測定値が含まれ得る合計の可能範囲である
。

【００２３】１つ以上の疑惑の推測範囲が含まれる合計
電圧範囲の各部分が考慮され、疑惑が解消できるその範
囲の部分が識別ファクタを計算するために決定される。 ノード４のために図２に示す範囲を考慮する。もし、ノ
ード４が１５〜１４．９５ボルトの間であると測定され
たならば、一致できる８個の疑惑がある。１つは疑惑が
晴らされる。同様に、ノード４の電圧測定値が１４．９
５〜１０．１３ボルトの間であるならば、５つの疑惑が
残り、４つの疑惑が晴らされる。識別ファクタは、疑惑
が合計の範囲の広い範囲に亙って晴らされるノードにと
ってより大きくなる。

【００２４】図３の検査から、疑惑のための電圧値の範
囲は、ノード９を除いて類似していることが解る。識別
ファクタの計算の代わりとして、ノード９は、最大の電
圧範囲を持つことに基づいて、測定用に選択できる。

【００２５】図２に戻ると、ノード６での測定前の、各
モジュールでの値の範囲が示されている。各ノード２、
３、４、６、７及び９では、識別ファクタが検査機器内
で自動的に計算される。最大の識別ファクタを持つ測定
で修正できるノードが応答の測定のために選択される。

【００２６】図２には、各ノードでの識別ファクタ用の
値が示される。ノード２は、同図に示すように、ノード
１及び１０での測定時に最大の識別ファクタを持つ。し
かしながら、ノード２は、良好に検証されない仮想の接
地点であるので、次の最大の識別ファクタを持つノード
６が測定すべき追加のノードとして選択される。

【００２７】アナログ回路の検査においては、直流、交
流或はインパルス応答信号の刺激が印加されても良く、
最適な測定がなされる。

【００２８】勿論、本発明は、デジタル回路にも適用で
きる。時間順次的デジタル回路において、期間が変化す
る刺激が幾つかのノードに印加され、時間独立の出力信
号が他のノードで検出される。外される部品の強制から
一連の２次元配列が生成される。各配列は、交差方向の
ノード指数（軸）と、下降方向の時間軸を持つ。各時間
段階毎に（測定或は未測定の）各ノードの状態が各配列
を満たす。これら状態は、１、０或は未知数（１、或は
０）であり、配列が如何に満たされるかは、対応の部品
の疑惑が晴らされた強制に依存する。

【００２９】各配列は、各ノード毎にノードパターンを
持っている。一連の配列のノードパターンを考慮するこ
とによって、次の測定周期に含まれる最良のノードが選
択される。もし、ノードでのパターンが各疑惑の部品に
とって異なるならば、そのノードでの測定がこれら初期
疑惑の１つが欠陥であることを明らかにする。

【００３０】しばしば、実際、各配列が異なった疑惑部
品に関連する限り、ノードパターンが配列の数によって
分配される。疑惑部品の減少を高い信頼性で確かなもの
とするために、大まかに等しい配列数で分配されるノー
ドパターンを持つ次の測定用のノードが最良に選択され
る。例えば、もし、８つの対応の配列を有する８つの疑
惑部品が、次のような分布で、ノードＪで３つのノード
パターンＡ，Ｂ，Ｃに、ノードＫで３つのノードパター
ンＤ，Ｅ，Ｆに分配されるならば、 次の測定のために、ノードＫよりむしろノードＪの選択
が疑惑部品を確実に減少させる。回路が強制保留によっ
て解析されるが、追加の回路ノードは、回路の検査に要
求される全時間を節約するために検証されてもよい。こ
のような欠陥発見のコンピュータによるシミュレーショ
ンは後述する。

【００３１】模擬される実施例の回路は、アナログであ
り、図４に示される。シミュレーションにおいて、５つ
の欠陥が印加される。完全な回路の不一致を検出するた
めには、第１の測定サイクルにおいて、５つの初期測定
が必要である。この不一致は、少なくとも１つの欠陥が
あることを指示する。強制保留の方法は、その後、この
プロセスの目的のために正規の間隔で実行される追加の
測定を伴って、欠陥を追及するために用いられる。更な
る測定で提供される情報は、可能な値の範囲を減少させ
るために使用される。検証すべき更なるノードの選択は
、更なる可能な検査測定のためのノードが提供できる識
別レベルに依存する。識別レベルは、次の数々の戦術を
含む方法によって決定される。 （Ａ）より広い電圧範囲を持つノードを選択する。 （Ｂ）不一致が最初検出された近傍のノードを選択する
。 （Ｃ）その識別ファクタ（前述の図１で定義されたもの
）が疑惑間で区別されるノードを選択する。 （Ｄ）２つの分岐より多く接続されて、より広い電圧範
囲を持つノードを選択する。

【００３２】これらの方法は、（１）戦術（Ａ）、（２
）戦術（Ｂ）そうでなければ戦術（Ａ）、（３）戦術（
Ｃ）そうでなければ戦術（Ａ）、（４）戦術（Ｄ）そう
でなければ戦術（Ａ）、或は（５）戦術（Ｃ）そうでな
ければ戦術（Ｄ）である。

【００３３】第１の戦術を満足する測定されるノードが
ない限り、第２、３及び４の方法のための戦術（Ａ）に
戻れることが必要である。

【００３４】強制保留においては、疑惑モジュールの強
制が除去される。疑惑モジュールを囲むノードは通常よ
り広い電圧範囲を持つ。しかしながら、測定中のこのよ
うなノードが全戦術において僅かな識別を提供するので
、このようなノードは更なる測定の目的で除外される。

【００３５】第１及び４の方法においては、ノードでの
測定が殆どゼロの範囲に減少させられる。広い範囲を持
つが疑惑モジュールを囲まないノードが有効に測定され
る。勿論、多くの枝に接続されるノードは、回路の大部
分に影響し、それ故、もし測定されるならば、他のノー
ドでの範囲の収束に多大な影響を持つ。

【００３６】シミュレーションによる測定を正規の間隔
で実施し、このシミュレーション及び診断用にサン社の
３／５０型コンピュータを用いることによって、次の結
果が得られた。

【００３７】

【００３８】

【００３９】

【００４０】各診断は、ノードでの範囲が供給される情
報を有して更に減少することをやめた時に停止する。結
果は、第３方法が残りの疑惑の最も少ない数を保証する
ことが必要である方法を指示し、第５方法が短期間で残
りの疑惑の最も少ない数を与える。

【００４１】本発明においては、測定され得る良質のノ
ードが選択される。前記第３及び第５は、５つの欠陥の
ために疑惑モジュールが８つに減少される。このような
選択をしなければ、図４に示す本発明の実施例の回路に
おいて、１６の検証点が用いられる。

【００４２】測定が標準１６の点で実施されるときに２
０の疑惑があり、９の知的に配置されるプローブ（例え
ば２４０秒の時間間隔を使用して）があまりうまく選択
されなかったもののより大きい数より多くの情報が得る
ことができる。

【００４３】もし、従来の欠陥の出力から後追いする方
法が用いられたならば、必要とするプローブの数を予想
することが困難である。これは、回路内の負帰還ループ
及び多重パスのせいである。しかしながら、その数は、
２０〜３０台であろうし、欠陥の原因を認識するために
は、幾分高度なレベルの熟練が操作者に要求される。

【００４４】１６のプローブ点が使用された時には、測
定の合間に３０秒の時間間隔を伴う測定及び解析が６９
０秒（１１の追加のノードを検証するために３６０秒＋
１１×３０秒）費やす。これは、第５方法による診断中
の測定の５３０秒と比較され、即ち約３分の節約になる
。アルゴリズムをより早いプロセッサで走らせたならば
、同じ数の残りの疑惑を達成するために、より少ないプ
ローブが必要となる。例えば、８倍の速度を持つプロセ
ッサが３０秒毎の検証時間（この実施例において２４０
秒と等価）を有して使用されたならば、第３方法を用い
た診断が４つのプローブを有する１４８秒の平均時間で
完了する。使用されるプローブの平均数は、欠陥の検出
後４つに減少できる。

【００４５】

【発明の効果】以上説明したように、本発明による回路
検査方法は、最小の検証（プローブ）を使用してアナロ
グ或はデジタル回路の欠陥を追及及び検出することが可
能になる。文献ＧＢ−Ａ−２２２６８８９に記載された
同様に、検査の強制保留方法内での検証するための回路
ノードの知的システム的選択によって、回路欠陥診断が
促進される。

【図面の簡単な説明】

【図１】検査用のアナログ回路（増幅回路）の一実施例
である。

【図２】外される種々のモジュールの強制によって、図
１の回路の種々のノードで起こり得る値の範囲を示す図
である。

【図３】一ノードでの更なる検証後、図１の回路で起こ
り得る値の範囲を示す図である。

【図４】検査用のアナログ回路の第２実施例である。

Claims (9)

【特許請求の範囲】
1. 【請求項１】測定ルーチンを備えた回路の検査方法であ
   って、電源信号を含む一連の刺激が回路の第１ノードで
   印加するために選択され、この回路の第２ノードで一連
   の検査測定がなされ、前記測定ルーチンは、前記回路が
   モジュールの刺激、測定及び強制から誘導されるノード
   及びモジュールのネットワークとして、少なくとも幾つ
   かのノードでの変数の少なくとも２つの別々の誘導値が
   解析される解析サイクルを含み、もし別々の誘導値が両
   立しないならば、欠陥が検出され、もし欠陥が発見され
   たならば、非両立性に導かれた解析サイクルが保留され
   る選択モジュールの強制を伴って繰り返され、この選択
   モジュールが前記非両立性の除去に導き、少なくとも１
   つの更なるノードは、欠陥の疑惑のある回路モジュール
   の数を減少させるために、検査測定のために選択され、
   一連の前の未選択のノードの第１のノード或は第１群の
   ノードが疑惑モジュール間の識別レベルを減少させる順
   序で分類されることを特徴とする回路検査方法。
2. 【請求項２】非両立性に導かれた解析サイクルは、数回
   繰り返され、各回毎に、別々の残りの疑惑モジュールの
   強制が保留され、前記少なくとも１つの更なるノードが
   選択されることを特徴とする請求項１に記載の回路検査
   方法。
3. 【請求項３】前記誘導値は、欠陥の疑惑のある各モジュ
   ールが少なくとも１つの関連の更なる、選択され得るノ
   ードを持ち、前の未選択の第２ノードでの識別レベルが
   そのノードのために計算された識別ファクタに関連する
   範囲であることを特徴とする請求項１或は２に記載の回
   路検査方法。
4. 【請求項４】前記識別ファクタは、外される別々の選択
   モジュールの強制によって、そのノードで決定された範
   囲から計算されることを特徴とする請求項３に記載の回
   路検査方法。
5. 【請求項５】欠陥の疑惑のある各モジュールは、関連し
   た前の未選択のノードの１つを持ち、　　各未選択ノー
   ドでの前記識別ファクタは、次の 【数１】 但し、ｉ＝１，２・・ｎ、ｎは以前の疑惑モジュールの
   数であり、ＶＲｉは、その以前の未選択ノードの測定が
   実施されて、その範囲内であるならば、ｉである残りの
   疑惑モジュール／ノード値の範囲の正味量であり、（ｎ
   −ｉ）はこのような測定によって疑惑が晴らされる疑惑
   モジュールの数であり、ＶＴＯＴ　は、その以前の未選
   択ノードでの測定値が含まれる合計の可能範囲である、
   で計算されることを特徴とする請求項３或は４に記載の
   回路検査方法。
6. 【請求項６】前記繰り返された測定或いは解析サイクル
   において、誘導範囲が重複したノードは、重複範囲の交
   差部分である新規な範囲内にある変数の値を持つことが
   要求されることを特徴とする請求項３から５までのいず
   れかに記載の回路検査方法。
7. 【請求項７】前記値は、２進数１，０或は未知数（１或
   は０）であり、前記測定ルーチンにおいて、時間変化刺
   激が印加され、検査測定が超過時間で実施され、各解析
   サイクルにおいて、一連の値が超過時間で各ノード毎に
   誘導されることを特徴とする請求項１或は２に記載の回
   路検査方法。
8. 【請求項８】もし、欠陥が検出されたならば、外される
   種々のモジュールの強制を伴った前の未選択の第２ノー
   ドで誘導される一連の値は、ノードパターンを備え、第
   ２測定サイクルにおける包含のために選択される更なる
   ノードは、別々のノードパターンがあるノードであるこ
   とを特徴とする請求項７に記載の回路検査方法。
9. 【請求項９】前記別々のノードパターンは、そのノード
   のために一連の値の数と大まかに等しく分配されること
   を特徴とする請求項８に記載の回路検査方法。