JPH04288609A - Supply voltage detecting circuit - Google Patents

Supply voltage detecting circuit

Info

Publication number
JPH04288609A
JPH04288609A JP3052657A JP5265791A JPH04288609A JP H04288609 A JPH04288609 A JP H04288609A JP 3052657 A JP3052657 A JP 3052657A JP 5265791 A JP5265791 A JP 5265791A JP H04288609 A JPH04288609 A JP H04288609A
Authority
JP
Japan
Prior art keywords
node
power supply
supply voltage
comparator
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3052657A
Other languages
Japanese (ja)
Inventor
Osamu Segawa
修 瀬川
Hideyuki Morii
英行 森井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3052657A priority Critical patent/JPH04288609A/en
Publication of JPH04288609A publication Critical patent/JPH04288609A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To generate a reset pulse independent of temperature by eliminating the dependency upon temperature of a desired reset release voltage. CONSTITUTION:A potential V2 of a second node 2 is a supply voltage VDD until the potential of a fourth node 4 reaches the threshold voltage of a MOSFET 14 by the rise of the supply voltage VDD from a ground potential VSS. A potential V1 of a first node 1 is the ground potential VSS until the potential of a third node 3 reaches the threshold voltage of a MOSFET 11. When third and fourth nodes 3 and 4 exceed threshold voltages of MOSFETs 11 and 14 respectively by the rise of the supply voltage VDD, the potential divided by a first resistance 12 and the saturation characteristic of the MOSFET 11 is outputted to the first node 1, and that divided by a second resistance 13 and the saturation characteristic of the MOSFET 14 is outputted to the second node 2. A comparator 50 outputs the reset pulse till arrival at the reset release voltage after application of the supply voltage VDD.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、電源電圧が印加され
たことを検出する電源電圧検出回路に関するものである
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply voltage detection circuit for detecting the application of a power supply voltage.

【0002】0002

【従来の技術】半導体集積回路において、電源を立ち上
げた際に動作が不安定となり、そのため初期出力が確定
されない回路があり、場合によってはこの回路の初期出
力を確定させる必要がある。このような確定しない初期
出力を有する回路に、出力を確定させる制御信号を供給
する電源電圧検出回路について、以下図面に基づいて説
明する。
2. Description of the Related Art In semiconductor integrated circuits, there are some circuits whose operation becomes unstable when the power is turned on, so that the initial output is not determined. In some cases, it is necessary to determine the initial output of this circuit. A power supply voltage detection circuit that supplies a control signal for determining the output to a circuit having such an undetermined initial output will be described below with reference to the drawings.

【0003】図6は従来の電源電圧検出回路の回路図で
ある。図6において、33,34は抵抗、35,36は
Pチャネル型のMOS型電界効果トランジスタ(以下「
P型MOSFET」という)、37,38,39はNチ
ャネル型のMOS型電界効果トランジスタ(以下「N型
MOSFET」という)、50はコンパレータ、51,
52はコンパレータ50の入力端子、53はコンパレー
タ50の出力端子、60は波形整形用増幅器、61は波
形整形用増幅器60の出力端子である。
FIG. 6 is a circuit diagram of a conventional power supply voltage detection circuit. In FIG. 6, 33 and 34 are resistors, and 35 and 36 are P-channel MOS field effect transistors (hereinafter referred to as "
37, 38, 39 are N-channel MOS field effect transistors (hereinafter referred to as "N-type MOSFETs"), 50 is a comparator, 51,
52 is an input terminal of the comparator 50, 53 is an output terminal of the comparator 50, 60 is a waveform shaping amplifier, and 61 is an output terminal of the waveform shaping amplifier 60.

【0004】以上のように構成された従来の電源電圧検
出回路について、以下その動作を説明する。図6に示す
ように、電源電圧VDDと接地電位VSSとの間に直列
に接続された抵抗33,34によって、電源電圧VDD
を分圧した基準電位がコンパレータ50の入力端子51
に供給される。P型MOSFET35,36およびN型
MOSFET37,38,39はカレントミラー回路構
成され、N型MOSFET39のドレイン電位がコンパ
レータ50の入力端子52に供給される。このコンパレ
ータ50の入力端子52に入力される電圧値は、電源電
圧VDDがある値より高くなり、P型MOSFET36
およびN型MOSFET37,39に電流が流れる状態
では、N型MOSFET37のしきい値電圧をVTN,
P型MOSFET36のしきい値電圧をVTPとすると
、ほぼVDD−|VTP|−|VTN|に設定される。
The operation of the conventional power supply voltage detection circuit configured as described above will be explained below. As shown in FIG. 6, by resistors 33 and 34 connected in series between power supply voltage VDD and ground potential VSS, power supply voltage VDD
The reference potential obtained by dividing the voltage is applied to the input terminal 51 of the comparator 50.
supplied to P-type MOSFETs 35, 36 and N-type MOSFETs 37, 38, 39 constitute a current mirror circuit, and the drain potential of N-type MOSFET 39 is supplied to an input terminal 52 of a comparator 50. The voltage value input to the input terminal 52 of this comparator 50 becomes higher than a certain value of the power supply voltage VDD, and the P-type MOSFET 36
In the state where current flows through the N-type MOSFETs 37 and 39, the threshold voltage of the N-type MOSFET 37 is set to VTN,
Letting the threshold voltage of the P-type MOSFET 36 be VTP, it is set to approximately VDD-|VTP|-|VTN|.

【0005】図7に電源電圧VDDに対するコンパレー
タ50の各入力端子電位の温度依存性を示す。図7にお
いて、V52N ,V52H はそれぞれ常温時,高温
時の入力端子52の電位V52であり、V51は図6に
も示すように入力端子51の電位であり、この入力端子
51の電位V51は常温時,高温時とも同じである。常
温時において、電源電圧VDDを上げていき、ある値(
以下「リセット解除電圧」という)VCNに達すると、
コンパレータ50の入力端子52に入力される入力信号
の電圧値V52(V52N )が、コンパレータ50の
入力端子51に入力される入力信号の電圧値V51より
大きくなり、コンパレータ50の出力端子53から出力
される出力信号の値が変化し、リセット解除信号となる
。この出力信号は増幅器60によって増幅されて出力端
子61から出力される。
FIG. 7 shows the temperature dependence of each input terminal potential of the comparator 50 with respect to the power supply voltage VDD. In FIG. 7, V52N and V52H are the potential V52 of the input terminal 52 at room temperature and high temperature, respectively, and V51 is the potential of the input terminal 51 as shown in FIG. The same is true at high temperatures. At room temperature, increase the power supply voltage VDD until it reaches a certain value (
When VCN (hereinafter referred to as "reset release voltage") is reached,
The voltage value V52 (V52N) of the input signal input to the input terminal 52 of the comparator 50 becomes larger than the voltage value V51 of the input signal input to the input terminal 51 of the comparator 50, and the voltage value V52 (V52N) of the input signal input to the input terminal 52 of the comparator 50 becomes larger than the voltage value V51 of the input signal input to the input terminal 51 of the comparator 50, and the voltage value V52 (V52N) is output from the output terminal 53 of the comparator 50. The value of the output signal changes and becomes the reset release signal. This output signal is amplified by an amplifier 60 and output from an output terminal 61.

【0006】このように、電源電圧VDDの印加により
半導体装置中の各回路に初期出力値を決定させるリセッ
ト信号が加わり、電源電圧VDDがリセット解除電圧V
CNに達すると出力端子61の出力変化によりリセット
が解除される。
As described above, by applying the power supply voltage VDD, a reset signal is applied to each circuit in the semiconductor device to determine the initial output value, and the power supply voltage VDD becomes the reset release voltage V.
When reaching CN, the reset is canceled due to a change in the output of the output terminal 61.

【0007】[0007]

【発明が解決しようとする課題】しかしながら上記従来
の構成では、コンパレータ50の入力端子52に入力さ
れる電圧値V52が、電源電圧VDD,P型MOSFE
T36のしきい値電圧VTPおよびN型MOSFET3
7のしきい値電圧VTNによって決まるために、しきい
値電圧VTP,VTNの温度依存性が入力端子52に入
力される電圧値V52に反映され、リセット解除電圧が
一定でなくなる。高温時にはしきい値電圧VTP,VT
Nが小さくなり、図6に示すように、高温時の入力端子
52の電圧値V52H は常温時の電圧値V52N よ
りも大きくなる。したがって、コンパレータ50の出力
端子53にリセット解除信号を出力するときのリセット
解除電圧VCHが、常温時に設定したリセット解除電圧
VCNより小さくなり、リセット信号のパルス幅が狭く
リセットパルスとして認識されない場合が生じる。
However, in the above conventional configuration, the voltage value V52 input to the input terminal 52 of the comparator 50 is different from the power supply voltage VDD, the P-type MOSFE
Threshold voltage VTP of T36 and N-type MOSFET3
7, the temperature dependence of the threshold voltages VTP and VTN is reflected in the voltage value V52 input to the input terminal 52, and the reset release voltage is no longer constant. Threshold voltage VTP, VT at high temperature
N becomes smaller, and as shown in FIG. 6, the voltage value V52H of the input terminal 52 at high temperature becomes larger than the voltage value V52N at normal temperature. Therefore, the reset release voltage VCH when outputting the reset release signal to the output terminal 53 of the comparator 50 becomes smaller than the reset release voltage VCN set at room temperature, and the pulse width of the reset signal may be narrow and not recognized as a reset pulse. .

【0008】この発明の目的は、所望のリセット解除電
圧の温度依存性を除去し、温度依存性のないリセットパ
ルスを発生することのできる電源電圧検出回路を提供す
ることである。
An object of the present invention is to provide a power supply voltage detection circuit that can eliminate the temperature dependence of a desired reset release voltage and generate a reset pulse that is independent of temperature.

【0009】[0009]

【課題を解決するための手段】請求項1記載の電源電圧
検出回路は、一方の電源端子と第1のノードとの間に第
1の能動素子を接続し、第1のノードと他方の電源端子
との間に第1の抵抗を接続し、一方の電源端子と第2の
ノードとの間に第2の抵抗を接続し、第2のノードと他
方の電源端子との間に第2の能動素子を接続し、一方の
電源端子と第3のノードとの間に第3の抵抗を接続し、
第3のノードと第4のノードとの間に第4の抵抗を接続
し、第4のノードと他方の電源端子との間に第5の抵抗
を接続し、第1の能動素子の制御端を第3のノードに接
続し、第2の能動素子の制御端を第4のノードに接続し
ている。そして、第1のノードと第2のノードとの電位
の一致を検出するコンパレータを備えている。
Means for Solving the Problems The power supply voltage detection circuit according to claim 1 has a first active element connected between one power supply terminal and a first node, and a first active element connected between the first node and the other power supply terminal. A first resistor is connected between the terminal, a second resistor is connected between one power supply terminal and a second node, and a second resistor is connected between the second node and the other power supply terminal. connecting the active element and connecting a third resistor between one power supply terminal and a third node;
A fourth resistor is connected between the third node and the fourth node, a fifth resistor is connected between the fourth node and the other power supply terminal, and the control terminal of the first active element is connected to the control terminal of the first active element. is connected to the third node, and the control end of the second active element is connected to the fourth node. The device also includes a comparator that detects whether the potentials of the first node and the second node match.

【0010】請求項2記載の電源電圧検出回路は、一方
の電源端子と第5のノードとの間に第6の抵抗を接続し
、第5のノードと他方の電源端子との間に第3の能動素
子を接続し、一方の電源端子と第6のノードとの間に第
7の抵抗を接続し、第6のノードと第7のノードとの間
に第8の抵抗を接続し、第7のノードと他方の電源端子
との間に第9の抵抗を接続し、第3の能動素子の制御端
を第7のノードに接続している。そして、第5のノード
と第6のノードとの電位の一致を検出するコンパレータ
とを備えている。
In the power supply voltage detection circuit according to a second aspect of the present invention, a sixth resistor is connected between one power supply terminal and the fifth node, and a third resistor is connected between the fifth node and the other power supply terminal. a seventh resistor is connected between one power supply terminal and the sixth node, an eighth resistor is connected between the sixth node and the seventh node, and a seventh resistor is connected between the sixth node and the seventh node. A ninth resistor is connected between the node No. 7 and the other power supply terminal, and the control end of the third active element is connected to the seventh node. The device also includes a comparator that detects whether the potentials of the fifth node and the sixth node match.

【0011】[0011]

【作用】請求項1記載の構成によれば、所望の電源電圧
に対し、コンパレータの入力電圧である第1のノードお
よび第2のノードの電位は温度依存性をもたない。した
がって、所望のリセット解除電圧の温度依存性を除去で
き、コンパレータの出力であるリセットパルスも温度依
存性をもたない。
According to the structure described in claim 1, the potentials of the first node and the second node, which are the input voltages of the comparator, have no temperature dependence with respect to a desired power supply voltage. Therefore, the temperature dependence of the desired reset release voltage can be removed, and the reset pulse that is the output of the comparator also does not have temperature dependence.

【0012】請求項2記載の構成によれば、所望の電源
電圧に対し、コンパレータの入力電圧である第5のノー
ドおよび第6のノードの電位は温度依存性をもたない。 したがって、所望のリセット解除電圧の温度依存性を除
去でき、コンパレータの出力であるリセットパルスも温
度依存性をもたない。
According to the second aspect of the present invention, the potentials of the fifth node and the sixth node, which are input voltages of the comparator, have no temperature dependence with respect to a desired power supply voltage. Therefore, the temperature dependence of the desired reset release voltage can be removed, and the reset pulse that is the output of the comparator also does not have temperature dependence.

【0013】[0013]

【実施例】〔第1の実施例〕この発明の第1の実施例を
図面に基づいて説明する。図1はこの発明の第1の実施
例の電源電圧検出回路の回路図である。この電源電圧検
出回路は、電源電圧VDDと接地電圧VSSとの間を、
第1のノード1を介してP型MOSFET(第1の能動
素子)11と第1の抵抗12を直列接続し、第2のノー
ド2を介して第2の抵抗13とN型MOSFET(第2
の能動素子)14を直列接続し、第3のノード3と第4
のノード4とを介して第3の抵抗15,第4の抵抗16
および第5の抵抗17を直列接続している。さらに、第
3のノード3をP型MOSFET11のゲートに接続し
、第4のノード4をN型MOSFET14のゲートに接
続している。そして、第1のノード1をコンパレータ5
0の入力端子52に接続し、第2のノード2をコンパレ
ータ50の入力端子51に接続し、コンパレータ50の
出力端子53に波形整形用増幅器60を接続している。 61は波形整形用増幅器60の出力端子である。
[Embodiments] [First Embodiment] A first embodiment of the present invention will be described based on the drawings. FIG. 1 is a circuit diagram of a power supply voltage detection circuit according to a first embodiment of the present invention. This power supply voltage detection circuit detects between the power supply voltage VDD and the ground voltage VSS.
A P-type MOSFET (first active element) 11 and a first resistor 12 are connected in series via a first node 1, and a second resistor 13 and an N-type MOSFET (second
active elements) 14 are connected in series, and the third node 3 and the fourth
The third resistor 15 and the fourth resistor 16 are connected to the node 4 of
and a fifth resistor 17 are connected in series. Further, the third node 3 is connected to the gate of the P-type MOSFET 11, and the fourth node 4 is connected to the gate of the N-type MOSFET 14. Then, the first node 1 is connected to the comparator 5
0, the second node 2 is connected to the input terminal 51 of the comparator 50, and the output terminal 53 of the comparator 50 is connected to the waveform shaping amplifier 60. 61 is an output terminal of the waveform shaping amplifier 60.

【0014】以上のように構成された電源電圧検出回路
について、図1および図2を用いてその動作を説明する
。なお、図2は電源電圧VDDに対するコンパレータ5
0の入力となる第1のノード1および第2のノード2の
電位V1 ,V2 の温度依存性を示す。図2において
、V1N,V1Hはそれぞれ常温時,高温時の第1のノ
ード1の電位V1 であり、V2N,V2Hはそれぞれ
常温時,高温時の第2のノード2の電位V2 である。
The operation of the power supply voltage detection circuit configured as described above will be explained with reference to FIGS. 1 and 2. Note that FIG. 2 shows the comparator 5 for the power supply voltage VDD.
The temperature dependence of the potentials V1 and V2 of the first node 1 and the second node 2, which are inputs of 0, is shown. In FIG. 2, V1N and V1H are the potential V1 of the first node 1 at room temperature and high temperature, respectively, and V2N and V2H are the potential V2 of the second node 2 at room temperature and high temperature, respectively.

【0015】第3のノード3の電位と第4のノード4の
電位は、電源電圧VDDを第3の抵抗15と第4の抵抗
16と第5の抵抗17により分圧された値になる。電源
電圧VDDが接地電位VSSから上昇していき、第4の
ノード4の電位がN型MOSFET14のしきい値電圧
に達するまでは、N型MOSFET14は非導通状態で
あり、第2のノード2の電位V2 (V2N,V2H)
は電源電圧VDDである。また、第3のノード3の電位
がP型MOSFET11のしきい値電圧に達するまでは
、P型MOSFET11も非導通状態であり、第1のノ
ード1の電位V1 (V1N,V1H)は接地電位VS
Sである。
The potential of the third node 3 and the potential of the fourth node 4 have a value obtained by dividing the power supply voltage VDD by the third resistor 15, the fourth resistor 16, and the fifth resistor 17. Until the power supply voltage VDD rises from the ground potential VSS and the potential of the fourth node 4 reaches the threshold voltage of the N-type MOSFET 14, the N-type MOSFET 14 is in a non-conducting state and the second node 2 is in a non-conductive state. Potential V2 (V2N, V2H)
is the power supply voltage VDD. Further, until the potential of the third node 3 reaches the threshold voltage of the P-type MOSFET 11, the P-type MOSFET 11 is also in a non-conductive state, and the potential V1 (V1N, V1H) of the first node 1 is set to the ground potential VS
It is S.

【0016】電源電圧VDDが上昇し、第3のノード3
と第4のノード4がそれぞれMOSFET11,14の
しきい値電圧以上になると、P型MOSFET11が導
通状態になり、第1の抵抗12とP型MOSFET11
の飽和特性によって分圧された電位が第1のノード1に
出力される。一方、N型MOSFET14が導通状態に
なり、第2の抵抗13とN型MOSFET14の飽和特
性によって分圧された電位が第2のノード2に出力され
る。
[0016] The power supply voltage VDD rises and the third node 3
and the fourth node 4 become equal to or higher than the threshold voltages of the MOSFETs 11 and 14, respectively, the P-type MOSFET 11 becomes conductive, and the first resistor 12 and the P-type MOSFET 11
The potential divided by the saturation characteristic of is output to the first node 1. On the other hand, the N-type MOSFET 14 becomes conductive, and the voltage divided by the saturation characteristics of the second resistor 13 and the N-type MOSFET 14 is output to the second node 2 .

【0017】電源電圧VDDに対する第1のノード1お
よび第2のノード2の電位V1 ,V2 は温度変化に
依存しない点が存在する。したがって、P型MOSFE
T11,N型MOSFET14および抵抗12,13,
15,16,17を適当に選ぶことにより、図2に示す
ように、電源電圧VDDが所望のリセット解除電圧VC
 に達したときに第1のノード1および第2のノード2
の電位V1 ,V2 が温度依存性を持たなくなるよう
にすることができる。
There is a point where the potentials V1 and V2 of the first node 1 and the second node 2 with respect to the power supply voltage VDD do not depend on temperature changes. Therefore, P-type MOSFE
T11, N-type MOSFET14 and resistors 12, 13,
By appropriately selecting 15, 16, and 17, the power supply voltage VDD can be adjusted to the desired reset release voltage VC, as shown in FIG.
When the first node 1 and the second node 2 reach
The potentials V1 and V2 can be made to have no temperature dependence.

【0018】さらに電源電圧VDDが所望のリセット解
除電圧VC 以上になると、コンパレータ50の入力端
子51,52の電位(V2 ,V1 )の大小関係が反
転する。コンパレータ50は、電源電圧VDDが印加さ
れてリセット解除電圧VC に達するまでの期間、リセ
ットパルスを出力する。この出力は、波形整形用増幅器
60により波形整形され、出力端子61から他の回路に
リセット信号として伝達される。
Further, when the power supply voltage VDD becomes equal to or higher than the desired reset release voltage VC, the magnitude relationship of the potentials (V2, V1) of the input terminals 51 and 52 of the comparator 50 is reversed. The comparator 50 outputs a reset pulse during the period from when the power supply voltage VDD is applied until the reset release voltage VC is reached. This output is waveform-shaped by a waveform-shaping amplifier 60 and transmitted from an output terminal 61 to other circuits as a reset signal.

【0019】以上のようにこの実施例によれば、電源電
圧VDDが所望のリセット解除電圧VC に達したとき
に第1のノード1および第2のノード2の電位V1 ,
V2 が温度依存性を持たないようにすることにより、
リセット解除電圧VC の温度依存性を除去でき、コン
パレータ50の出力であるリセットパルスも温度依存性
を持たない。
As described above, according to this embodiment, when the power supply voltage VDD reaches the desired reset release voltage VC, the potentials V1, V1, and V1 of the first node 1 and the second node 2 are
By making V2 independent of temperature,
The temperature dependence of the reset release voltage VC can be removed, and the reset pulse that is the output of the comparator 50 also does not have temperature dependence.

【0020】なお、この実施例では能動素子としてMO
SFET11,14を用いたが、バイポーラトランジス
タを用いてもよい。 〔第2の実施例〕この発明の第2の実施例を図面に基づ
いて説明する。図3はこの発明の第2の実施例の電源電
圧検出回路の回路図である。
Note that in this embodiment, MO is used as an active element.
Although SFETs 11 and 14 are used, bipolar transistors may also be used. [Second Embodiment] A second embodiment of the present invention will be described based on the drawings. FIG. 3 is a circuit diagram of a power supply voltage detection circuit according to a second embodiment of the present invention.

【0021】この電源電圧検出回路は、電源電圧VDD
と接地電圧VSSとの間を、第5のノード5を介して第
6の抵抗18とN型MOSFET(第3の能動素子)1
9を直列接続し、第6のノード6と第7のノード7とを
介して第7の抵抗20,第8の抵抗21および第9の抵
抗22を直列接続している。さらに、第7のノード7を
N型MOSFET19のゲートに接続している。そして
、第5のノード5をコンパレータ50の入力端子51に
接続し、第6のノード6をコンパレータ50の入力端子
52に接続し、コンパレータ50の出力端子53に波形
整形用増幅器60を接続している。61は波形整形用増
幅器60の出力端子である。
This power supply voltage detection circuit detects the power supply voltage VDD.
and the ground voltage VSS through the fifth node 5 and the sixth resistor 18 and the N-type MOSFET (third active element) 1.
9 are connected in series, and a seventh resistor 20, an eighth resistor 21, and a ninth resistor 22 are connected in series via the sixth node 6 and the seventh node 7. Furthermore, the seventh node 7 is connected to the gate of an N-type MOSFET 19. Then, the fifth node 5 is connected to the input terminal 51 of the comparator 50, the sixth node 6 is connected to the input terminal 52 of the comparator 50, and the waveform shaping amplifier 60 is connected to the output terminal 53 of the comparator 50. There is. 61 is an output terminal of the waveform shaping amplifier 60.

【0022】以上のように構成された電源電圧検出回路
について、図3および図4を用いてその動作を説明する
。なお、図4は電源電圧VDDに対するコンパレータ5
0の入力となる第5のノード5および第6のノード6の
電位V5 ,V6 の温度依存性を示す。図2において
、V5N,V5Hはそれぞれ常温時,高温時の第5のノ
ード5の電位V5 であり、第6のノード6の電位V6
 は常温時,高温時とも同じものである。
The operation of the power supply voltage detection circuit configured as described above will be explained with reference to FIGS. 3 and 4. Note that FIG. 4 shows the comparator 5 for the power supply voltage VDD.
The temperature dependence of the potentials V5 and V6 of the fifth node 5 and the sixth node 6, which are 0 inputs, is shown. In FIG. 2, V5N and V5H are the potential V5 of the fifth node 5 at normal temperature and the potential V6 of the sixth node 6 at high temperature, respectively.
is the same at room temperature and at high temperature.

【0023】第6のノード6の電位と第7のノード7の
電位は、電源電圧VDDを第7の抵抗20と第8の抵抗
21と第9の抵抗22により分圧された値になる。電源
電圧VDDが接地電位VSSから上昇していき、第7の
ノード7の電位がN型MOSFET19のしきい値電圧
に達するまでは、N型MOSFET19は非導通状態で
あり、第5のノード5の電位V5 (V5N,V5H)
は電源電圧VDDである。
The potential of the sixth node 6 and the potential of the seventh node 7 have a value obtained by dividing the power supply voltage VDD by the seventh resistor 20, the eighth resistor 21, and the ninth resistor 22. Until the power supply voltage VDD rises from the ground potential VSS and the potential of the seventh node 7 reaches the threshold voltage of the N-type MOSFET 19, the N-type MOSFET 19 is in a non-conducting state and the fifth node 5 is in a non-conductive state. Potential V5 (V5N, V5H)
is the power supply voltage VDD.

【0024】電源電圧VDDが上昇し、第7のノード7
がMOSFET19のしきい値電圧以上になると、N型
MOSFET19が導通状態になり、第6の抵抗18と
N型MOSFET19の飽和特性によって分圧された電
位が第5のノード5に出力される。電源電圧VDDに対
する第5のノード5の電位V5 (V5N,V5H)が
温度変化に依存しない点が存在する。したがって、N型
MOSFET19および抵抗18,20,21,22を
適当に選ぶことにより、図4に示すように、電源電圧V
DDが所望のリセット解除電圧VC に達したときに第
5のノード5の電位V5 が温度依存性を持たなくなり
、第6のノード6の電位V6 と同じにすることができ
る。
[0024] The power supply voltage VDD rises and the seventh node 7
When becomes equal to or higher than the threshold voltage of the MOSFET 19, the N-type MOSFET 19 becomes conductive, and a potential divided by the saturation characteristics of the sixth resistor 18 and the N-type MOSFET 19 is output to the fifth node 5. There is a point where the potential V5 (V5N, V5H) of the fifth node 5 with respect to the power supply voltage VDD does not depend on temperature changes. Therefore, by appropriately selecting the N-type MOSFET 19 and the resistors 18, 20, 21, and 22, the power supply voltage V
When DD reaches the desired reset release voltage VC, the potential V5 of the fifth node 5 no longer has temperature dependence and can be made the same as the potential V6 of the sixth node 6.

【0025】さらに電源電圧VDDが所望のリセット解
除電圧VC 以上になると、コンパレータ50の入力端
子51,52の電位(V5 ,V6 )の大小関係が反
転する。コンパレータ50は、電源電圧VDDが印加さ
れてリセット解除電圧VC に達するまでの期間、リセ
ットパルスを出力する。この出力は、波形整形用増幅器
60により波形整形され、出力端子61から他の回路に
リセット信号として伝達される。
Furthermore, when the power supply voltage VDD exceeds the desired reset release voltage VC, the magnitude relationship of the potentials (V5, V6) of the input terminals 51, 52 of the comparator 50 is reversed. The comparator 50 outputs a reset pulse during the period from when the power supply voltage VDD is applied until the reset release voltage VC is reached. This output is waveform-shaped by a waveform-shaping amplifier 60 and transmitted from an output terminal 61 to other circuits as a reset signal.

【0026】以上のようにこの実施例によれば、電源電
圧VDDが所望のリセット解除電圧VC に達したとき
に第5のノード5および第6のノード6の電位V5 ,
V6 が温度依存性を持たないようにすることにより、
リセット解除電圧VC の温度依存性を除去でき、コン
パレータ50の出力であるリセットパルスも温度依存性
を持たない。
As described above, according to this embodiment, when the power supply voltage VDD reaches the desired reset release voltage VC, the potentials V5,
By making V6 independent of temperature,
The temperature dependence of the reset release voltage VC can be removed, and the reset pulse that is the output of the comparator 50 also does not have temperature dependence.

【0027】なお、この実施例では能動素子としてMO
SFET19を用いたが、バイポーラトランジスタを用
いてもよい。 〔第3の実施例〕この発明の第3の実施例を図面に基づ
いて説明する。図5はこの発明の第3の実施例の電源電
圧検出回路の回路図である。
Note that in this embodiment, MO is used as an active element.
Although SFET 19 is used, a bipolar transistor may also be used. [Third Embodiment] A third embodiment of the present invention will be described based on the drawings. FIG. 5 is a circuit diagram of a power supply voltage detection circuit according to a third embodiment of the present invention.

【0028】この電源電圧検出回路は、電源電圧VDD
と接地電圧VSSとの間を、第5のノード8を介してP
型MOSFET(第3の能動素子)23と第6の抵抗2
4を直列接続し、第6のノード10と第7のノード9と
を介して第7の抵抗27,第8の抵抗26および第9の
抵抗25を直列接続している。さらに、第7のノード9
をP型MOSFET23のゲートに接続している。そし
て、第5のノード8をコンパレータ50の入力端子52
に接続し、第6のノード10をコンパレータ50の入力
端子51に接続し、コンパレータ50の出力端子53に
波形整形用増幅器60を接続している。61は波形整形
用増幅器60の出力端子である。
This power supply voltage detection circuit detects the power supply voltage VDD.
and the ground voltage VSS via the fifth node 8.
type MOSFET (third active element) 23 and sixth resistor 2
4 are connected in series, and a seventh resistor 27, an eighth resistor 26, and a ninth resistor 25 are connected in series via the sixth node 10 and the seventh node 9. Furthermore, the seventh node 9
is connected to the gate of the P-type MOSFET 23. Then, the fifth node 8 is connected to the input terminal 52 of the comparator 50.
The sixth node 10 is connected to the input terminal 51 of the comparator 50, and the waveform shaping amplifier 60 is connected to the output terminal 53 of the comparator 50. 61 is an output terminal of the waveform shaping amplifier 60.

【0029】この電源電圧検出回路は、P型MOSFE
T23と抵抗24,25,26,27を適当に選ぶこと
により、温度依存性をもたない電位をコンパレータ50
の入力端子52に与えるものであり、原理および効果は
第2の実施例と同じであるので詳しい説明は省略する。
[0029] This power supply voltage detection circuit is a P-type MOSFE
By appropriately selecting T23 and resistors 24, 25, 26, and 27, a potential that does not have temperature dependence can be set to the comparator 50.
The principle and effect are the same as in the second embodiment, so detailed explanation will be omitted.

【0030】[0030]

【発明の効果】請求項1記載の電源電圧検出回路は、所
望の電源電圧に対し、コンパレータの入力電圧である第
1のノードおよび第2のノードの電位は温度依存性をも
たない。したがって、所望のリセット解除電圧の温度依
存性を除去でき、コンパレータの出力であるリセットパ
ルスも温度依存性をもたない。
In the power supply voltage detection circuit according to the first aspect of the present invention, the potentials of the first node and the second node, which are the input voltages of the comparator, have no temperature dependence with respect to a desired power supply voltage. Therefore, the temperature dependence of the desired reset release voltage can be removed, and the reset pulse that is the output of the comparator also does not have temperature dependence.

【0031】請求項2記載の電源電圧検出回路は、所望
の電源電圧に対し、コンパレータの入力電圧である第5
のノードおよび第6のノードの電位は温度依存性をもた
ない。したがって、所望のリセット解除電圧の温度依存
性を除去でき、コンパレータの出力であるリセットパル
スも温度依存性をもたない。
In the power supply voltage detection circuit according to the second aspect of the present invention, a fifth voltage, which is the input voltage of the comparator, is
The potentials of the node and the sixth node have no temperature dependence. Therefore, the temperature dependence of the desired reset release voltage can be removed, and the reset pulse that is the output of the comparator also does not have temperature dependence.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】この発明の第1の実施例の電源電圧検出回路の
回路図である。
FIG. 1 is a circuit diagram of a power supply voltage detection circuit according to a first embodiment of the present invention.

【図2】この発明の第1の実施例におけるコンパレータ
の入力端子に与えられる電位と電源電圧との関係を示す
特性図である。
FIG. 2 is a characteristic diagram showing the relationship between the potential applied to the input terminal of the comparator and the power supply voltage in the first embodiment of the invention.

【図3】この発明の第2の実施例の電源電圧検出回路の
回路図である。
FIG. 3 is a circuit diagram of a power supply voltage detection circuit according to a second embodiment of the invention.

【図4】この発明の第2の実施例におけるコンパレータ
の入力端子に与えられる電位と電源電圧との関係を示す
特性図である。
FIG. 4 is a characteristic diagram showing the relationship between the potential applied to the input terminal of the comparator and the power supply voltage in a second embodiment of the invention.

【図5】この発明の第3の実施例の電源電圧検出回路の
回路図である。
FIG. 5 is a circuit diagram of a power supply voltage detection circuit according to a third embodiment of the present invention.

【図6】従来の電源電圧検出回路の回路図である。FIG. 6 is a circuit diagram of a conventional power supply voltage detection circuit.

【図7】従来の電源電圧検出回路におけるコンパレータ
の入力端子に与えられる電位と電源電圧との関係を示す
特性図である。
FIG. 7 is a characteristic diagram showing the relationship between the potential applied to the input terminal of a comparator and the power supply voltage in a conventional power supply voltage detection circuit.

【符号の説明】[Explanation of symbols]

1    第1のノード 2    第2のノード 3    第3のノード 4    第4のノード 5,8    第5のノード 6,10    第6のノード 7,9    第7のノード 11    P型MOSFET(第1の能動素子)12
    第1の抵抗 13    第2の抵抗 14    N型MOSFET(第2の能動素子)15
    第3の抵抗 16    第4の抵抗 17    第5の抵抗 18,24    第6の抵抗 19    N型MOSFET(第3の能動素子)20
,27    第7の抵抗 21,26    第8の抵抗 22,25    第9の抵抗 23    P型MOSFET(第3の能動素子)50
    コンパレータ VDD    電源電圧 VSS    接地電位
1 First node 2 Second node 3 Third node 4 Fourth node 5, 8 Fifth node 6, 10 Sixth node 7, 9 Seventh node 11 P-type MOSFET (first active element) 12
First resistor 13 Second resistor 14 N-type MOSFET (second active element) 15
Third resistor 16 Fourth resistor 17 Fifth resistor 18, 24 Sixth resistor 19 N-type MOSFET (third active element) 20
, 27 seventh resistor 21, 26 eighth resistor 22, 25 ninth resistor 23 P-type MOSFET (third active element) 50
Comparator VDD Power supply voltage VSS Ground potential

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  一方の電源端子と第1のノードとの間
に接続した第1の能動素子と、前記第1のノードと他方
の電源端子との間に接続した第1の抵抗と、前記一方の
電源端子と第2のノードとの間に接続した第2の抵抗と
、前記第2のノードと前記他方の電源端子との間に接続
した第2の能動素子と、前記一方の電源端子と第3のノ
ードとの間に接続した第3の抵抗と、前記第3のノード
と第4のノードとの間に接続した第4の抵抗と、前記第
4のノードと前記他方の電源端子との間に接続した第5
の抵抗と、前記第1のノードと前記第2のノードとの電
位の一致を検出するコンパレータとを備え、前記第1の
能動素子の制御端を前記第3のノードに接続し、前記第
2の能動素子の制御端を前記第4のノードに接続した電
源電圧検出回路。
1. A first active element connected between one power supply terminal and a first node; a first resistor connected between the first node and the other power supply terminal; a second resistor connected between one power supply terminal and a second node; a second active element connected between the second node and the other power supply terminal; and a second resistor connected between the one power supply terminal and the second power supply terminal; a third resistor connected between the third node and the third node, a fourth resistor connected between the third node and the fourth node, and the fourth node and the other power supply terminal. the fifth connected between
and a comparator for detecting matching of potentials between the first node and the second node, the control end of the first active element is connected to the third node, and the second A power supply voltage detection circuit in which a control end of an active element is connected to the fourth node.
【請求項2】  一方の電源端子と第5のノードとの間
に接続した第6の抵抗と、前記第5のノードと他方の電
源端子との間に接続した第3の能動素子と、前記一方の
電源端子と第6のノードとの間に接続した第7の抵抗と
、前記第6のノードと第7のノードとの間に接続した第
8の抵抗と、前記第7のノードと前記他方の電源端子と
の間に接続した第9の抵抗と、前記第5のノードと前記
第6のノードとの電位の一致を検出するコンパレータと
を備え、前記第3の能動素子の制御端を前記第7のノー
ドに接続した電源電圧検出回路。
2. A sixth resistor connected between one power supply terminal and a fifth node; a third active element connected between the fifth node and the other power supply terminal; a seventh resistor connected between one power supply terminal and the sixth node; an eighth resistor connected between the sixth node and the seventh node; and a seventh resistor connected between the seventh node and the seventh node. a ninth resistor connected between the other power supply terminal and a comparator that detects matching of potentials between the fifth node and the sixth node; A power supply voltage detection circuit connected to the seventh node.
JP3052657A 1991-03-18 1991-03-18 Supply voltage detecting circuit Pending JPH04288609A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3052657A JPH04288609A (en) 1991-03-18 1991-03-18 Supply voltage detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3052657A JPH04288609A (en) 1991-03-18 1991-03-18 Supply voltage detecting circuit

Publications (1)

Publication Number Publication Date
JPH04288609A true JPH04288609A (en) 1992-10-13

Family

ID=12920936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3052657A Pending JPH04288609A (en) 1991-03-18 1991-03-18 Supply voltage detecting circuit

Country Status (1)

Country Link
JP (1) JPH04288609A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080047A (en) * 2003-12-30 2010-04-08 Hynix Semiconductor Inc Power-up circuit in semiconductor memory device
JP2016046620A (en) * 2014-08-21 2016-04-04 Necエンジニアリング株式会社 Power-on reset circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080047A (en) * 2003-12-30 2010-04-08 Hynix Semiconductor Inc Power-up circuit in semiconductor memory device
JP2016046620A (en) * 2014-08-21 2016-04-04 Necエンジニアリング株式会社 Power-on reset circuit

Similar Documents

Publication Publication Date Title
US5485111A (en) Power on reset circuit with accurate detection at low voltages
EP1629599B1 (en) Brown-out detector
US6737909B2 (en) Integrated circuit current reference
US6437614B1 (en) Low voltage reset circuit device that is not influenced by temperature and manufacturing process
US5191235A (en) Semiconductor integrated circuit device having substrate potential detection circuit
US6137324A (en) Precision power-on reset circuit with improved accuracy
US20020125942A1 (en) Comparator circuit
US4394587A (en) CMOS Differential comparator with hysteresis
KR20020072041A (en) Reference voltage generator
JPH04345208A (en) Power-on reset circuit
US6198312B1 (en) Low level input voltage comparator
US20070109062A1 (en) Timer circuits and method
US6686789B2 (en) Dynamic low power reference circuit
JPH04288609A (en) Supply voltage detecting circuit
JPH03211472A (en) Source voltage detecting circuit
TWI630403B (en) Core power detection circuit and associated input/output control system
JPH027615A (en) Power supply voltage detection circuit
JP2753144B2 (en) Potential generation circuit
US4814635A (en) Voltage translator circuit
US5719524A (en) Circuit having an input terminal for controlling two functions
TW202013895A (en) Level shift circuit
JP2926921B2 (en) Power-on reset circuit
JP2645117B2 (en) Reset circuit for semiconductor integrated circuit
JP2893738B2 (en) Voltage detection circuit
JPH05183416A (en) Power-on reset circuit