JPH04286436A - Node equipment for independent synchronization multi-mediam lan - Google Patents

Node equipment for independent synchronization multi-mediam lan

Info

Publication number
JPH04286436A
JPH04286436A JP3050941A JP5094191A JPH04286436A JP H04286436 A JPH04286436 A JP H04286436A JP 3050941 A JP3050941 A JP 3050941A JP 5094191 A JP5094191 A JP 5094191A JP H04286436 A JPH04286436 A JP H04286436A
Authority
JP
Japan
Prior art keywords
synchronization
clock
data
node device
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3050941A
Other languages
Japanese (ja)
Inventor
Fumio Sukegawa
助川 文雄
Takashi Sugawara
隆 菅原
Yoshiko Motoki
本木 由子
Koji Wada
浩二 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP3050941A priority Critical patent/JPH04286436A/en
Publication of JPH04286436A publication Critical patent/JPH04286436A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

PURPOSE:To prevent increase of the delay of relaying in each node by relaying a synchronization data relayed to a succeeding node not though a synchronization buffer. CONSTITUTION:A reception data is relayed to a succeeding node equipment via a relay path 54 and a selector 53 in a node equipment and inputted simultaneously to a bufer 51 for independent synchronization. The buffer 51 outputs the reception data according to a network synchronization clock to a synchronization terminal equipment 6. A transmission data from the terminal equipment 6 is inputted to a network synchronization buffer 52, from which the data is outputted according to the independent synchroniation clock, fed to a frame processing section 32 via a selector 53, superimposed on a synchronization data area of an information frame and sent to a succeeding node equipment. Thus, the connection of a synchroniging terminal equipment 6 to the node equipment is attained and jitter caused accompanying the regeneration of the network synchronization clock is absorbed without increasing the delay of relaying.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、同期データおよび非同
期データを収容する独立同期型マルチメディアLANに
係り、特に、そのノード装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an independent synchronous multimedia LAN that accommodates synchronous and asynchronous data, and more particularly to a node device thereof.

【0002】0002

【従来の技術】従来、同期データおよび非同期データを
収容するマルチメディアLANの方式として、構成が容
易な従属同期方式が用いられてきた。ここで、同期デー
タとは、周期的に予め定まった量を伝送する必要が有る
データをいう。また、非同期データとは、周期的に送る
必要がないデータをいう。
2. Description of the Related Art Conventionally, a dependent synchronization method, which is easy to configure, has been used as a multimedia LAN method for accommodating synchronous data and asynchronous data. Here, synchronous data refers to data that needs to be periodically transmitted in a predetermined amount. Furthermore, asynchronous data refers to data that does not need to be sent periodically.

【0003】代表的な公知例としては、「A1.2 G
bps optical loop LAN for 
wideband office communica
tions」 IEEE Global Teleco
mmunications Conference 1
985,15−4がある。従属同期方式のLANにおい
てはマスタノードが発生したクロックを各ノード装置が
再生、中継することによりクロックを分配する。この方
式においては、LAN全体が共通のクロックで動作し、
マスタノードのクロックを網同期させることによりLA
N全体も網同期するので、同期系装置の接続が容易であ
る。しかし、クロック再生、中継時に発生するジッタが
ノードを経る度に累積され、ノード数が大きくなるにつ
れてジッタも大きくなりデータの受信が困難になるため
、接続可能なノード数が制限されるという欠点がある。
[0003] A typical known example is “A1.2 G
bps optical loop LAN for
wideband office communica
IEEE Global Teleco
Communication Conference 1
There is 985,15-4. In a slave synchronization type LAN, clocks are distributed by each node device reproducing and relaying a clock generated by a master node. In this method, the entire LAN operates with a common clock,
LA by synchronizing the clock of the master node with the network.
Since the entire N network is synchronized, it is easy to connect synchronous devices. However, the jitter that occurs during clock recovery and relaying accumulates each time it passes through a node, and as the number of nodes increases, the jitter also increases, making it difficult to receive data, which limits the number of nodes that can be connected. be.

【0004】クロック再生、中継時のジッタ累積の対策
として、LANを独立同期方式とする方法がある。例え
ば、FFDI−II(FDDI HybridRing
 Control, Draft Proposed 
American Standard, Januar
y 20, 1989)には、独立同期方式を用いるこ
とが検討されている。この規格案では、一定周期の伝送
単位(フレーム)内の制御情報領域のビット数を増減さ
せることによって各ノードの発振周波数偏差を調整し、
かつフレーム構造を導入することで、周期的なデータ転
送を実現している。
As a countermeasure against jitter accumulation during clock recovery and relay, there is a method of using an independent synchronization system for the LAN. For example, FFDI-II (FDDI Hybrid Ring
Control, Draft Proposed
American Standard, January
y 20, 1989), the use of an independent synchronization method is being considered. This draft standard adjusts the oscillation frequency deviation of each node by increasing or decreasing the number of bits in the control information area within a transmission unit (frame) of a fixed period.
And by introducing a frame structure, periodic data transfer is realized.

【0005】[0005]

【発明が解決しようとする課題】マルチメディアLAN
の同期方式、および同期データを収納する方式として、
前述した従属同期方式、FDDI−II方式を採用した
場合、次のような問題がある。
[Problem to be solved by the invention] Multimedia LAN
As a synchronization method and a method for storing synchronized data,
When the above-described slave synchronization method and FDDI-II method are adopted, the following problems arise.

【0006】従属同期方式では、前述したようにジッタ
の累積によるノード数制限が問題と成る。
[0006] In the dependent synchronization method, as mentioned above, the problem is that the number of nodes is limited due to the accumulation of jitter.

【0007】FDDI−II方式のような独立同期方式
を用いると、ジッタの累積は防止できるが、フレーム内
の制御情報領域のビット数が増減するためにフレーム長
が不定長になり、固定長のフレームを一定周期で送受信
する同期データを収容する際、フレーム処理が複雑化し
、そのためのバッファが必要となるとと共に中継遅延の
増加につながる。
[0007] Using an independent synchronization system such as the FDDI-II system can prevent the accumulation of jitter, but the frame length becomes undefined because the number of bits in the control information area within the frame increases or decreases. When accommodating synchronized data for transmitting and receiving frames at regular intervals, frame processing becomes complicated, a buffer is required, and relay delay increases.

【0008】さらに、同期データを収容する場合、同期
用クロックへのクロック乗せ変えエラスティックストア
(ES)が必要となり、そのために各ノードごとの中継
遅延が増加し、多数のノードを有するLANシステムに
なると、そのノード数に比例してシステム伝送遅延が大
きくなるという問題がある。
Furthermore, when accommodating synchronous data, an elastic store (ES) is required to transfer the clock to the synchronous clock, which increases the relay delay for each node, making it difficult for a LAN system with a large number of nodes. Then, there is a problem that system transmission delay increases in proportion to the number of nodes.

【0009】本発明の目的は、ノード数が増加しても、
各ノード毎の中継遅延が増加しない独立同期型マルチメ
ディアLANのノード装置を提供することにある。
[0009] An object of the present invention is to
An object of the present invention is to provide a node device for an independent synchronous multimedia LAN in which relay delay for each node does not increase.

【0010】0010

【課題を解決するための手段】上記目的を達成するため
に、本発明によるマルチメディアLANのノード装置は
、網同期用のクロック源を有するノード装置(マスタノ
ード)にて生成した基準クロック情報を含む転送フレー
ムをリング状伝送路を介して受信した各ノード装置が前
記基準クロック情報に基づいて網同期用クロックを再生
することにより、前記マスタノードの網同期クロックに
同期させて、同期データを収容するマルチメディアLA
Nのノード装置において、各ノード装置に独立な独立同
期クロックで動作し、前記伝送路に接続される共通部分
と、前記網同期クロックで動作し、同期端末の接続に必
要な同期端末インタフェース部分と、前記共通部分から
のデータを前記独立同期クロックに同期して入力し、前
記網同期クロックに同期して前記同期端末インタフェー
ス部分に出力する第1の同期用バッファと、前記同期端
末インタフェース部分からのデータを前記網同期クロッ
クに同期して入力し、前記独立同期クロックに同期して
前記共通部分へ出力する第2の独立同期用バッファとを
備え、次ノード装置へ中継するデータを、前記第1およ
び第2の同期用バッファを介することなく、前記共通部
分で処理するようにしたものである。
[Means for Solving the Problems] In order to achieve the above object, a multimedia LAN node device according to the present invention uses reference clock information generated by a node device (master node) having a clock source for network synchronization. Each node device that receives the transfer frame containing the transfer frame via the ring-shaped transmission path regenerates the network synchronization clock based on the reference clock information, synchronizes it with the network synchronization clock of the master node, and accommodates the synchronized data. Multimedia LA
In the N node devices, each node device operates with an independent synchronous clock and is connected to the transmission path, and a synchronous terminal interface portion which operates with the network synchronous clock and is necessary for connection of synchronous terminals. , a first synchronization buffer that inputs data from the common part in synchronization with the independent synchronization clock and outputs it to the synchronization terminal interface part in synchronization with the network synchronization clock; a second independent synchronization buffer inputting data in synchronization with the network synchronization clock and outputting data to the common part in synchronization with the independent synchronization clock; And processing is performed in the common portion without going through the second synchronization buffer.

【0011】[0011]

【作用】各ノード装置にそれぞれ独立のクロック発振源
を設け、独立同期型LANとすることにより、クロック
ジッタの累積によるノード数制限の問題は解決される。 また、固定長フレームを用いることにより、簡単な装置
構成でもフレーム同期がとれるとともに、同期データと
の親和性をもち、同期端末との接続を容易にしている。
[Operation] By providing each node device with an independent clock oscillation source to form an independent synchronous LAN, the problem of limiting the number of nodes due to accumulation of clock jitter can be solved. Furthermore, by using fixed length frames, frame synchronization can be achieved even with a simple device configuration, and it has compatibility with synchronization data and facilitates connection with synchronization terminals.

【0012】LAN内の情報フレーム中の制御情報領域
に網同期用の基準クロックの変化点位置情報を挿入・転
送し、各ノード装置において再生することによって、L
AN全体を網同期させることができる。
[0012] By inserting and transmitting the change point position information of the reference clock for network synchronization into the control information area of the information frame in the LAN and reproducing it in each node device, the L
The entire AN can be network synchronized.

【0013】さらに、各ノード装置において、網同期ク
ロックで動作する部分を同期端末インタフェース部分の
みとし、独立同期動作部分と網同期動作部分との間のク
ロックの乗せ変えに必要な同期用バッファ(エラスティ
ックストア)を各ノード装置の中継経路上から外す構成
にしたことにより、ループ状に多数のノード装置を有す
るLANシステムにおいて、システム全体の中継遅延を
増大させることがなくなると共に、同期用バッファの容
量を充分に確保することが可能になるので、クロックジ
ッタの耐力が向上する。
Furthermore, in each node device, the only part that operates with the network synchronous clock is the synchronous terminal interface part, and the synchronization buffer (error By removing the stick store from the relay path of each node device, in a LAN system with a large number of node devices in a loop, the relay delay of the entire system does not increase, and the capacity of the synchronization buffer is reduced. Since it becomes possible to ensure a sufficient amount of clock jitter, the tolerance against clock jitter is improved.

【0014】[0014]

【実施例】図1に、本発明の適用されるマルチメディア
LANの構成を示す。ノード装置2,3,4が伝送路1
によってリング状に接続されている。各ノード装置は、
後述するように、共通部分と同期端末インタフェース部
分からなる。共通部分は、伝送路1に接続され、独立の
クロック発振源21,31,41からの独立同期クロッ
クで動作する。マスタノード2には網同期用クロック発
振源24を有し、これから発振されるクロックをクロッ
ク採取器23により基準クロック情報としてサンプルし
、フレーム処理部22によって転送フレームの制御情報
領域へ基準クロック情報を挿入する。一方、マスタノー
ド以外のノード装置3,4のフレーム処理部32,42
では、受信した転送フレームの制御情報領域より基準ク
ロック情報を抽出し、クロック再生器33,43によっ
て、網同期用クロックを再生する。また、全てのフレー
ム処理部22,32,42には、スタッフィング機能を
有し、クロック周波数と受信データのジッタの調整を行
なう。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows the configuration of a multimedia LAN to which the present invention is applied. Node devices 2, 3, and 4 are transmission path 1
are connected in a ring shape. Each node device is
As described later, it consists of a common part and a synchronous terminal interface part. The common portion is connected to the transmission line 1 and operates with independent synchronous clocks from independent clock oscillation sources 21, 31, and 41. The master node 2 has a clock oscillation source 24 for network synchronization, the clock oscillated from this source is sampled as reference clock information by a clock sampler 23, and the reference clock information is sent to the control information area of the transfer frame by the frame processing unit 22. insert. On the other hand, the frame processing units 32 and 42 of the node devices 3 and 4 other than the master node
Then, reference clock information is extracted from the control information area of the received transfer frame, and the clock regenerators 33 and 43 regenerate the network synchronization clock. Furthermore, all frame processing units 22, 32, and 42 have a stuffing function to adjust the clock frequency and jitter of received data.

【0015】図2に、本発明の適用されるマルチメディ
アLANに用いられる転送フレームの概略構成を示す。 転送フレームには、固定長の情報フレームと、転送フレ
ームを一定周期に保ためのスタッフィング領域とがある
。情報フレームには、制御情報領域および通常情報領域
がある。さらに、制御情報領域の中には基準クロック情
報領域があり、ここに基準クロック情報が挿入され、各
ノード装置に転送される。通信情報領域には、同期デー
タおよび非同期データの双方が格納され、各ノード装置
の端末インタフェース部によってアクセスされる。
FIG. 2 shows a schematic configuration of a transfer frame used in a multimedia LAN to which the present invention is applied. The transfer frame includes a fixed-length information frame and a stuffing area for keeping the transfer frame at a constant period. The information frame has a control information area and a normal information area. Furthermore, the control information area includes a reference clock information area, into which reference clock information is inserted and transferred to each node device. Both synchronous data and asynchronous data are stored in the communication information area, and are accessed by the terminal interface section of each node device.

【0016】図3に、本発明の一実施例に係るマルチメ
ディアLANのノード装置の構成を示す。図1に示した
要素と同一の要素は同一の参照番号を付してある。この
ノード装置3は、独立のクロック発振源31からの独立
同期クロックで動作する共通部分8と、クロック再生器
33によって再生された網同期用クロックで動作する同
期端末インタフェース部分5とから構成される。共通部
分8のフレーム処理部32は、同期データおよび非同期
データの送受信処理を行なう。受信データは中継経路5
4およびセレクタ53を介して次のノード装置へ中継さ
れると同時に、独立同期用バッファ51へ入力される。 独立同期用バッファ51は、受信データを独立同期クロ
ックに従って受け入れ、このデータを網同期クロックに
従って出力することにより、網同期クロックに同期した
データを同期端末6に送出する。同期端末6からの送信
データは、網同期用バッファ52に入力される。網同期
用バッファ52は、網同期クロックに従って送信データ
を受け入れ、このデータを独立同期クロックに従って出
力する。この送信データは、セレクタ53を介してフレ
ーム処理部32に送られ、ここで、情報フレームの同期
データ領域(図2)に乗せられて、次のノード装置へ送
出される。両同期用バッファ51,52は、クロック再
生器33により再生された網同期用クロックと、独立の
クロック発振源31からの独立同期クロックとのクロッ
ク乗せ変えを行なうエラスティックストアを構成してい
る。図3の構成によって、ノード装置への同期端末6の
接続を可能にすると共に、中継遅延を増加させることな
く、網同期用クロックの再生に伴って発生するジッタの
吸収を行なうことが可能になる。
FIG. 3 shows the configuration of a multimedia LAN node device according to an embodiment of the present invention. Elements that are the same as those shown in FIG. 1 are given the same reference numerals. This node device 3 is comprised of a common part 8 that operates with an independent synchronous clock from an independent clock oscillation source 31 and a synchronous terminal interface part 5 that operates with a network synchronization clock regenerated by a clock regenerator 33. . The frame processing unit 32 of the common part 8 performs transmission and reception processing of synchronous data and asynchronous data. Received data is relay route 5
4 and the selector 53 to the next node device, and simultaneously input to the independent synchronization buffer 51. The independent synchronization buffer 51 receives received data according to the independent synchronization clock and outputs this data according to the network synchronization clock, thereby sending data synchronized with the network synchronization clock to the synchronization terminal 6. Transmission data from the synchronous terminal 6 is input to the network synchronization buffer 52. The network synchronization buffer 52 accepts transmission data according to the network synchronization clock and outputs this data according to the independent synchronization clock. This transmission data is sent to the frame processing unit 32 via the selector 53, where it is placed in the synchronization data area (FIG. 2) of the information frame and sent to the next node device. Both synchronization buffers 51 and 52 constitute an elastic store that performs clock switching between the network synchronization clock reproduced by the clock regenerator 33 and the independent synchronization clock from the independent clock oscillation source 31. The configuration shown in FIG. 3 makes it possible to connect the synchronization terminal 6 to the node equipment, and to absorb jitter that occurs due to regeneration of the network synchronization clock without increasing relay delay. .

【0017】図4に、ノード装置の同期用バッファ51
(図3)の構成を示す。この同期用バッファは、ファー
ストインファーストアウト(FIFO)型メモリである
。独立同期クロック63に同期した入力データ61は、
同期用バッファ51の領域a(0)から順次書き込まれ
、中間の領域a(n/2)まで書き込まれた時点で、領
域a(0)から書き込まれた順に網同期クロック64に
同期した出力データ62として読みだされる。独立同期
クロック63と網同期クロック64とは、長い時間でみ
れば周波数が一致しているが、短い時間においては両ク
ロック間の位相差、および網同期クロックのサンプル再
生に伴って発生するジッタがある。独立同期クロック6
3の周波数が網同期クロック64の周波数より大である
とき、単位時間あたりの同期用バッファ51に書き込ま
れるデータの方が読みだされるデータより多くなり、当
初、同期用バッファ51の半分まで書き込まれていたデ
ータは徐々に増え、全ての領域a(n)を越えた時点で
オーバーフローとなる。また、逆に独立同期クロック6
3の周波数が網同期クロック64の周波数より小である
とき、単位時間あたりの書き込まれるデータは読みださ
れるデータより少なくなり、当初半分まで書き込まれて
いたデータは徐々に減り、読みだされるデータがなくな
った時点でアンダーフロートなる。但し、オーバーフロ
ーおよびアンダーフローはクロックのジッタが大きいと
きに発生するものであり、その対策として同期用バッフ
ァの領域数(即ち容量)を増やすことにより容易にクロ
ックのジッタ耐力をもたせることができる。同期用バッ
ファ52についても同様である。
FIG. 4 shows a synchronization buffer 51 of a node device.
(Fig. 3) shows the configuration. This synchronization buffer is a first-in-first-out (FIFO) type memory. The input data 61 synchronized with the independent synchronous clock 63 is
The output data is written sequentially from area a(0) of the synchronization buffer 51, and when it is written to the intermediate area a(n/2), the output data is synchronized with the network synchronization clock 64 in the order written from area a(0). It is read out as 62. The independent synchronous clock 63 and the network synchronous clock 64 have the same frequency over a long period of time, but over a short period of time there is a phase difference between the two clocks and jitter that occurs due to sample reproduction of the network synchronous clock. be. Independent synchronous clock 6
3 is higher than the frequency of the network synchronization clock 64, the data written to the synchronization buffer 51 per unit time is greater than the data read out, and initially up to half of the synchronization buffer 51 is written. The stored data gradually increases and becomes overflow when it exceeds the entire area a(n). Also, conversely, independent synchronous clock 6
When the frequency of 3 is lower than the frequency of the network synchronization clock 64, the data written per unit time is less than the data read, and the data that was initially written to half is gradually reduced and read out. Underfloat occurs when there is no more data. However, overflow and underflow occur when clock jitter is large, and as a countermeasure to this, clock jitter tolerance can be easily provided by increasing the number of regions (ie, capacity) of the synchronization buffer. The same applies to the synchronization buffer 52.

【0018】本実施例によれば、同期用バッファの容量
を増やすことにより、入力データ61が同期用バッファ
に書き込まれてから出力データ62として出力されるま
での遅延時間が増えることになるが、図3のノード装置
で説明したように、ノード装置の中継遅延にならないの
で、クロックのジッタ対策のために充分な容量の同期用
バッファを確保することができる。
According to this embodiment, by increasing the capacity of the synchronization buffer, the delay time from when input data 61 is written to the synchronization buffer until it is output as output data 62 increases. As explained in connection with the node device in FIG. 3, since there is no relay delay in the node device, a synchronization buffer with sufficient capacity can be secured as a countermeasure against clock jitter.

【0019】[0019]

【発明の効果】本発明によれば、次ノードへ中継する同
期データを同期用バッファを介さずに中継するので、各
ノードでのデータ伝送の中継遅延を増加させずにマルチ
メディアLANを実現することが可能となる。また、同
期用バッファの容量が中継遅延と無関係となるので、ク
ロックのジッタ対策のために充分な同期用バッファ容量
を確保することができる。
[Effects of the Invention] According to the present invention, since synchronized data to be relayed to the next node is relayed without using a synchronization buffer, a multimedia LAN can be realized without increasing the relay delay of data transmission at each node. becomes possible. Furthermore, since the capacity of the synchronization buffer is independent of relay delay, sufficient synchronization buffer capacity can be secured to counteract clock jitter.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明が適用されるマルチメディアLANの構
成図。
FIG. 1 is a configuration diagram of a multimedia LAN to which the present invention is applied.

【図2】図1のLANに用いられる転送フレームの概略
構成図。
FIG. 2 is a schematic configuration diagram of a transfer frame used in the LAN of FIG. 1;

【図3】図1のLANに用いる本発明によるノード装置
の構成図。
FIG. 3 is a configuration diagram of a node device according to the present invention used in the LAN of FIG. 1;

【図4】図3のノード装置内の同期用バッファの構成図
FIG. 4 is a configuration diagram of a synchronization buffer in the node device of FIG. 3;

【符号の説明】[Explanation of symbols]

1…伝送路、2,3,4…ノード装置、5…同期端末イ
ンタフェース部分、6…同期端末、8…共通部分、21
,31,41…独立のクロック発振源、22,32,4
2…フレーム処理部、23…クロック採取器、33,4
3…クロック再生器、24…網同期用クロック発振源、
51,52…同期用バッファ、63…独立同期クロック
、64…網同期クロック。
DESCRIPTION OF SYMBOLS 1... Transmission path, 2, 3, 4... Node device, 5... Synchronous terminal interface part, 6... Synchronous terminal, 8... Common part, 21
, 31, 41...independent clock oscillation source, 22, 32, 4
2... Frame processing unit, 23... Clock sampler, 33, 4
3... Clock regenerator, 24... Clock oscillation source for network synchronization,
51, 52...Synchronization buffer, 63...Independent synchronous clock, 64...Network synchronous clock.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】網同期用のクロック源を有するノード装置
(以下、マスタノードという)にて生成した基準クロッ
ク情報を含む転送フレームを、リング状伝送路を介して
受信した各ノード装置が前記基準クロック情報に基づい
て網同期用クロックを再生することにより、前記マスタ
ノードの網同期クロックに同期させて、同期データを収
容するマルチメディアLANのノード装置において、各
ノード装置に独立な独立同期クロックで動作し前記伝送
路に接続される共通部分と、前記網同期クロックで動作
し同期端末に接続される同期端末インタフェース部分と
、前記共通部分からのデータを前記独立同期クロックに
同期して受け入れ、前記網同期クロックに同期して前記
同期端末インタフェース部分に出力する第1の同期用バ
ッファと、前記同期端末インタフェース部分からのデー
タを前記網同期クロックに同期して受け入れ、前記独立
同期クロックに同期して前記共通部分へ出力する第2の
独立同期用バッファとを備え、前ノード装置から次ノー
ド装置へ中継するデータを、前記第1および第2の同期
用バッファを介することなく、前記共通部分で処理する
ことを特徴とするマルチメディアLANのノード装置。
Claim 1: Each node device that receives a transfer frame containing reference clock information generated by a node device (hereinafter referred to as a master node) having a clock source for network synchronization via a ring-shaped transmission path uses the reference clock information. By regenerating the network synchronization clock based on the clock information, it is synchronized with the network synchronization clock of the master node, and an independent synchronization clock is provided to each node device in a multimedia LAN node device that accommodates synchronized data. a common part that operates and is connected to the transmission path; a synchronous terminal interface part that operates with the network synchronous clock and is connected to the synchronous terminal; and a synchronous terminal interface part that operates with the network synchronous clock and that receives data from the common part in synchronization with the independent synchronous clock; a first synchronization buffer that outputs data to the synchronous terminal interface part in synchronization with the network synchronous clock; a first synchronization buffer that receives data from the synchronous terminal interface part in synchronization with the network synchronous clock; a second independent synchronization buffer output to the common part, and data relayed from the previous node device to the next node device is processed in the common part without going through the first and second synchronization buffers. A multimedia LAN node device characterized by:
【請求項2】前記共通部分に、前記第1の同期用バッフ
ァへの入力と前記第2の同期用バッファの出力とのいず
れか一方を選択するセレクタを有し、該セレクタの出力
を次ノード装置へ送ることを特徴とする請求項1記載の
マルチメディアLANのノード装置。
2. The common part includes a selector for selecting either the input to the first synchronization buffer or the output of the second synchronization buffer, and the output of the selector is connected to the next node. 2. The multimedia LAN node device according to claim 1, wherein the multimedia LAN node device transmits data to a multimedia LAN.
JP3050941A 1991-03-15 1991-03-15 Node equipment for independent synchronization multi-mediam lan Withdrawn JPH04286436A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3050941A JPH04286436A (en) 1991-03-15 1991-03-15 Node equipment for independent synchronization multi-mediam lan

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3050941A JPH04286436A (en) 1991-03-15 1991-03-15 Node equipment for independent synchronization multi-mediam lan

Publications (1)

Publication Number Publication Date
JPH04286436A true JPH04286436A (en) 1992-10-12

Family

ID=12872851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3050941A Withdrawn JPH04286436A (en) 1991-03-15 1991-03-15 Node equipment for independent synchronization multi-mediam lan

Country Status (1)

Country Link
JP (1) JPH04286436A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254892A (en) * 1994-03-16 1995-10-03 Nec Corp Phase varying circuit
JP2007527667A (en) * 2004-02-18 2007-09-27 フィッシャー−ローズマウント システムズ, インコーポレイテッド System and method for maintaining a common sense of time on a network segment
JP2008536343A (en) * 2004-12-22 2008-09-04 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング Information transmission method and information transmission apparatus in network
US7680135B2 (en) 2006-03-28 2010-03-16 Yamaha Corporation Audio network system having lag correction function of audio samples
CN113225768A (en) * 2021-04-29 2021-08-06 北京凯视达信息技术有限公司 4G/5G transmission network synchronization method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254892A (en) * 1994-03-16 1995-10-03 Nec Corp Phase varying circuit
JP2007527667A (en) * 2004-02-18 2007-09-27 フィッシャー−ローズマウント システムズ, インコーポレイテッド System and method for maintaining a common sense of time on a network segment
JP4767178B2 (en) * 2004-02-18 2011-09-07 フィッシャー−ローズマウント システムズ, インコーポレイテッド System and method for maintaining a common sense of time on a network segment
JP2008536343A (en) * 2004-12-22 2008-09-04 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング Information transmission method and information transmission apparatus in network
US7680135B2 (en) 2006-03-28 2010-03-16 Yamaha Corporation Audio network system having lag correction function of audio samples
CN113225768A (en) * 2021-04-29 2021-08-06 北京凯视达信息技术有限公司 4G/5G transmission network synchronization method
CN113225768B (en) * 2021-04-29 2023-02-10 北京凯视达信息技术有限公司 4G/5G transmission network synchronization method

Similar Documents

Publication Publication Date Title
US5103447A (en) High-speed ring LAN system
JP2535615B2 (en) Data synchronous transmission system
JP3034631B2 (en) Time division switching system
JP2564375B2 (en) Drop-and-drop multiplexer
CA1218773A (en) Apparatus and method for providing a transparent interface across a satellite communications link
JPH05507398A (en) Synchronizer for terminal equipment in asynchronous transfer mode digital telecommunications networks
JPH04286436A (en) Node equipment for independent synchronization multi-mediam lan
JP3437518B2 (en) Digital signal transmission method and apparatus
US6092142A (en) Method and apparatus to introduce programmable delays when replaying isochronous data packets
US5276859A (en) Accelerated token ring network
JPH0142177B2 (en)
US4769809A (en) Method of and circuit arrangement for through-switching broadband digital signals without phase jump in a synchronous broadband communication network
JPS619059A (en) Regenerative repeater
JP3202286B2 (en) Transmission line switching system in SDH optical transmission system
JPH07212334A (en) Burst transmitter and burst transmission system
KR950012590B1 (en) Telecommunication system
JP2834145B2 (en) Packet phase synchronization circuit and packet phase synchronization method
JPH10313448A (en) Moving image transmitter and receiver
JPH03173233A (en) Jitter reducing system
JPH088557B2 (en) Dependent synchronization method
JP3679214B2 (en) Propagation phase difference absorption method and apparatus in redundant configuration system
JPS59110247A (en) Communication station
KR20010065076A (en) Transmission Delay Compensation Circuit Of Sub-Highway In Switching System
JPH05244129A (en) Sdh interface circuit
JPH01174036A (en) Multiplexer

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514