JPH0428347U - - Google Patents
Info
- Publication number
- JPH0428347U JPH0428347U JP6848690U JP6848690U JPH0428347U JP H0428347 U JPH0428347 U JP H0428347U JP 6848690 U JP6848690 U JP 6848690U JP 6848690 U JP6848690 U JP 6848690U JP H0428347 U JPH0428347 U JP H0428347U
- Authority
- JP
- Japan
- Prior art keywords
- runaway
- monitoring
- cpu
- operation mode
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012806 monitoring device Methods 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 claims 4
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Description
第１図は本考案に係るＣＰＵの暴走監視装置の
一実施例を示すブロツク図、第２図はこの装置の
各部のタイミングチヤートである。 １……ＣＰＵ、２……時計ＩＣ、３，４……カ
ウンタ、５……ワンシヨツトマルチバイブレータ
、６……ゲート回路。
一実施例を示すブロツク図、第２図はこの装置の
各部のタイミングチヤートである。 １……ＣＰＵ、２……時計ＩＣ、３，４……カ
ウンタ、５……ワンシヨツトマルチバイブレータ
、６……ゲート回路。
Claims (1)
- 【実用新案登録請求の範囲】 処理の実行を停止するストツプモードと、外部
に設けられた時計回路の一定時間毎の出力により
処理を開始する動作モードとを備えたＣＰＵの暴
走を監視する装置において、 前記時計回路の出力に基づいて起動され前記Ｃ
ＰＵの暴走の監視を行う暴走監視手段と、前記動
作モードへ移行して一定時間後に前記暴走監視手
段の動作を停止する停止手段とを備え、前記ＣＰ
Ｕが動作モードのときに該ＣＰＵの暴走を監視す
るようにしたことを特徴とするＣＰＵの暴走監視
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990068486U JP2591690Y2 (ja) | 1990-06-29 | 1990-06-29 | Ｃｐｕの暴走監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990068486U JP2591690Y2 (ja) | 1990-06-29 | 1990-06-29 | Ｃｐｕの暴走監視装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0428347U true JPH0428347U (ja) | 1992-03-06 |
| JP2591690Y2 JP2591690Y2 (ja) | 1999-03-10 |
Family
ID=31602968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990068486U Expired - Lifetime JP2591690Y2 (ja) | 1990-06-29 | 1990-06-29 | Ｃｐｕの暴走監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2591690Y2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5512049A (en) * | 1978-07-06 | 1980-01-28 | Showa Boueki Kk | Device for vertically and horizontally positioning box in box seallup machine |
| JPS6297422A (ja) * | 1985-10-23 | 1987-05-06 | Nec Corp | 交流２線式タイマ回路 |
| JPS6432136U (ja) * | 1987-08-20 | 1989-02-28 | ||
| JPH02141836A (ja) * | 1988-11-24 | 1990-05-31 | Fujitsu Ltd | プロセッサーのリセット方式 |
-
1990
- 1990-06-29 JP JP1990068486U patent/JP2591690Y2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5512049A (en) * | 1978-07-06 | 1980-01-28 | Showa Boueki Kk | Device for vertically and horizontally positioning box in box seallup machine |
| JPS6297422A (ja) * | 1985-10-23 | 1987-05-06 | Nec Corp | 交流２線式タイマ回路 |
| JPS6432136U (ja) * | 1987-08-20 | 1989-02-28 | ||
| JPH02141836A (ja) * | 1988-11-24 | 1990-05-31 | Fujitsu Ltd | プロセッサーのリセット方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2591690Y2 (ja) | 1999-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0428347U (ja) | ||
| JPH0263145U (ja) | ||
| JPS6133118U (ja) | 電源制御装置 | |
| JPH03104239U (ja) | ||
| JPS5851356U (ja) | マイクロコンピユ−タのフエイルセ−フ制御回路 | |
| JPS6181352U (ja) | ||
| JPS6361043U (ja) | ||
| JPS63135440U (ja) | ||
| JPS63110945U (ja) | ||
| JPH036724U (ja) | ||
| JPS62151603U (ja) | ||
| JPH01146189U (ja) | ||
| JPS62179660U (ja) | ||
| JPS60153355U (ja) | マルチｃｐｕシステムの制御装置 | |
| JPH0346240U (ja) | ||
| JPH0244428U (ja) | ||
| JPH02143628U (ja) | ||
| JPS60143392U (ja) | タイマ−装置 | |
| JPH02104449U (ja) | ||
| JPS60158248U (ja) | 情報処理装置の故障検出回路 | |
| JPH0390301U (ja) | ||
| JPS61196346U (ja) | ||
| JPS62123641U (ja) | ||
| JPH0235646U (ja) | ||
| JPH0250758U (ja) |