JPH0428093A - 半導体記憶装置の電池回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体記憶装置の電池回路に関し、特に使
用されている電池の保護機能を有する携帯形半導体記憶
装置の！地回路に間するものである。

［従来の技術］ 第４図は従来の半導体記憶装置の電池回路を示す構成図
である０図において、（１）は半導体記憶素子としての
例えばスタティックＲＡＭ等からなる不揮発性メモリ、
（２）は端末機（図示せず）から入力電源がないときに
電源を不揮発性メモリ（１）に供給する例えばリチウム
電池を用いた１次電池、（３）は電流制限用抵抗器、（
４）は逆充電防止用ダイオードであって、これらの１次
電池（２）、抵抗器（３）及びダイオード（４）は直列
接続され、不揮発性メモリ（１）と並列に設けられてい
る。（５）は逆流防止用ダイオードである。

次に、第４図に示した従来の半導体記憶装置の電池回路
の動作について説明する。端末機から入力電源が不揮発
性メモリ（１）に供給されると、端末機は不揮発性メモ
リ（１）とインタフェイス信号を用いてリード／ライト
動作が可能である。

−射的に端末機の電源電圧は例えば５■、１次電池（２
）の電圧は例えば３Ｖである。従って、このときダイオ
ード（４）の作用のため１次電池（２）の電流は流れる
ことはないので、１次電池（４）は電力を消耗しない。

今、端末機から電源入力がないときは、１次電池（２）
の電圧が抵抗器（３）及びダイオード（４）を介して不
揮発性メモリ（１）に供給されるため、不揮発性メモリ
（１）の記憶データは保持される。

次に何等かの原因、例えば外来ノイズ等でダイオード（
４）がが破壊し、短絡した場合を考える。

この状態で端末機から電源が入力されると、ダイオード
（４）が短絡しているため、抵抗器（３）を介して１次
電池（２）を逆充電する。１次電池（２）は逆充電する
と液漏れ等破壊するため、場合によっては大きな障害を
発生する恐れがあり、絶対に逆充電を避ける必要がある
。そうしないと、１次電池（２）の機能は失われ、不揮
発性メモリ（１）のバックアップ電源としての作用は出
来なくなる。

［発明が解決しようとする課題］ 従来の半導体記憶装置の電池回路は以上のように、ダイ
オード（４）が破壊し、短絡した場合端末機からの電源
は抵抗器（３）を介し１次電池（２）を逆充電するので
、液漏れが発生すると共に長時間このまま放置すると更
に大きな障害に発展する恐れがあるという問題点があっ
た。

この発明は上記のような問題点を解決するためになされ
たもので、逆充電防止用ダイオードが短絡したとき供給
電源を遮断して１次電池の逆充電を防止する半導体記憶
装置の電池回路を得ることを目的とする。

［課題を解決するための手段］ この発明に係る半導体記憶装置の電池回路は、半導体記
憶素子と並列に逆充電防止用ダイオード、電流制限用抵
抗器及びバックアップ用１次電池を直列接続した半導体
記憶装置の電池回路、において、上記半導体記憶素子の
入力電源側に設けられ、制御端子に供給される上記入力
電源の電圧レベルに応じて電源路を開閉する電源制御回
路と、上記電流制限用抵抗器と並列に設けられた光結合
手段と、上記電源制御回路の制御端子と接地間に設けら
れ、制御電極が上記光結合手段の出力側に接続されたス
イッチング素子とを備えたものである。

［作用］ この発明においては、光結合手段の出力信号でスイッチ
ング素子を駆動させ、これにより電源制御回路を消勢し
電源供給を遮断して１次電池の逆充電を防止する。

［実施例］ 第１図はこの発明の一実施例を示す構成図であり、（１
）〜（４）は前述と同様のものである６本実施例では不
揮発性メモリ（１）の入力電源側に電源制御回路（１０
）を設ける。この電源制御回路（１０）はその制御端子
ＣＴに抵抗器（１１）を介して制御電圧が与えられてお
り、この制御電圧が規定値以上になると付勢されて端末
機から不揮発性メモリ（１）側に至る電源路を導通させ
、規定値未満になると消勢されて上記電源路を遮断する
ように働く、制御端子ＣＴと接地間にスイッチング素子
例えばサイリスタ（１２）が接続される。また、電流制
限用抵抗器（３）と並列に光結合手段例えばホトカプラ
（１３）が設けられる。

ホトカブラ（１３）は発光素子例えばホトダイオード（
１４）と受光素子例えばホトトランジスタ（１５）とか
らなり、ホトダイオード（１４）は電流制限用抵抗器（
１６）と直列接続されて電流制限用抵抗器（３）に並列
接続され、ホトトランジスタ（１５）はダイオード（４
）のカソードと接地間に負荷抵抗器（１７）と直列接続
される。

そしてホトトランジスタ（１５）のコレクタと負荷抵抗
器（１７）の接続点が抵抗器（１８）を介してサイリス
タ（１２）のゲートに接続される。

また、サイリスタ（１２）のゲートと接地間にコンデン
サ（１９）が接続される。このコンデンサ（１９）は通
常の正常動作時にノイズ等で誤動作するのを防ぐために
設けられている。

次に、第１図に示したこの発明の一実施例の動作につい
て説明する。今、逆充電防止用ダイオード（４）が正常
で、端末機から入力電源が供給された場合、入力電源電
圧が上昇し電源制御回路（１０）の制御端子ＣＴの制御
電圧が規定値以上になると電源制御回路（１０）が付勢
されて端末機から不揮発性メモリ（１）側に至る電源路
を導通させ、入力電源が不揮発性メモリ（１）側に供給
される。一般に不揮発性メモリ（１）の電源電圧は１次
電池（２）の電圧より高いため、逆充電防止用ダイオー
ド（４）の作用により１次電池（２）には電流が流れる
ことはなく、消耗することはない。当然のことながら、
ホトダイオード（１４）に電流が流れていないので、ホ
トトランジスタ（１５）は不動作でサイリスタ（１２）
の電位は接地レベルにある。したがって、サイリスタ（
１２）は遮断状態を維持する。この状態で端末機はイン
タフェイス信号を用いて不揮発性メモリ（１）とり−ド
／ライト動作が可能である。

次に外来ノイズ等により、逆充電防止用ダイオード（４
）が破壊し、短絡したとすると、逆充電電流Ｉａ、Ｉｂ
がそれぞれ電流制限用抵抗器（３）及び電流制限用抵抗
器（１６）、ホトダイオード（１４）を通って流れる。

このうち電流Ｉｂはホトダイオード（１４）を発光せし
め、これがホトトランジスタ（１５）で受光されるため
負荷抵抗器（１７）の両端に電圧が発生し、この電圧が
サイリスク（１２）のゲートに加えられるためサイリス
タ（１２）が作動し、アノード−カソード間を導通させ
る。このときサイリスタ（１２）には抵抗器（１１）を
介して保持を流が供給されているため、サイリスタ（１
２）は非常に小さな電圧（約０，５■程度）を保持する
。すると、電源制御回路（１０）の制御端子ＣＴの制御
電圧が上記の小さな電圧に制御されるため、電源制御回
路（１０）が消勢され、端末機から不揮発性メモリ（１
）側に至る電源路が遮断される。これにより入力電源か
ら１次電池（２）への逆充電作用が瞬時に停止される。

この作用は瞬時に行われるため、１次電池（２）はこの
瞬時時間に対して同等悪影響を受けることはない。

第２図はこの発明の他の実施例を示す構成図であって、
（１）〜（５）は従来装置と同様である。

また、ホトカプラ（１３）を電流制限用抵抗器（３）と
並列に設けるのは第１図例と同様である１本実施例では
１次電池（２）と並列にサイリスタ（１２）を設ける。

逆充電防止用ダイオード（４）が短絡した場合、第１図
の場合と同様に負荷抵抗器（１７）の両端に電圧を発生
するが、その電圧をサイリスタ（１２）のゲーとに加え
、サイリスタ（１２）のアノード−カソード間を導通さ
せる。

一般にサイリスタ（１２）の内部インピーダンスは１次
電池（２）の内部インピーダンスよりも低いので、電流
１ｍ、Ｉｂはサイリスタ（１２）の方に流れ込む、この
とき１次電池（２）も電流をサイリスタ（１２）に流す
ため短期間だけ電力を消耗するが、逆充電は防止出来る
。

第３図はこの発明の更に他の実施例を概略的に示す構成
図であって、本実施例では逆充電防止用ダイオード（４
）の短絡を外部へ知らせる手段を設けた場合である。即
ち、負荷抵抗器（１７）と並列に抵抗器（２０）、発光
ダイオードく２１）を設け、発光ダイオード（２１）を
発光させることで、逆充電防止用ダイオード（４）の短
絡を外部へ知らせる事が出来る。

尚、上記各実施例において、負荷抵抗器（１７）に得ら
れる電圧を端末機側にモニタ信号として出力するように
しても良い。

［発明の効果コ 以上のようにこの発明によれば、半導体記憶素子と並列
に逆充電防止用ダイオード、電流制限用抵抗器及びバッ
クアップ用１次電池を直列接続した半導体記憶装置の電
池回路において、上記半導体記憶素子の入力電源側に設
けられ、制御端子に供給される上記入力電源の電圧レベ
ルに応じて電源路を開閉する電源制御回路と、上記電流
制限用抵抗器と並列に設けられた光結合手段と、上記電
源制御回路の制御端子と接地間に設けられ、制御電極が
上記光結合手段の出力側に接続されたスイッチング素子
とを備えたので、逆充電防止用ダイオードが短絡しても
１次電池の逆充電を防止出来、安全性、信頼性の高い半
導体記憶装置の電池回路が得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第２図及び
第３図はそれぞれこの発明の他の実施例を示す構成図、
第４図は従来の半導体記憶装置の電池回路を示す構成図
である。 図において、（１）は不揮発性メモリ、（２）は１次電
池、（３）は電流制限用抵抗器、（４）は逆充電防止用
ダイオード、（１０）は電源制御回路、（１２）はサイ
リスタ、（１３）はホトカプラである。 尚、各図中同一符号は同−又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 半導体記憶素子と並列に逆充電防止用ダイオード、電流
   制限用抵抗器及びバックアップ用１次電池を直列接続し
   た半導体記憶装置の電池回路において、 上記半導体記憶素子の入力電源側に設けられ、制御端子
   に供給される上記入力電源の電圧レベルに応じて電源路
   を開閉する電源制御回路と、上記電流制限用抵抗器と並
   列に設けられた光結合手段と、 上記電源制御回路の制御端子と接地間に設けられ、制御
   電極が上記光結合手段の出力側に接続されたスイッチン
   グ素子と を備えたことを特徴とする半導体記憶装置の電池回路。