JPH04280434A - Manufacture of semiconductor integrated circuit device - Google Patents

Manufacture of semiconductor integrated circuit device

Info

Publication number
JPH04280434A
JPH04280434A JP3043219A JP4321991A JPH04280434A JP H04280434 A JPH04280434 A JP H04280434A JP 3043219 A JP3043219 A JP 3043219A JP 4321991 A JP4321991 A JP 4321991A JP H04280434 A JPH04280434 A JP H04280434A
Authority
JP
Japan
Prior art keywords
bump
metal layer
layer
metal film
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3043219A
Other languages
Japanese (ja)
Inventor
Haruo Kato
治夫 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3043219A priority Critical patent/JPH04280434A/en
Publication of JPH04280434A publication Critical patent/JPH04280434A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To suppress a variation in a Pb-Sn ratio of a bump. CONSTITUTION:Before a heat treatment for forming a bump 7, a metal layer 5d made of a Cu-Sn intermetallic compound for suppressing movement of Sn at the time of heat treating is formed between a metal layer 5c made of Cu of a base metal film 5 and a metal layer 6b made of Sn of a metal film 6 for the bump.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、半導体集積回路装置の
製造技術に関し、特に、バンプ電極の形成技術に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technology for manufacturing semiconductor integrated circuit devices, and more particularly to a technology for forming bump electrodes.

【0002】0002

【従来の技術】従来のバンプ電極の形成方法の例を図6
および図7により説明する。
[Prior Art] Figure 6 shows an example of a conventional method of forming bump electrodes.
This will be explained with reference to FIG.

【0003】図6は、バンプ形成前の半導体チップ49
の部分断面図を示している。半導体基板50上に形成さ
れた絶縁膜51の上面には配線52が形成されている。
FIG. 6 shows a semiconductor chip 49 before bump formation.
A partial cross-sectional view is shown. A wiring 52 is formed on the upper surface of an insulating film 51 formed on a semiconductor substrate 50.

【0004】配線52は、例えばアルミニウム(Al)
またはAl合金からなり、それを被覆する絶縁膜53に
穿孔されたスルーホール54を通じて下地金属膜55と
接続されている。
The wiring 52 is made of aluminum (Al), for example.
Alternatively, it is made of an Al alloy and is connected to a base metal film 55 through a through hole 54 bored in an insulating film 53 covering it.

【0005】下地金属膜55は、例えば下層から順にク
ロム(Cr)層55a、Cr−銅(Cu)層55b、C
u層55cおよび金(Au)層55dが積層されて構成
されている。
The base metal film 55 includes, for example, a chromium (Cr) layer 55a, a Cr-copper (Cu) layer 55b, and a Cr-copper (Cu) layer 55b in order from the bottom.
A U layer 55c and a gold (Au) layer 55d are laminated.

【0006】下地金属膜55上には、バンプを形成する
ためのバンプ用金属膜56が形成されている。バンプ用
金属膜56は、例えば下層から順にバンプ用Pb層56
aおよびバンプ用Sn層56bが積層されて構成されて
いる。
A bump metal film 56 for forming bumps is formed on the base metal film 55. The metal film 56 for bumps includes, for example, a Pb layer 56 for bumps in order from the bottom layer.
a and a bump Sn layer 56b are laminated.

【0007】このような半導体基板50に所定温度で熱
処理を施してバンプ用金属膜56を溶融し、図7に示す
ように、例えばPb−5%Snからなるバンプ57を形
成する。
[0007] Such a semiconductor substrate 50 is subjected to heat treatment at a predetermined temperature to melt the bump metal film 56, and as shown in FIG. 7, bumps 57 made of, for example, Pb-5% Sn are formed.

【0008】なお、バンプ電極技術については、例えば
株式会社オーム社、昭和59年11月30日発行、「L
SIハンドブック」P409〜P410に記載がある。
[0008] Regarding the bump electrode technology, for example, Ohmsha Co., Ltd., published November 30, 1980, "L
SI Handbook” P409-P410.

【0009】[0009]

【発明が解決しようとする課題】ところが、上記従来の
バンプ形成技術においては、以下の問題があることを本
発明者は見い出した。
SUMMARY OF THE INVENTION However, the present inventors have discovered that the above-mentioned conventional bump forming technology has the following problems.

【0010】従来の場合、バンプ用金属膜の加熱溶融時
に、バンプ用Sn層のSnが下地金属膜のCu層に移動
してCu層とAu層との間にCu−Snからなる金属間
化合物層を形成する現象が発生する。
In the conventional case, when the metal film for bumps is heated and melted, Sn in the Sn layer for bumps moves to the Cu layer of the underlying metal film, and an intermetallic compound consisting of Cu-Sn is formed between the Cu layer and the Au layer. A phenomenon of layer formation occurs.

【0011】その結果、熱処理によって形成されるバン
プのPb−Sn比が変動し、バンプの再溶融温度や強度
が変動する等の問題があった。
[0011] As a result, the Pb-Sn ratio of the bumps formed by heat treatment fluctuates, causing problems such as fluctuations in the remelting temperature and strength of the bumps.

【0012】本発明は上記課題に着目してなされたもの
であり、その目的は、バンプのPb−Sn比の変動を抑
制することのできる技術を提供することにある。
The present invention has been made in view of the above-mentioned problems, and its object is to provide a technique that can suppress fluctuations in the Pb--Sn ratio of bumps.

【0013】本発明の他の目的は、半導体集積回路装置
の工程管理条件の最適化を図ることのできる技術を提供
することにある。
Another object of the present invention is to provide a technique capable of optimizing process control conditions for semiconductor integrated circuit devices.

【0014】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the specification and the accompanying drawings.

【0015】[0015]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
[Means for Solving the Problems] Among the inventions disclosed in this application, a brief overview of typical inventions will be as follows.
It is as follows.

【0016】すなわち、請求項1記載の発明は、半導体
基板上の絶縁膜に穿孔された接続孔を通じて下層配線の
電極上にCu系金属層を有する下地金属膜を形成し、前
記下地金属膜上にPbおよびSnからなるバンプ用金属
膜を形成した後、前記バンプ用金属膜を加熱溶融してそ
の上にバンプを形成する半導体集積回路装置の製造方法
であって、前記バンプ用金属膜の形成に先だって、前記
Cu系金属層と前記バンプ用金属膜との間に、前記バン
プ用金属膜の加熱溶融時にその中に含まれるSnが前記
Cu系金属層に移動する現象を抑制するための機能層を
予め形成しておく半導体集積回路装置の製造方法とする
ものである。
That is, the invention according to claim 1 forms a base metal film having a Cu-based metal layer on the electrode of the lower wiring through a contact hole drilled in an insulating film on a semiconductor substrate, and A method for manufacturing a semiconductor integrated circuit device, comprising: forming a metal film for bumps made of Pb and Sn, and then heating and melting the metal film for bumps to form bumps thereon; Prior to this, a function is provided between the Cu-based metal layer and the bump metal film to suppress a phenomenon in which Sn contained therein moves to the Cu-based metal layer when the bump metal film is heated and melted. This is a method of manufacturing a semiconductor integrated circuit device in which layers are formed in advance.

【0017】[0017]

【作用】上記した請求項1記載の発明によれば、バンプ
用金属膜の加熱溶融時にその中に含まれるSnが下地金
属膜中のCu系金属層に移動する現象を機能層によって
抑制することができる。
[Operation] According to the above-mentioned invention as set forth in claim 1, the functional layer suppresses the phenomenon in which Sn contained in the bump metal film moves to the Cu-based metal layer in the underlying metal film when the bump metal film is heated and melted. Can be done.

【0018】[0018]

【実施例】図1および図2は本発明の一実施例である半
導体集積回路装置の製造工程中における要部断面図であ
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIGS. 1 and 2 are sectional views of essential parts during the manufacturing process of a semiconductor integrated circuit device according to an embodiment of the present invention.

【0019】図1は、バンプ形成熱処理前の半導体集積
回路装置の断面図を示している。
FIG. 1 shows a cross-sectional view of a semiconductor integrated circuit device before bump forming heat treatment.

【0020】半導体基板1は、例えば単結晶シリコン(
Si)からなり、その上面には絶縁膜2aが堆積されて
いる。
The semiconductor substrate 1 is made of, for example, single crystal silicon (
An insulating film 2a is deposited on its upper surface.

【0021】絶縁膜2aは、例えば二酸化ケイ素(Si
O2 )からなり、その上面には配線(下層配線)3が
形成されている。
The insulating film 2a is made of silicon dioxide (Si), for example.
2), and wiring (lower layer wiring) 3 is formed on its upper surface.

【0022】配線3は、例えばAlまたはAl合金から
なり、それを被覆する絶縁膜2bに穿孔されたスルーホ
ール(接続孔)4を通じて下地金属膜5に電気的に接続
されている。なお、絶縁膜2bも、例えばSiO2 か
らなる。
The wiring 3 is made of Al or Al alloy, for example, and is electrically connected to the underlying metal film 5 through a through hole (connection hole) 4 formed in the insulating film 2b covering it. Note that the insulating film 2b is also made of, for example, SiO2.

【0023】下地金属膜5は、下層から順に金属層5a
〜5eが積層されてなる。
The base metal film 5 includes metal layers 5a in order from the bottom layer.
~5e are laminated.

【0024】金属層5aは、例えばCrからなり、金属
層5bは、例えばCr−Cuからなり、金属層(Cu系
金属層)5cは、例えばCuからなり、金属層5eは、
例えばAuからなる。
The metal layer 5a is made of, for example, Cr, the metal layer 5b is made of, for example, Cr-Cu, the metal layer (Cu-based metal layer) 5c is made of, for example, Cu, and the metal layer 5e is made of, for example,
For example, it is made of Au.

【0025】ところで、本実施例においては、Cuから
なる金属層5cと、Auからなる金属層5eとの間に、
金属層(機能層)5dが形成されている。
By the way, in this embodiment, between the metal layer 5c made of Cu and the metal layer 5e made of Au,
A metal layer (functional layer) 5d is formed.

【0026】金属層5dは、例えばCuおよびSnの金
属間化合物からなり、後述するバンプ形成熱処理時にバ
ンプを構成するためのSnがCuからなる金属層5cに
移動する現象を抑制するための層である。金属層5dの
CuとSnとのモル比は、例えばそれらが安定する3:
1よりもSnの量が若干少なくなるように設定されてお
り、バンプ形成熱処理後に3:1程度となるようになっ
ている。
The metal layer 5d is made of, for example, an intermetallic compound of Cu and Sn, and is a layer for suppressing the movement of Sn for forming the bump into the metal layer 5c made of Cu during the bump formation heat treatment described later. be. The molar ratio of Cu and Sn in the metal layer 5d is, for example, 3: at which they are stable.
The amount of Sn is set to be slightly smaller than that of 1, and the ratio is about 3:1 after the bump forming heat treatment.

【0027】ただし、バンプ形成熱処理後の金属層5d
のCuとSnとのモル比は、3:1に限定されるもので
はなく種々変更可能であり、例えば4:1程度でも良い
However, the metal layer 5d after the bump formation heat treatment
The molar ratio of Cu to Sn is not limited to 3:1 and can be changed in various ways, for example, it may be about 4:1.

【0028】金属層5dにCuを含有させた理由は、例
えば次の二つの理由からである。
The reason why the metal layer 5d contains Cu is, for example, for the following two reasons.

【0029】第一は、CuがSnと反応して金属間化合
物を作り易いこと。第二は、金属層5dにCuを含有さ
せることにより、金属層5dとその下層のCuからなる
金属層5cとの密着性を良好にするためである。
First, Cu easily reacts with Sn to form an intermetallic compound. The second reason is to improve the adhesion between the metal layer 5d and the underlying metal layer 5c made of Cu by including Cu in the metal layer 5d.

【0030】下地金属膜5上には、バンプ用金属膜6が
形成されている。バンプ用金属膜6は、下層から順に金
属層6a,6bが積層されてなる。金属層6aは、例え
ばPbからなり、金属層6bは、例えばSnからなる。
A bump metal film 6 is formed on the base metal film 5. The bump metal film 6 is formed by laminating metal layers 6a and 6b in order from the bottom layer. The metal layer 6a is made of, for example, Pb, and the metal layer 6b is made of, for example, Sn.

【0031】本実施例においては、以上のような半導体
基板1に熱処理を施してバンプ用金属膜6を溶融し、図
2に示すように、例えばPb−Sn−Auからなる半球
状のバンプ7を形成する。この際、本実施例においては
、CuおよびSnからなる金属層5dがバンプ用の金属
層6b(図1参照)におけるSnの金属層5cへの移動
を抑制するように作用する。
In this embodiment, the semiconductor substrate 1 as described above is heat-treated to melt the metal film 6 for bumps, and as shown in FIG. 2, hemispherical bumps 7 made of, for example, Pb-Sn-Au form. At this time, in this embodiment, the metal layer 5d made of Cu and Sn acts to suppress the movement of Sn in the bump metal layer 6b (see FIG. 1) to the metal layer 5c.

【0032】したがって、本実施例によれば、バンプ形
成熱処理時にバンプ用金属層6bのSnが下地金属膜5
の金属層5cに移動する現象を抑制できるので、バンプ
7のPb−Sn比の変動を抑制することが可能となる。
Therefore, according to this embodiment, Sn of the bump metal layer 6b is bonded to the underlying metal film 5 during the bump forming heat treatment.
Since the phenomenon of migration to the metal layer 5c can be suppressed, it is possible to suppress fluctuations in the Pb-Sn ratio of the bumps 7.

【0033】このため、バンプ7のPb−Sn比の変動
に起因するバンプ7の再溶融温度や強度の変動等を抑制
でき、バンプ7の再溶融温度範囲の最適化等、半導体集
積回路装置の製造工程中の工程管理条件の最適化を図る
ことが可能となる。
Therefore, fluctuations in the remelting temperature and strength of the bumps 7 caused by fluctuations in the Pb-Sn ratio of the bumps 7 can be suppressed, and improvements in semiconductor integrated circuit devices such as optimization of the remelting temperature range of the bumps 7 can be achieved. It becomes possible to optimize process control conditions during the manufacturing process.

【0034】これらの結果、半導体集積回路装置の歩留
りおよび信頼性を大幅に向上させることが可能となる。
As a result, it is possible to significantly improve the yield and reliability of semiconductor integrated circuit devices.

【0035】次に、本発明の他の実施例を説明する。Next, another embodiment of the present invention will be described.

【0036】図3は本発明の他の実施例である半導体集
積回路装置の製造工程中における要部断面図である。
FIG. 3 is a sectional view of a main part during the manufacturing process of a semiconductor integrated circuit device according to another embodiment of the present invention.

【0037】本実施例においては、図1の機能層である
金属層5dが、例えば単体のSnのみから構成されてい
る。金属層5dのSnの量は、金属層5cのCuと金属
間化合物を生成する量で、かつ、バンプに溶け込まない
量である。バンプ形成熱処理工程前におけるそれ以外の
構造は、前記実施例と同一である。
In this embodiment, the metal layer 5d, which is the functional layer in FIG. 1, is composed of, for example, only a single element of Sn. The amount of Sn in the metal layer 5d is such that it forms an intermetallic compound with Cu in the metal layer 5c, and is such that it does not dissolve into the bumps. The other structure before the bump forming heat treatment step is the same as that of the previous embodiment.

【0038】このような半導体基板1に熱処理を施して
バンプ用金属6を溶融して、図3に示すように、バンプ
7を形成する。
The semiconductor substrate 1 is subjected to heat treatment to melt the bump metal 6 and form bumps 7 as shown in FIG. 3.

【0039】この際、本実施例においては、機能層であ
る金属層5dのSnがCuからなる金属層5cに移動し
て、それらの金属層5c,5dの間にCuおよびSnの
金属間化合物からなる金属層5fを形成する。このため
、バンプ形成熱処理に際してバンプ7を形成するための
金属層6b(図1参照)のSnが金属層5cに移動する
現象を抑制することができる。
At this time, in this embodiment, Sn in the metal layer 5d, which is a functional layer, moves to the metal layer 5c made of Cu, and an intermetallic compound of Cu and Sn is formed between the metal layers 5c and 5d. A metal layer 5f consisting of the following is formed. Therefore, it is possible to suppress the phenomenon in which Sn in the metal layer 6b (see FIG. 1) for forming the bump 7 moves to the metal layer 5c during the bump formation heat treatment.

【0040】なお、バンプ形成の熱処理に際し、図1に
示した金属層5dのSnは、金属層5eに多少移動して
金属層5eのAuと反応し、図3に示すように、金属層
5d上にAu−Snからなる金属層5gを形成する。
In addition, during the heat treatment for forming the bump, Sn in the metal layer 5d shown in FIG. 1 moves to a certain extent to the metal layer 5e and reacts with Au in the metal layer 5e. A metal layer 5g made of Au-Sn is formed thereon.

【0041】以上、本実施例においてもバンプ形成熱処
理に際してバンプ7を形成するためのSnが金属層5c
に移動する現象を抑制することができるので、前記実施
例と同様の効果を得ることが可能となる。
As described above, in this embodiment as well, Sn for forming the bumps 7 is used in the metal layer 5c during the bump forming heat treatment.
Since the phenomenon of movement can be suppressed, it is possible to obtain the same effect as in the embodiment described above.

【0042】次に、本発明の他の実施例を説明する。Next, another embodiment of the present invention will be described.

【0043】図4および図5は本発明の他の実施例であ
る半導体集積回路装置の製造工程中における要部断面図
である。
FIGS. 4 and 5 are sectional views of essential parts during the manufacturing process of a semiconductor integrated circuit device according to another embodiment of the present invention.

【0044】図4は、バンプ形成前の半導体集積回路装
置の要部断面図を示している。図4に示すように、本実
施例においては、下地金属膜5とバンプ用金属膜6との
間に、下層から順にPbからなる金属層8aおよびSn
からなる金属層(機能層)8bが形成されている。
FIG. 4 shows a sectional view of a main part of a semiconductor integrated circuit device before bump formation. As shown in FIG. 4, in this embodiment, between the base metal film 5 and the bump metal film 6, a metal layer 8a made of Pb and a metal layer 8a made of Sn
A metal layer (functional layer) 8b is formed.

【0045】ただし、金属層8bのSnの量は、バンプ
形成熱処理時に金属層5cに移動するSnの量を見越し
た値に設定されている。
However, the amount of Sn in the metal layer 8b is set to a value that takes into consideration the amount of Sn that will migrate to the metal layer 5c during the bump forming heat treatment.

【0046】このような半導体基板1に熱処理を施して
バンプ用金属6を加熱溶融して、図5に示すように、バ
ンプ7を形成する。
The semiconductor substrate 1 is subjected to a heat treatment to heat and melt the bump metal 6, thereby forming bumps 7 as shown in FIG.

【0047】この際、本実施例においては、機能層であ
る金属層8bのSnがCuからなる金属層5cに移動し
て、金属層5c上にCu−Snからなる金属層5fを形
成する。このため、バンプ形成熱処理に際してバンプ7
を形成する金属層6b(図4参照)のSnが金属層5c
への移動する現象を抑制することができる。
At this time, in this embodiment, Sn in the metal layer 8b, which is a functional layer, moves to the metal layer 5c made of Cu, and a metal layer 5f made of Cu--Sn is formed on the metal layer 5c. Therefore, during the bump formation heat treatment, the bump 7
Sn of the metal layer 6b (see FIG. 4) forming the metal layer 5c
It is possible to suppress the phenomenon of movement to.

【0048】したがって、本実施例においても前記各実
施例と同様の効果を得ることが可能となる。
Therefore, in this embodiment as well, it is possible to obtain the same effects as in each of the embodiments described above.

【0049】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
[0049] Above, the invention made by the present inventor has been specifically explained based on examples, but the present invention is not limited to the above-mentioned examples, and can be modified in various ways without departing from the gist thereof. Needless to say.

【0050】例えば前記図3によって説明した実施例に
おいては、SnとCuとの金属間化合物からなる金属層
をバンプ形成熱処理の際に形成する場合について説明し
たが、これに限定されるものではなく、例えばSnから
なる機能層を有する下地金属膜を形成した後、所定温度
で熱処理を施して下地金属膜にCuおよびSnの金属間
化合物からなる金属層を形成しておき、その後でバンプ
用金属膜を形成するようにしても良い。
For example, in the embodiment described with reference to FIG. 3, a case has been described in which a metal layer made of an intermetallic compound of Sn and Cu is formed during the bump formation heat treatment, but the invention is not limited to this. For example, after forming a base metal film having a functional layer made of Sn, heat treatment is performed at a predetermined temperature to form a metal layer made of an intermetallic compound of Cu and Sn on the base metal film. A film may also be formed.

【0051】また、前記実施例においてはバンプ形成に
本発明を適用した場合について説明したが、これに限定
されるものではなく、例えばバンプを介してパッケージ
基板上に実装された半導体チップをキャップで封止した
チップキャリヤ形の半導体集積回路装置における封止部
および半導体チップ裏面とキャップの内壁面とを接合す
る部分等に本発明を適用しても良い。
Further, in the above embodiments, the case where the present invention is applied to bump formation has been described, but the present invention is not limited to this. For example, a semiconductor chip mounted on a package substrate via bumps may be attached to a cap. The present invention may be applied to the sealing portion of a sealed chip carrier type semiconductor integrated circuit device, and the portion where the back surface of the semiconductor chip and the inner wall surface of the cap are joined.

【0052】[0052]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
[Effects of the Invention] Among the inventions disclosed in this application, the effects obtained by the typical inventions are briefly explained as follows.
It is as follows.

【0053】すなわち、請求項1記載の発明によれば、
バンプ用金属膜の加熱溶融時にバンプ用金属中のSnが
下地金属膜中のCu系金属層に移動する現象を抑制でき
るので、熱処理によって形成されるバンプのPb−Sn
比の変動を抑制することが可能となる。
That is, according to the invention described in claim 1,
Since it is possible to suppress the phenomenon in which Sn in the bump metal moves to the Cu-based metal layer in the base metal film when the bump metal film is heated and melted, the Pb-Sn of the bump formed by heat treatment can be suppressed.
It becomes possible to suppress fluctuations in the ratio.

【0054】このため、バンプのPb−Sn比の変動に
起因するバンプの再溶融温度や強度の変動等を抑制する
ことができるので、バンプ再溶融時の温度範囲の最適化
等、半導体集積回路装置の製造工程中における工程管理
条件の最適化を図ることが可能となる。
Therefore, it is possible to suppress variations in the remelting temperature and strength of the bump due to variations in the Pb-Sn ratio of the bump, so that it is possible to optimize the temperature range during bump remelting, etc. It becomes possible to optimize process control conditions during the manufacturing process of the device.

【0055】これらの結果、半導体集積回路装置の歩留
りおよび信頼性を大幅に向上させることが可能となる。
As a result, it is possible to significantly improve the yield and reliability of semiconductor integrated circuit devices.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の一実施例である半導体集積回路装置の
製造工程中における要部断面図である。
FIG. 1 is a sectional view of a main part of a semiconductor integrated circuit device according to an embodiment of the present invention during a manufacturing process.

【図2】図1に続く半導体集積回路装置の製造工程中に
おける要部断面図である。
FIG. 2 is a cross-sectional view of a main part of the semiconductor integrated circuit device during the manufacturing process following FIG. 1;

【図3】本発明の他の実施例である半導体集積回路装置
の製造工程中における要部断面図である。
FIG. 3 is a sectional view of a main part during the manufacturing process of a semiconductor integrated circuit device according to another embodiment of the present invention.

【図4】本発明の他の実施例である半導体集積回路装置
の製造工程中における要部断面図である。
FIG. 4 is a sectional view of a main part during the manufacturing process of a semiconductor integrated circuit device according to another embodiment of the present invention.

【図5】図4に続く半導体集積回路装置の製造工程中に
おける要部断面図である。
FIG. 5 is a cross-sectional view of a main part during the manufacturing process of the semiconductor integrated circuit device following FIG. 4;

【図6】従来の半導体集積回路装置のバンプ形成工程中
における部分断面図である。
FIG. 6 is a partial cross-sectional view of a conventional semiconductor integrated circuit device during a bump forming process.

【図7】図6に続く従来の半導体集積回路装置のバンプ
形成工程中における部分断面図である。
FIG. 7 is a partial cross-sectional view of the conventional semiconductor integrated circuit device during the bump formation process following FIG. 6;

【符号の説明】[Explanation of symbols]

1  半導体基板 2a  絶縁膜 2b  絶縁膜 3  配線(下層配線) 4  スルーホール(接続孔) 5  下地金属膜 5a  金属層 5b  金属層 5c  金属層(Cu系金属層) 5d  金属層(機能層) 5e  金属層 5f  金属層 5g  金属層 6  バンプ用金属膜 6a  金属層(鉛) 6b  金属層(錫) 7  バンプ 8a  金属層 8b  金属層(機能層) 49  半導体チップ 50  半導体基板 51  絶縁膜 52  配線 53  絶縁膜 54  スルーホール 55  下地金属膜 55a  Cr層 55b  Cr−Cu層 55c  Cu層 55d  Au層 56  バンプ用金属膜 56a  バンプ用Pb層 56b  バンプ用Sn層 57  バンプ 1 Semiconductor substrate 2a Insulating film 2b Insulating film 3 Wiring (lower layer wiring) 4 Through hole (connection hole) 5 Base metal film 5a Metal layer 5b Metal layer 5c Metal layer (Cu-based metal layer) 5d Metal layer (functional layer) 5e Metal layer 5f Metal layer 5g metal layer 6 Metal film for bumps 6a Metal layer (lead) 6b Metal layer (tin) 7 Bump 8a Metal layer 8b Metal layer (functional layer) 49 Semiconductor chip 50 Semiconductor substrate 51 Insulating film 52 Wiring 53 Insulating film 54 Through hole 55 Base metal film 55a Cr layer 55b Cr-Cu layer 55c Cu layer 55d Au layer 56 Metal film for bumps 56a Pb layer for bumps 56b Sn layer for bump 57 Bump

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】  半導体基板上の絶縁膜に穿孔された接
続孔を通じて下層配線の電極上に銅系金属層を有する下
地金属膜を形成し、前記下地金属膜上に鉛および錫から
なるバンプ用金属膜を形成した後、前記バンプ用金属膜
を加熱溶融して下地金属膜上にバンプを形成する半導体
集積回路装置の製造方法であって、前記バンプ用金属膜
の形成に先だって、前記銅系金属層と前記バンプ用金属
膜との間に、前記バンプ用金属の加熱溶融時に前記バン
プ用金属膜中の錫が前記銅系金属層に移動する現象を抑
制するための機能層を予め形成しておくことを特徴とす
る半導体集積回路装置の製造方法。
1. A base metal film having a copper-based metal layer is formed on the electrode of the lower wiring through a connection hole drilled in an insulating film on a semiconductor substrate, and a bump made of lead and tin is formed on the base metal film. A method for manufacturing a semiconductor integrated circuit device, in which a bump is formed on a base metal film by heating and melting the metal film for bumps after forming a metal film, the method comprising: forming a bump on a base metal film; A functional layer is formed in advance between the metal layer and the bump metal film for suppressing a phenomenon in which tin in the bump metal film moves to the copper-based metal layer when the bump metal is heated and melted. 1. A method of manufacturing a semiconductor integrated circuit device, comprising:
【請求項2】  前記機能層が錫を含む金属層であるこ
とを特徴とする請求項1記載の半導体集積回路装置の製
造方法。
2. The method of manufacturing a semiconductor integrated circuit device according to claim 1, wherein the functional layer is a metal layer containing tin.
【請求項3】  請求項2記載の金属層が単体の錫また
は銅−錫からなることを特徴とする半導体集積回路装置
の製造方法。
3. A method for manufacturing a semiconductor integrated circuit device, wherein the metal layer according to claim 2 is made of simple tin or copper-tin.
JP3043219A 1991-03-08 1991-03-08 Manufacture of semiconductor integrated circuit device Pending JPH04280434A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3043219A JPH04280434A (en) 1991-03-08 1991-03-08 Manufacture of semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3043219A JPH04280434A (en) 1991-03-08 1991-03-08 Manufacture of semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPH04280434A true JPH04280434A (en) 1992-10-06

Family

ID=12657804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3043219A Pending JPH04280434A (en) 1991-03-08 1991-03-08 Manufacture of semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPH04280434A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426176B1 (en) * 1999-01-06 2002-07-30 Intel Corporation Method of forming a protective conductive structure on an integrated circuit package interconnection
US6486553B1 (en) 1999-03-09 2002-11-26 Nec Corporation Semiconductor device with increased connection strength between solder balls and wiring layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426176B1 (en) * 1999-01-06 2002-07-30 Intel Corporation Method of forming a protective conductive structure on an integrated circuit package interconnection
US6486553B1 (en) 1999-03-09 2002-11-26 Nec Corporation Semiconductor device with increased connection strength between solder balls and wiring layer

Similar Documents

Publication Publication Date Title
JP4334647B2 (en) Method for forming conductive bumps on a semiconductor device
US6184573B1 (en) Chip packaging
KR900013625A (en) Bump Structure for Reflow Bonding of IC Devices
JP2001196409A (en) Semiconductor device
JPH08264697A (en) Semiconductor lead frame structure and its preparation
JPH04326534A (en) Chip bonding method of semiconductor device
US5272376A (en) Electrode structure for a semiconductor device
US5249732A (en) Method of bonding semiconductor chips to a substrate
JP2979086B2 (en) Metal laminate and thermo-compression electronic power chip structure using it
EP0090566B1 (en) Semiconductor device package
US20030099767A1 (en) Bumping process for chip scale packaging
JP4011214B2 (en) Semiconductor device and joining method using solder
JPH04280434A (en) Manufacture of semiconductor integrated circuit device
JP2001060760A (en) Circuit electrode and formation process thereof
JP3167813B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JP3002034B2 (en) Semiconductor integrated circuit device
CA1244147A (en) Die bonding process
JPH11126776A (en) Bonding pad of semiconductor and method of manufacturing the same
JPH06291239A (en) Manufacture of semiconductor device
JP2848373B2 (en) Semiconductor device
JPH0845938A (en) Semiconductor device and its manufacture
JP4104506B2 (en) Manufacturing method of semiconductor device
JPH04236469A (en) Method of forming solder bump for mounting superconducting integrated-circuit
JPH05326615A (en) Semiconductor device
JP2987905B2 (en) Semiconductor device