JPH04278470A - Disconnection detection circuit of pulse generator - Google Patents

Disconnection detection circuit of pulse generator

Info

Publication number
JPH04278470A
JPH04278470A JP3040341A JP4034191A JPH04278470A JP H04278470 A JPH04278470 A JP H04278470A JP 3040341 A JP3040341 A JP 3040341A JP 4034191 A JP4034191 A JP 4034191A JP H04278470 A JPH04278470 A JP H04278470A
Authority
JP
Japan
Prior art keywords
pulse
output
signal
terminal
pulse generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3040341A
Other languages
Japanese (ja)
Other versions
JP2903736B2 (en
Inventor
Koji Nakai
康二 仲井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP3040341A priority Critical patent/JP2903736B2/en
Publication of JPH04278470A publication Critical patent/JPH04278470A/en
Application granted granted Critical
Publication of JP2903736B2 publication Critical patent/JP2903736B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronous Machinery (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

PURPOSE:To prevent the control of a rotary body from becoming impossible by rapidly and certainly detecting the disconnection of the output circuit of the pulse generator connected to the rotary body in order to detect the rotational speed and rotary direction of the rotary body. CONSTITUTION:The A-pulse and B-pulse from a pulse generator are respectively inputted to the incremental and decremental terminals of an incremental and decremental counter 11 and, at the time of the disconnection of a B-pulse circuit, the A-pulse is incrementally counted and, at the time of the disconnection of an A-pulse circuit, the B-pulse is decrementally counted. A signal reversal element 12 reversing the logic of the uppermost figure output signal of the incremental and decremental counter and an AND element 13 receiving the output of the signal reversal element and the output of the residual figure of the incremental and decremental counter are provided to the next stage of the incremental and decremental counter and, when the counted number of pulses of the incremental and decremental counter reaches a predetermined value, a disconnection alarm is outputted.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、回転体に結合してこ
の回転体の回転速度と回転方向とを検出するために2組
のパルス信号を出力するパルスジェネレータの断線を検
出する回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for detecting a disconnection in a pulse generator connected to a rotating body and outputting two sets of pulse signals for detecting the rotational speed and direction of the rotating body.

【0002】0002

【従来の技術】図6は回転体に結合したパルスジェネレ
ータにより、この回転体の回転速度と回転方向を検出す
る従来例を示したブロック図である。回転体として例え
ば電動機の回転速度や回転方向を検出するためにパルス
ジェネレータを結合するが、このパルスジェネレータは
その1回転毎に所定パルス数のAパルスと、このAパル
スとは所定の位相差(90度の位相差とするのが一般的
である)を有するBパルスとからなる2組のパルス信号
を出力する。図6に示す従来例回路では、カウンタ3と
Dフリップフロップ7とを備え、Aパルス入力端子2か
ら入力するAパルスをカウンタ3で計数することにより
電動機の回転速度を検出し、この速度検出値を速度信号
出力端子4から取り出す。またAパルス入力端子2から
のAパルスをDフリップフロップ7のD端子に、またB
パルス入力端子6からのBパルスをDフリップフロップ
7のC端子にクロック信号として入力すると、このDフ
リップフロップ7のQ端子から回転方向信号出力端子8
を介して当該電動機の回転方向信号を取り出すことが出
来る。
2. Description of the Related Art FIG. 6 is a block diagram showing a conventional example in which the rotational speed and direction of a rotating body are detected by a pulse generator coupled to the rotating body. For example, a pulse generator is coupled to detect the rotation speed and rotation direction of an electric motor as a rotating body, and this pulse generator generates a predetermined number of A pulses for each rotation, and a predetermined phase difference ( It outputs two sets of pulse signals consisting of a B pulse and a B pulse having a phase difference of 90 degrees (generally). The conventional example circuit shown in FIG. 6 includes a counter 3 and a D flip-flop 7, and detects the rotational speed of the motor by counting the A pulse input from the A pulse input terminal 2 with the counter 3, and detects the rotation speed of the motor. is taken out from the speed signal output terminal 4. In addition, the A pulse from the A pulse input terminal 2 is input to the D terminal of the D flip-flop 7, and
When the B pulse from the pulse input terminal 6 is input as a clock signal to the C terminal of the D flip-flop 7, the rotation direction signal output terminal 8 is output from the Q terminal of the D flip-flop 7.
The rotational direction signal of the electric motor can be extracted through the .

【0003】図7は図6に示す従来例回路で電動機が正
転運転中であることの検出動作を示したタイムチャート
であって、■はAパルス、■はBパルス、■はDフリッ
プフロップ7のQ端子からの出力信号をそれぞれがあら
わしている。Dフリップフロップ7は、クロック信号即
ちBパルスが立ち下がる時点に、D端子に入力している
Aパルスの論理L信号をそのままQ端子から出力させる
ので、この図7に示すように正転運転中はQ端子からの
出力は常に論理L信号である。
FIG. 7 is a time chart showing the operation of detecting that the motor is operating in the normal rotation in the conventional circuit shown in FIG. 6, in which ■ indicates the A pulse, ■ indicates the B pulse, and ■ indicates the D flip-flop. Each represents the output signal from the Q terminal of No.7. Since the D flip-flop 7 outputs the logic L signal of the A pulse input to the D terminal as it is from the Q terminal at the time when the clock signal, that is, the B pulse falls, it is in normal rotation as shown in FIG. The output from the Q terminal is always a logic L signal.

【0004】図8は図6に示す従来例回路で電動機が逆
転運転中であることの検出動作を示したタイムチャート
であって、■はAパルス、■はBパルス、■はDフリッ
プフロップ7のQ端子からの出力信号をそれぞれがあら
わしているのは、前述の図7の場合と同じである。前述
した電動機正転運転時は、BパルスはAパルスから90
度位相遅れであるが(図7参照)、逆転運転時はBパル
スはAパルスよりも90度位相が進んでいる。それ故B
パルスの立ち下がり時点ではAパルスは論理H信号であ
ることから、Dフリップフロップ7のQ端子からは常に
論理H信号を出力することになる。
FIG. 8 is a time chart showing the operation of detecting that the motor is running in reverse in the conventional circuit shown in FIG. Each represents the output signal from the Q terminal of , as in the case of FIG. 7 described above. When the motor is running in the forward direction as described above, the B pulse is 90° from the A pulse.
However, during reverse operation, the B pulse is 90 degrees ahead of the A pulse in phase (see FIG. 7). Therefore B
Since the A pulse is a logic H signal at the falling edge of the pulse, the Q terminal of the D flip-flop 7 always outputs a logic H signal.

【0005】[0005]

【発明が解決しようとする課題】前述のように、パルス
ジェネレータが出力するAパルスとBパルスとをDフリ
ップフロップ7に与えた時に、このDフリップフロップ
7が出力する論理信号で電動機の回転方向を判別するこ
とが出来る。ここでパルスジェネレータのAパルス回路
が断線すれば、カウンタ3から出力する回転速度信号の
値が急変するので、この速度変化の程度が異常に大であ
ることを検出すれば、当該Aパルス回路の断線を検出す
ることは容易である。しかしながら、Bパルス回路が断
線した場合は、電動機回転方向が不変であるにもかかわ
らず回転方向判別の論理信号のみが変化すれば制御が混
乱する不具合を生じるし、Bパルスが断線しても回転方
向判別の論理信号が変化しなければこの断線は検出でき
ず、電動機の回転方向を切り換えた時に異常を生じてし
まう不都合がある。
[Problems to be Solved by the Invention] As mentioned above, when the A pulse and B pulse output from the pulse generator are applied to the D flip-flop 7, the logical signal output from the D flip-flop 7 determines the direction of rotation of the motor. can be determined. If the A-pulse circuit of the pulse generator is disconnected, the value of the rotational speed signal output from the counter 3 will suddenly change, so if it is detected that the degree of this speed change is abnormally large, the A-pulse circuit Detecting a wire break is easy. However, if the B pulse circuit is disconnected, the control will be confused if only the logic signal for determining the rotation direction changes even though the motor rotation direction remains unchanged, and even if the B pulse circuit is disconnected, the motor will not rotate. This disconnection cannot be detected unless the logic signal for determining the direction changes, which causes an inconvenience that an abnormality occurs when the rotational direction of the motor is switched.

【0006】そこでこの発明の目的は、回転速度と回転
方向を検出するべく回転体に結合しているパルスジェネ
レータの出力回路が断線した場合は、この断線を素早く
且つ確実に検出することで、断線による異常の発生を未
然に防止することにある。
Therefore, an object of the present invention is to quickly and reliably detect the disconnection when the output circuit of the pulse generator connected to the rotating body for detecting the rotational speed and direction is disconnected. The aim is to prevent abnormalities from occurring due to

【0007】[0007]

【課題を解決するための手段】上記の目的を達成するた
めにこの発明の断線検出回路は、1回転毎に所定数のA
パルスと、このAパルスとは所定の位相差を有するBパ
ルスとを出力するパルスジェネレータを回転体に結合し
て、この回転体の回転速度と回転方向とを検出するパル
スジェネレータにおいて、前記パルスジェネレータが出
力するAパルスをアップダウンカウンタのアップカウン
ト端子に入力すると共にBパルスをダウンカウント端子
に入力し、このアップダウンカウンタの最上位桁の信号
の出力端子にこの出力信号を反転させる信号反転素子を
接続し、前記アップダウンカウンタの最上位桁を除く残
余の桁の出力信号と前記信号反転素子の出力信号とを論
理積素子に入力し、この論理積素子が出力する論理信号
の反転から前記パルスジェネレータの断線を検出し、ま
たは前記論理積素子の出力信号を入力するフリップフロ
ップを備え、このフリップフロップが出力する論理信号
の反転から前記パルスジェネレータの断線を検出して警
報を発するものとする。
[Means for Solving the Problems] In order to achieve the above object, the disconnection detection circuit of the present invention is configured to detect a predetermined number of A per rotation.
A pulse generator that outputs a pulse and a B pulse having a predetermined phase difference from the A pulse is coupled to a rotating body to detect the rotational speed and direction of the rotating body, wherein the pulse generator A signal inversion element that inputs the A pulse outputted by the up-down counter to the up-count terminal, inputs the B pulse to the down-count terminal, and inverts this output signal to the output terminal of the most significant digit of the up-down counter. and input the output signals of the remaining digits of the up-down counter except for the most significant digit and the output signal of the signal inverting element to an AND element, and from the inversion of the logic signal output by this AND element, the A flip-flop is provided that detects a break in the pulse generator or inputs the output signal of the AND element, and detects a break in the pulse generator from the inversion of the logic signal output by the flip-flop and issues an alarm. .

【0008】[0008]

【作用】この発明は、パルスジェネレータが出力するA
パルスをアップダウンカウンタのアップカウント端子に
入力すると共に、Bパルスをこのアップダウンカウンタ
のダウンカウント端子に入力することにより、両パルス
回路が正常であればこのアップダウンカウンタは常に零
を計数するが、Bパルス回路が断線の時はAパルスをア
ップカウントし、これとは逆にAパルス回路が断線の時
はBパルスをダウンカウントする。このアップダウンカ
ウンタの次段に、当該アップダウンカウンタの最上位桁
出力信号を反転させる信号反転素子及びこの信号反転素
子の出力信号と前記アップダウンカウンタの残余の桁の
出力信号とを入力する論理積素子とを設けることで、ア
ップカウントしたAパルスの数又はダウンカウントした
Bパルスの数が所定数に達した時に断線警報を出力させ
るものである。
[Operation] This invention provides the A
By inputting the pulse to the up-count terminal of the up-down counter and the B pulse to the down-count terminal of this up-down counter, if both pulse circuits are normal, this up-down counter will always count zero. , when the B pulse circuit is disconnected, the A pulse is counted up, and conversely, when the A pulse circuit is disconnected, the B pulse is counted down. At the next stage of this up-down counter, there is a signal inverting element that inverts the most significant digit output signal of the up-down counter, and logic that inputs the output signal of this signal inverting element and the output signal of the remaining digits of the up-down counter. By providing a product element, a disconnection alarm is output when the number of up-counted A pulses or the number of down-counted B pulses reaches a predetermined number.

【0009】[0009]

【実施例】図1は本発明の第1実施例を示したブロック
図であるが、この第1実施例回路に図示のAパルス入力
端子2、カウンタ3、速度信号出力端子4、Bパルス入
力端子6、Dフリップフロップ7及び回転方向信号出力
端子8の名称・用途・機能は図6で既述の従来例回路で
使用のものと同じであるから、これらの説明は省略する
[Embodiment] FIG. 1 is a block diagram showing a first embodiment of the present invention. The circuit of this first embodiment includes an A pulse input terminal 2, a counter 3, a speed signal output terminal 4, and a B pulse input terminal. The names, uses, and functions of the terminal 6, the D flip-flop 7, and the rotational direction signal output terminal 8 are the same as those used in the conventional circuit described in FIG. 6, so a description thereof will be omitted.

【0010】この第1実施例回路では4桁の信号を出力
するアップダウンカウンタ11のアップカウント端子に
Aパルスを、又ダウンカウント端子にはBパルスを入力
し、このアップダウンカウンタ11の最上位桁信号を出
力するQD 端子には、この信号の論理を反転させる信
号反転素子12を接続する。更に当該アップダウンカウ
ンタ11の残余の信号出力端子QC 、QB、QA (
QA が最下位桁信号を出力する端子)からの信号と、
前記信号反転素子12の出力信号とを論理積素子13に
入力させる。このような回路構成にすることにより、A
パルス回路又はBパルス回路のいずれかが断線するとア
ップダウンカウンタ11はダウンカウント又はアップカ
ウントによりパルス数の計数値が所定数に達すると、論
理積素子13が出力する論理信号が反転するので、この
信号反転を警報信号出力端子14を介して取り出し、断
線警報を発する。尚、カウンタクリヤ信号入力端子15
はアップダウンカウンタ11をクリヤする場合の信号を
入力させるための端子である。
In this first embodiment circuit, an A pulse is input to the up count terminal of an up/down counter 11 which outputs a 4-digit signal, and a B pulse is input to the down count terminal. A signal inversion element 12 for inverting the logic of this signal is connected to the QD terminal that outputs the digit signal. Furthermore, the remaining signal output terminals QC, QB, QA (
The signal from the terminal from which QA outputs the least significant digit signal,
The output signal of the signal inverting element 12 is input to the AND element 13. By having such a circuit configuration, A
When either the pulse circuit or the B-pulse circuit is disconnected, the up/down counter 11 counts down or counts up, and when the pulse count reaches a predetermined value, the logical signal output from the AND element 13 is inverted. The signal reversal is taken out via the alarm signal output terminal 14 and a disconnection alarm is issued. In addition, the counter clear signal input terminal 15
is a terminal for inputting a signal for clearing the up/down counter 11.

【0011】図2はパルスジェネレータが断線していな
い時の図1に示す第1実施例回路の動作を示したタイム
チャートであって、■はAパルス、■はBパルス、■は
アップダウンカウンタ11のQA 端子(最下位桁端子
)の出力、■はQB 端子の出力、■はQC 端子の出
力、■はQD 端子(最上位桁端子)の出力をそれぞれ
があらわしている。この図2で明らかなように、Aパル
スでアップカウントした直後にBパルスでダウンカウン
トするので、アップダウンカウンタ11のパルス計数値
は増加せず、従って当然断線警報は出力しない。
FIG. 2 is a time chart showing the operation of the first embodiment circuit shown in FIG. 1 when the pulse generator is not disconnected, where ■ indicates the A pulse, ■ indicates the B pulse, and ■ indicates the up/down counter. 11, the output from the QA terminal (the least significant digit terminal), ■ the output from the QB terminal, ■ the output from the QC terminal, and ■ the output from the QD terminal (the most significant digit terminal), respectively. As is clear from FIG. 2, since the B pulse counts down immediately after the A pulse counts up, the pulse count value of the up/down counter 11 does not increase, and therefore, naturally, a disconnection alarm is not output.

【0012】図3はBパルス回路が断線した時に図1に
示す第1実施例回路の動作を示したタイムチャートであ
って、■はAパルス、■はBパルス、■はアップダウン
カウンタ11のQA 端子(最下位桁端子)の出力、■
はQB 端子の出力、■はQC 端子の出力、■はQD
 端子(最上位桁端子)の出力、■は論理積素子13の
出力をそれぞれがあらわしている。Bパルス回路が断線
していると、Aパルスによりアップダウンカウンタ11
はアップカウントを続け、T1 時点で論理積素子13
の入力信号がすべて論理H信号になるため、この論理積
素子13の出力信号が論理L信号から論理H信号に切り
換わって、パルスジェネレータが断線したことを検出す
る。尚論理積素子13の出力信号はT2 時点で再び論
理L信号に戻る。
FIG. 3 is a time chart showing the operation of the first embodiment circuit shown in FIG. 1 when the B pulse circuit is disconnected, where ■ indicates the A pulse, ■ indicates the B pulse, and ■ indicates the up/down counter 11. Output of QA terminal (least significant digit terminal), ■
is the output of the QB terminal, ■ is the output of the QC terminal, ■ is the QD
The output of the terminal (the most significant digit terminal) and ■ represent the output of the AND element 13, respectively. If the B pulse circuit is disconnected, the A pulse will cause the up/down counter 11 to
continues to count up, and at time T1, AND element 13
Since all of the input signals become logic H signals, the output signal of this AND element 13 switches from a logic L signal to a logic H signal, and it is detected that the pulse generator is disconnected. Note that the output signal of the AND element 13 returns to the logic L signal again at time T2.

【0013】図4はAパルス回路が断線した時に図1に
示す第1実施例回路の動作を示したタイムチャートであ
って、■はAパルス、■はBパルス、■はアップダウン
カウンタ11のQA 端子(最下位桁端子)の出力、■
はQB 端子の出力、■はQC 端子の出力、■はQD
 端子(最上位桁端子)の出力、■は論理積素子13の
出力をそれぞれがあらわしている。Aパルス回路が断線
していると、Bパルスによりアップダウンカウンタ11
はダウンカウントを続け、T3 時点で論理積素子13
の入力信号がすべて論理H信号になるため、この論理積
素子13の出力信号が論理L信号から論理H信号に切り
換わって、パルスジェネレータが断線したことを検出す
る。尚論理積素子13の出力信号はT4 時点で再び論
理L信号に戻る。
FIG. 4 is a time chart showing the operation of the first embodiment circuit shown in FIG. 1 when the A pulse circuit is disconnected, where ■ indicates the A pulse, ■ indicates the B pulse, and ■ indicates the operation of the up/down counter 11. Output of QA terminal (least significant digit terminal),■
is the output of the QB terminal, ■ is the output of the QC terminal, ■ is the QD
The output of the terminal (the most significant digit terminal) and ■ represent the output of the AND element 13, respectively. If the A pulse circuit is disconnected, the up/down counter 11 is activated by the B pulse.
continues to count down, and at the time of T3, AND element 13
Since all of the input signals become logic H signals, the output signal of this AND element 13 switches from a logic L signal to a logic H signal, and it is detected that the pulse generator is disconnected. Note that the output signal of the AND element 13 returns to the logic L signal again at time T4.

【0014】図5は本発明の第2実施例を示したブロッ
ク図であるが、この第2実施例回路に図示のAパルス入
力端子2、カウンタ3、速度信号出力端子4、Bパルス
入力端子6、Dフリップフロップ7及び回転方向信号出
力端子8の名称・用途・機能は、図6で既述の従来例回
路で使用のものと同じであり、アップダウンカウンタ1
1、信号反転素子12、論理積素子13、警報信号出力
端子14及びカウンタクリヤ信号入力端子15の名称・
用途・機能は図1で既述の第1実施例回路で使用のもの
と同じであるから、これらの説明は省略する。
FIG. 5 is a block diagram showing a second embodiment of the present invention, and the circuit of this second embodiment has an A pulse input terminal 2, a counter 3, a speed signal output terminal 4, and a B pulse input terminal. 6. The names, uses, and functions of the D flip-flop 7 and the rotational direction signal output terminal 8 are the same as those used in the conventional example circuit already described in FIG.
1. Names of signal inversion element 12, AND element 13, alarm signal output terminal 14, and counter clear signal input terminal 15.
Since the purpose and function are the same as those used in the first embodiment circuit already described in FIG. 1, a description thereof will be omitted.

【0015】この第2実施例回路は、図1で既述の第1
実施例回路における論理積素子13の出力信号を、SR
フリップフロップ21を介して取り出すように回路を構
成している。前述の第1実施例回路では、論理積素子1
3が出力する断線警報の出力期間はT1 時点からT2
 時点まで(図3参照)、或いはT3 時点からT4 
時点まで(図4参照)のごく短い期間である。そこでこ
の第2実施例回路では、論理積素子13が出力する断線
警報を次段のSRフリップフロップ21により保持する
ようにして、断線警報をより確実なものにしている。こ
こでリセット信号入力端子22は、SRフリップフロッ
プ21をリセットするための信号を入力する端子である
This second embodiment circuit is similar to the first embodiment already described in FIG.
The output signal of the AND element 13 in the embodiment circuit is
The circuit is configured to take out the data through a flip-flop 21. In the circuit of the first embodiment described above, the AND element 1
The output period of the disconnection alarm output by 3 is from T1 to T2
(see Figure 3), or from T3 to T4
This is a very short period of time (see Figure 4). Therefore, in this second embodiment circuit, the disconnection alarm outputted from the AND element 13 is held by the SR flip-flop 21 at the next stage, thereby making the disconnection alarm more reliable. Here, the reset signal input terminal 22 is a terminal into which a signal for resetting the SR flip-flop 21 is input.

【0016】[0016]

【発明の効果】この発明によれば、パルスジェネレータ
が出力するAパルスをアップダウンカウンタのアップカ
ウント端子に、Bパルスをダウンカウント端子にそれぞ
れ入力し、いずれか一方のパルス回路が断線すればこの
アップダウンカウンタにより所定数のパルスを計数した
時点で断線警報を出力するように回路を構成しているの
で、パルスジェネレータ出力回路の断線を素早く且つ確
実に検出することが出来るので、このパルスジェネレー
タを結合して速度制御や回転方向制御をしている電動機
等の回転体の運転に支障を生じる恐れを未然に防止する
事が出来る。更にパルス状の断線警報信号をフリップフ
ロップを使用して連続信号に変換することで、断線検出
をより確実にすることが出来る効果が得られる。
According to the present invention, the A pulse output from the pulse generator is input to the up-count terminal of the up-down counter, and the B pulse is input to the down-count terminal of the up-down counter. The circuit is configured to output a disconnection alarm when the up-down counter counts a predetermined number of pulses, so disconnection in the pulse generator output circuit can be quickly and reliably detected. It is possible to prevent the possibility of hindrance to the operation of a rotating body such as an electric motor which is coupled to control the speed and direction of rotation. Further, by converting the pulsed wire breakage alarm signal into a continuous signal using a flip-flop, it is possible to achieve the effect of making wire breakage detection more reliable.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の第1実施例を現したブロック図[Fig. 1] Block diagram showing a first embodiment of the present invention

【図2
】パルスジェネレータが断線していない時の図1に示す
第1実施例回路の動作を示したタイムチャート
[Figure 2
]A time chart showing the operation of the first embodiment circuit shown in FIG. 1 when the pulse generator is not disconnected.

【図3】
Bパルス回路が断線した時に図1に示す第1実施例回路
の動作を示したタイムチャート
[Figure 3]
A time chart showing the operation of the first embodiment circuit shown in FIG. 1 when the B pulse circuit is disconnected.

【図4】Aパルス回路が
断線した時に図1に示す第1実施例回路の動作を示した
タイムチャート
[Fig. 4] A time chart showing the operation of the first embodiment circuit shown in Fig. 1 when the A pulse circuit is disconnected.

【図5】本発明の第2実施例を示したブ
ロック図
FIG. 5 is a block diagram showing a second embodiment of the present invention.

【図6】回転体に結合したパルスジェネレータ
により、この回転体の回転速度と回転方向を検出する従
来例を示したブロック図
[Fig. 6] Block diagram showing a conventional example of detecting the rotational speed and direction of a rotating body using a pulse generator coupled to the rotating body.

【図7】図6に示す従来例回路で電動機が正転運転中で
あることの検出動作を示したタイムチャート
[Fig. 7] A time chart showing the detection operation of the motor in normal rotation operation in the conventional example circuit shown in Fig. 6.

【図8】図
6に示す従来例回路で電動機が逆転運転中であることの
検出動作を示したタイムチャート
[Fig. 8] A time chart showing the detection operation of the motor being in reverse operation in the conventional example circuit shown in Fig. 6.

【符号の説明】[Explanation of symbols]

2    Aパルス入力端子 3    カウンタ 4    速度信号出力端子 6    Bパルス入力端子 7    Dフリップフロップ 8    回転方向信号出力端子 11    アップダウンカウンタ 12    信号反転素子 13    論理積素子 14    警報信号出力端子 21    SRフリップフロップ 2 A pulse input terminal 3 Counter 4 Speed signal output terminal 6 B pulse input terminal 7 D flip-flop 8 Rotation direction signal output terminal 11 Up/down counter 12 Signal inversion element 13 Logical product element 14 Alarm signal output terminal 21 SR flip-flop

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】1回転毎に所定数のAパルスと、このAパ
ルスとは所定の位相差を有するBパルスとを出力するパ
ルスジェネレータを回転体に結合して、この回転体の回
転速度と回転方向とを検出するパルスジェネレータにお
いて、前記パルスジェネレータが出力するAパルスをア
ップダウンカウンタのアップカウント端子に入力すると
共にBパルスをダウンカウント端子に入力し、このアッ
プダウンカウンタの最上位桁信号の出力端子にこの出力
信号の論理を反転させる信号反転素子を接続し、前記ア
ップダウンカウンタの最上位桁を除く残余の桁の出力信
号と前記信号反転素子の出力信号とを論理積素子に入力
し、この論理積素子の出力に基づいて前記パルスジェネ
レータの断線を検出することを特徴とするパルスジェネ
レータの断線検出回路。
Claim 1: A pulse generator that outputs a predetermined number of A pulses and a B pulse having a predetermined phase difference from the A pulses per rotation is coupled to a rotating body, and the rotational speed of the rotating body is In a pulse generator that detects the direction of rotation, the A pulse outputted by the pulse generator is input to the up count terminal of an up/down counter, and the B pulse is input to the down count terminal, and the most significant digit signal of this up/down counter is input. A signal inversion element that inverts the logic of this output signal is connected to the output terminal, and the output signals of the remaining digits excluding the most significant digit of the up/down counter and the output signal of the signal inversion element are input to the AND element. A disconnection detection circuit for a pulse generator, characterized in that a disconnection of the pulse generator is detected based on the output of the AND element.
【請求項2】前記論理積素子の出力信号を入力するフリ
ップフロップを備え、このフリップフロップの出力に基
づいて前記パルスジェネレータの断線を検出することを
特徴とする請求項1記載のパルスジェネレータの断線検
出回路。
2. A disconnection of the pulse generator according to claim 1, further comprising a flip-flop inputting the output signal of the AND element, and detecting a disconnection of the pulse generator based on the output of the flip-flop. detection circuit.
JP3040341A 1991-03-07 1991-03-07 Disconnection detection circuit of pulse generator Expired - Fee Related JP2903736B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3040341A JP2903736B2 (en) 1991-03-07 1991-03-07 Disconnection detection circuit of pulse generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3040341A JP2903736B2 (en) 1991-03-07 1991-03-07 Disconnection detection circuit of pulse generator

Publications (2)

Publication Number Publication Date
JPH04278470A true JPH04278470A (en) 1992-10-05
JP2903736B2 JP2903736B2 (en) 1999-06-14

Family

ID=12577928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3040341A Expired - Fee Related JP2903736B2 (en) 1991-03-07 1991-03-07 Disconnection detection circuit of pulse generator

Country Status (1)

Country Link
JP (1) JP2903736B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010203903A (en) * 2009-02-09 2010-09-16 Fuji Electric Systems Co Ltd Anomaly monitoring device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010203903A (en) * 2009-02-09 2010-09-16 Fuji Electric Systems Co Ltd Anomaly monitoring device

Also Published As

Publication number Publication date
JP2903736B2 (en) 1999-06-14

Similar Documents

Publication Publication Date Title
US4442532A (en) Encoder output pulse detection using two stage shift register and clock oscillator
US6469544B2 (en) Device for detecting abnormality of clock signal
JPH04278470A (en) Disconnection detection circuit of pulse generator
US4044206A (en) Digital decoder for multiple frequency telephone signalling
EP0065998A1 (en) Pulse detection circuit
JP4631427B2 (en) Fault detector for rotational speed detector
JP3248369B2 (en) Rotary body position detection circuit
EP0638213B1 (en) Data signal decoding device
JPH07190807A (en) Pulse count circuit of encoder
JP2538762B2 (en) Clock loss detection circuit
SU1408376A1 (en) Digital velocity meter
JPH0580604B2 (en)
JP2000224014A (en) Edge-detecting circuit
JPH0412429B2 (en)
SU1696847A1 (en) Reversible angular displacement pulse transducer
SU697996A1 (en) Reversible counter monitoring device
JPH0380317A (en) Output circuit for reset pulse signal
JP3025702B2 (en) Lock detection circuit
JPH0117527B2 (en)
JPS59171225A (en) Pulse counting system
JPH03162622A (en) Counting circuit
JPS6251825A (en) Output circuit of a/d converter
JPS62251615A (en) Multiple rotation absolute type encoder
JPH07202706A (en) Demodulation circuit of pulse width modulated signal into digital signal
JPS6113732A (en) Error pulse generating circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees