JP2903736B2 - Disconnection detection circuit of pulse generator - Google Patents

Disconnection detection circuit of pulse generator

Info

Publication number
JP2903736B2
JP2903736B2 JP3040341A JP4034191A JP2903736B2 JP 2903736 B2 JP2903736 B2 JP 2903736B2 JP 3040341 A JP3040341 A JP 3040341A JP 4034191 A JP4034191 A JP 4034191A JP 2903736 B2 JP2903736 B2 JP 2903736B2
Authority
JP
Japan
Prior art keywords
pulse
signal
terminal
output
pulse generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3040341A
Other languages
Japanese (ja)
Other versions
JPH04278470A (en
Inventor
康二 仲井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP3040341A priority Critical patent/JP2903736B2/en
Publication of JPH04278470A publication Critical patent/JPH04278470A/en
Application granted granted Critical
Publication of JP2903736B2 publication Critical patent/JP2903736B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、回転体に結合してこ
の回転体の回転速度と回転方向とを検出するために2組
のパルス信号を出力するパルスジェネレータの断線を検
出する回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for detecting disconnection of a pulse generator which is coupled to a rotating body and outputs two sets of pulse signals for detecting the rotating speed and the rotating direction of the rotating body.

【0002】[0002]

【従来の技術】図6は回転体に結合したパルスジェネレ
ータにより、この回転体の回転速度と回転方向を検出す
る従来例を示したブロック図である。回転体として例え
ば電動機の回転速度や回転方向を検出するためにパルス
ジェネレータを結合するが、このパルスジェネレータは
その1回転毎に所定パルス数のAパルスと、このAパル
スとは所定の位相差(90度の位相差とするのが一般的
である)を有するBパルスとからなる2組のパルス信号
を出力する。図6に示す従来例回路では、カウンタ3と
Dフリップフロップ7とを備え、Aパルス入力端子2か
ら入力するAパルスをカウンタ3で計数することにより
電動機の回転速度を検出し、この速度検出値を速度信号
出力端子4から取り出す。またAパルス入力端子2から
のAパルスをDフリップフロップ7のD端子に、またB
パルス入力端子6からのBパルスをDフリップフロップ
7のC端子にクロック信号として入力すると、このDフ
リップフロップ7のQ端子から回転方向信号出力端子8
を介して当該電動機の回転方向信号を取り出すことが出
来る。
2. Description of the Related Art FIG. 6 is a block diagram showing a conventional example in which a rotation speed and a rotation direction of a rotating body are detected by a pulse generator coupled to the rotating body. As a rotating body, for example, a pulse generator is coupled to detect the rotation speed and rotation direction of the electric motor. The pulse generator has a predetermined number of A pulses per rotation and a predetermined phase difference ( And a B pulse having a phase difference of 90 degrees is generally output. The conventional circuit shown in FIG. 6 includes a counter 3 and a D flip-flop 7. The counter 3 counts the number of A-pulses input from the A-pulse input terminal 2 to detect the rotation speed of the electric motor. From the speed signal output terminal 4. The A pulse from the A pulse input terminal 2 is applied to the D terminal of the D flip-flop 7 and
When the B pulse from the pulse input terminal 6 is input to the C terminal of the D flip-flop 7 as a clock signal, the rotation direction signal output terminal 8
, The rotation direction signal of the motor can be extracted.

【0003】図7は図6に示す従来例回路で電動機が正
転運転中であることの検出動作を示したタイムチャート
であって、はAパルス、はBパルス、はDフリッ
プフロップ7のQ端子からの出力信号をそれぞれがあら
わしている。Dフリップフロップ7は、クロック信号即
ちBパルスが立ち下がる時点に、D端子に入力している
Aパルスの論理L信号をそのままQ端子から出力させる
ので、この図7に示すように正転運転中はQ端子からの
出力は常に論理L信号である。
FIG. 7 is a time chart showing an operation of detecting that the motor is running forward in the conventional circuit shown in FIG. 6, where A is a pulse, B is a pulse, and Q is a Q of the D flip-flop 7. Each output signal from the terminal is represented. When the clock signal, that is, the B pulse, falls, the D flip-flop 7 outputs the logical L signal of the A pulse input to the D terminal as it is from the Q terminal. The output from the Q terminal is always a logical L signal.

【0004】図8は図6に示す従来例回路で電動機が逆
転運転中であることの検出動作を示したタイムチャート
であって、はAパルス、はBパルス、はDフリッ
プフロップ7のQ端子からの出力信号をそれぞれがあら
わしているのは、前述の図7の場合と同じである。前述
した電動機正転運転時は、BパルスはAパルスから90
度位相遅れであるが(図7参照)、逆転運転時はBパル
スはAパルスよりも90度位相が進んでいる。それ故B
パルスの立ち下がり時点ではAパルスは論理H信号であ
ることから、Dフリップフロップ7のQ端子からは常に
論理H信号を出力することになる。
FIG. 8 is a time chart showing an operation of detecting that the motor is in reverse rotation in the conventional circuit shown in FIG. 6, where A is a pulse, B is a pulse, and Q is a Q terminal of a D flip-flop 7. Are the same as in the case of FIG. 7 described above. In the above-described forward rotation operation of the motor, the B pulse is shifted from the A pulse by 90
Although the phase is delayed by a degree (see FIG. 7), the phase of the B pulse is ahead of the phase of the A pulse by 90 degrees during the reverse rotation operation. Therefore B
Since the A pulse is a logic H signal at the time of the falling edge of the pulse, the logic H signal is always output from the Q terminal of the D flip-flop 7.

【0005】[0005]

【発明が解決しようとする課題】前述のように、パルス
ジェネレータが出力するAパルスとBパルスとをDフリ
ップフロップ7に与えた時に、このDフリップフロップ
7が出力する論理信号で電動機の回転方向を判別するこ
とが出来る。ここでパルスジェネレータのAパルス回路
が断線すれば、カウンタ3から出力する回転速度信号の
値が急変するので、この速度変化の程度が異常に大であ
ることを検出すれば、当該Aパルス回路の断線を検出す
ることは容易である。しかしながら、Bパルス回路が断
線した場合は、電動機回転方向が不変であるにもかかわ
らず回転方向判別の論理信号のみが変化すれば制御が混
乱する不具合を生じるし、Bパルスが断線しても回転方
向判別の論理信号が変化しなければこの断線は検出でき
ず、電動機の回転方向を切り換えた時に異常を生じてし
まう不都合がある。
As described above, when the A pulse and the B pulse output from the pulse generator are given to the D flip-flop 7, the logical signal output from the D flip-flop 7 indicates the rotation direction of the motor. Can be determined. Here, if the A-pulse circuit of the pulse generator is disconnected, the value of the rotation speed signal output from the counter 3 changes abruptly. If it is detected that the degree of this speed change is abnormally large, It is easy to detect a disconnection. However, if the B-pulse circuit is disconnected, the control will be confused if only the logical signal for determining the rotation direction changes despite the fact that the motor rotation direction remains unchanged. If the logic signal for the direction determination does not change, this disconnection cannot be detected, and there is a disadvantage that an abnormality occurs when the rotation direction of the motor is switched.

【0006】そこでこの発明の目的は、回転速度と回転
方向を検出するべく回転体に結合しているパルスジェネ
レータの出力回路が断線した場合は、この断線を素早く
且つ確実に検出することで、断線による異常の発生を未
然に防止することにある。
Accordingly, an object of the present invention is to quickly and surely detect a disconnection of an output circuit of a pulse generator connected to a rotating body for detecting a rotation speed and a rotation direction. An object of the present invention is to prevent the occurrence of an abnormality due to the above.

【0007】[0007]

【課題を解決するための手段】上記の目的を達成するた
めにこの発明の断線検出回路は、1回転毎に所定数のA
パルスと、このAパルスとは所定の位相差を有するBパ
ルスとを出力するパルスジェネレータを回転体に結合し
て、この回転体の回転速度と回転方向とを検出するパル
スジェネレータにおいて、前記パルスジェネレータが出
力するAパルスをアップダウンカウンタのアップカウン
ト端子に入力すると共にBパルスをダウンカウント端子
に入力し、このアップダウンカウンタの最上位桁の信号
の出力端子にこの出力信号を反転させる信号反転素子を
接続し、前記アップダウンカウンタの最上位桁を除く残
余の桁の出力信号と前記信号反転素子の出力信号とを論
理積素子に入力し、この論理積素子が出力する論理信号
の反転から前記パルスジェネレータの断線を検出し、ま
たは前記論理積素子の出力信号を入力するフリップフロ
ップを備え、このフリップフロップが出力する論理信号
の反転から前記パルスジェネレータの断線を検出して警
報を発するものとする。
In order to achieve the above object, a disconnection detecting circuit according to the present invention comprises a predetermined number of A per rotation.
A pulse generator that outputs a pulse and a B pulse having a predetermined phase difference from the A pulse is coupled to the rotating body, and the pulse generator detects the rotation speed and the rotating direction of the rotating body. A signal output from the A / D converter is input to an up-counter of an up-down counter, a B-pulse is input to a down-count terminal, and an output terminal of the most significant digit signal of the up-down counter inverts the output signal. And an output signal of the remaining digits excluding the most significant digit of the up / down counter and an output signal of the signal inversion element are input to a logical product element, and the logical signal output from the logical product element is obtained by inverting the logical signal. A flip-flop for detecting disconnection of the pulse generator or inputting an output signal of the AND element; From the inverted logic signal of flip-flop, and outputs the detected disconnection of the pulse generator shall raise an alarm.

【0008】[0008]

【作用】この発明は、パルスジェネレータが出力するA
パルスをアップダウンカウンタのアップカウント端子に
入力すると共に、Bパルスをこのアップダウンカウンタ
のダウンカウント端子に入力することにより、両パルス
回路が正常であればこのアップダウンカウンタは常に零
を計数するが、Bパルス回路が断線の時はAパルスをア
ップカウントし、これとは逆にAパルス回路が断線の時
はBパルスをダウンカウントする。このアップダウンカ
ウンタの次段に、当該アップダウンカウンタの最上位桁
出力信号を反転させる信号反転素子及びこの信号反転素
子の出力信号と前記アップダウンカウンタの残余の桁の
出力信号とを入力する論理積素子とを設けることで、ア
ップカウントしたAパルスの数又はダウンカウントした
Bパルスの数が所定数に達した時に断線警報を出力させ
るものである。
According to the present invention, A
By inputting a pulse to the up-count terminal of the up-down counter and a B pulse to the down-count terminal of the up-down counter, the up-down counter always counts zero if both pulse circuits are normal. , B pulse circuit counts up when the A pulse circuit is disconnected, and conversely, when the A pulse circuit is disconnected, the B pulse is counted down. A signal inverting element for inverting the most significant digit output signal of the up / down counter and a logic for inputting the output signal of the signal inverting element and the output signal of the remaining digits of the up / down counter to the next stage of the up / down counter By providing a product element, a disconnection alarm is output when the number of A pulses counted up or the number of B pulses counted down reaches a predetermined number.

【0009】[0009]

【実施例】図1は本発明の第1実施例を示したブロック
図であるが、この第1実施例回路に図示のAパルス入力
端子2、カウンタ3、速度信号出力端子4、Bパルス入
力端子6、Dフリップフロップ7及び回転方向信号出力
端子8の名称・用途・機能は図6で既述の従来例回路で
使用のものと同じであるから、これらの説明は省略す
る。
FIG. 1 is a block diagram showing a first embodiment of the present invention. In the circuit of the first embodiment, an A pulse input terminal 2, a counter 3, a speed signal output terminal 4, and a B pulse input terminal shown in FIG. The names, applications, and functions of the terminal 6, the D flip-flop 7, and the rotation direction signal output terminal 8 are the same as those used in the conventional circuit described above with reference to FIG.

【0010】この第1実施例回路では4桁の信号を出力
するアップダウンカウンタ11のアップカウント端子に
Aパルスを、又ダウンカウント端子にはBパルスを入力
し、このアップダウンカウンタ11の最上位桁信号を出
力するQD 端子には、この信号の論理を反転させる信号
反転素子12を接続する。更に当該アップダウンカウン
タ11の残余の信号出力端子QC 、QB、QA (QA
最下位桁信号を出力する端子)からの信号と、前記信号
反転素子12の出力信号とを論理積素子13に入力させ
る。このような回路構成にすることにより、Aパルス回
路又はBパルス回路のいずれかが断線するとアップダウ
ンカウンタ11はダウンカウント又はアップカウントに
よりパルス数の計数値が所定数に達すると、論理積素子
13が出力する論理信号が反転するので、この信号反転
を警報信号出力端子14を介して取り出し、断線警報を
発する。尚、カウンタクリヤ信号入力端子15はアップ
ダウンカウンタ11をクリヤする場合の信号を入力させ
るための端子である。
In the circuit of the first embodiment, an A-pulse is input to the up-count terminal of the up-down counter 11 which outputs a 4-digit signal, and a B-pulse is input to the down-count terminal. the Q D terminal for outputting the digit signal, connecting the signal inversion device 12 for inverting the logic of this signal. Further residual signal output terminal Q C of the up-down counter 11, Q B, Q A and the signal from the (terminal Q A outputs the least significant digit signal), the output signal and a logical product of the signal inverting element 12 Input to the element 13. With such a circuit configuration, when either the A pulse circuit or the B pulse circuit is disconnected, the up / down counter 11 sets the AND element 13 when the count value of the pulse number reaches a predetermined value by down counting or up counting. Is inverted, the inverted signal is taken out via the alarm signal output terminal 14, and a disconnection alarm is issued. The counter clear signal input terminal 15 is a terminal for inputting a signal when the up / down counter 11 is cleared.

【0011】図2はパルスジェネレータが断線していな
い時の図1に示す第1実施例回路の動作を示したタイム
チャートであって、はAパルス、はBパルス、は
アップダウンカウンタ11のQA 端子(最下位桁端子)
の出力、はQB 端子の出力、はQC 端子の出力、
はQD 端子(最上位桁端子)の出力をそれぞれがあらわ
している。この図2で明らかなように、Aパルスでアッ
プカウントした直後にBパルスでダウンカウントするの
で、アップダウンカウンタ11のパルス計数値は増加せ
ず、従って当然断線警報は出力しない。
FIG. 2 is a time chart showing the operation of the circuit of the first embodiment shown in FIG. 1 when the pulse generator is not disconnected. A terminal (lowest digit terminal)
The output of the output of the Q B terminal, the output of Q C terminal,
Each represents the output of Q D terminal (the most significant digit terminal). As is apparent from FIG. 2, since the down-counting is performed by the B-pulse immediately after the up-counting by the A-pulse, the pulse count value of the up-down counter 11 does not increase, and therefore, the disconnection alarm is not output naturally.

【0012】図3はBパルス回路が断線した時に図1に
示す第1実施例回路の動作を示したタイムチャートであ
って、はAパルス、はBパルス、はアップダウン
カウンタ11のQA 端子(最下位桁端子)の出力、は
B 端子の出力、はQC 端子の出力、はQD 端子
(最上位桁端子)の出力、は論理積素子13の出力を
それぞれがあらわしている。Bパルス回路が断線してい
ると、Aパルスによりアップダウンカウンタ11はアッ
プカウントを続け、T1 時点で論理積素子13の入力信
号がすべて論理H信号になるため、この論理積素子13
の出力信号が論理L信号から論理H信号に切り換わっ
て、パルスジェネレータが断線したことを検出する。尚
論理積素子13の出力信号はT2 時点で再び論理L信号
に戻る。
[0012] Figure 3 is Q A terminal of the first embodiment a time chart showing the operation of the circuit, the A-pulse, the B pulse, the up-down counter 11 shown in FIG. 1 when the B pulse circuit is broken the output of the (least significant digit terminal), the output of the Q B terminal, the output of Q C terminal, the output of the Q D terminal (most significant digit terminal), is represents the outputs of the aND gate 13 is. If the B pulse circuit is disconnected, the up / down counter 11 continues to count up by the A pulse, and all the input signals of the AND element 13 become logic H signals at the time T 1.
Is switched from the logical L signal to the logical H signal, and the disconnection of the pulse generator is detected. Note the output signal of the AND gate 13 returns to a logic L signal T 2 time.

【0013】図4はAパルス回路が断線した時に図1に
示す第1実施例回路の動作を示したタイムチャートであ
って、はAパルス、はBパルス、はアップダウン
カウンタ11のQA 端子(最下位桁端子)の出力、は
B 端子の出力、はQC 端子の出力、はQD 端子
(最上位桁端子)の出力、は論理積素子13の出力を
それぞれがあらわしている。Aパルス回路が断線してい
ると、Bパルスによりアップダウンカウンタ11はダウ
ンカウントを続け、T3 時点で論理積素子13の入力信
号がすべて論理H信号になるため、この論理積素子13
の出力信号が論理L信号から論理H信号に切り換わっ
て、パルスジェネレータが断線したことを検出する。尚
論理積素子13の出力信号はT4 時点で再び論理L信号
に戻る。
[0013] Figure 4 is a time chart showing the operation of the first embodiment circuit shown in Figure 1 when A pulse circuit is broken, the A-pulse, the Q A terminal of the up-down counter 11 B pulses, are the output of the (least significant digit terminal), the output of the Q B terminal, the output of Q C terminal, the output of the Q D terminal (most significant digit terminal), is represents the outputs of the aND gate 13 is. When A pulse circuit is disconnected, the up-down counter 11 by B pulses continues counting down, since the input signal of the AND gate 13 at T 3 time all become logic H signal, the AND gate 13
Is switched from the logical L signal to the logical H signal, and the disconnection of the pulse generator is detected. Note the output signal of the AND gate 13 returns to a logic L signal T 4 time.

【0014】図5は本発明の第2実施例を示したブロッ
ク図であるが、この第2実施例回路に図示のAパルス入
力端子2、カウンタ3、速度信号出力端子4、Bパルス
入力端子6、Dフリップフロップ7及び回転方向信号出
力端子8の名称・用途・機能は、図6で既述の従来例回
路で使用のものと同じであり、アップダウンカウンタ1
1、信号反転素子12、論理積素子13、警報信号出力
端子14及びカウンタクリヤ信号入力端子15の名称・
用途・機能は図1で既述の第1実施例回路で使用のもの
と同じであるから、これらの説明は省略する。
FIG. 5 is a block diagram showing a second embodiment of the present invention. In the circuit of the second embodiment, an A pulse input terminal 2, a counter 3, a speed signal output terminal 4, and a B pulse input terminal are shown. 6, the names, applications and functions of the D flip-flop 7 and the rotation direction signal output terminal 8 are the same as those used in the conventional circuit described above with reference to FIG.
1. Names of signal inverting element 12, AND element 13, alarm signal output terminal 14, and counter clear signal input terminal 15
The applications and functions are the same as those used in the circuit of the first embodiment described above with reference to FIG.

【0015】この第2実施例回路は、図1で既述の第1
実施例回路における論理積素子13の出力信号を、SR
フリップフロップ21を介して取り出すように回路を構
成している。前述の第1実施例回路では、論理積素子1
3が出力する断線警報の出力期間はT1 時点からT2
点まで(図3参照)、或いはT3 時点からT4 時点まで
(図4参照)のごく短い期間である。そこでこの第2実
施例回路では、論理積素子13が出力する断線警報を次
段のSRフリップフロップ21により保持するようにし
て、断線警報をより確実なものにしている。ここでリセ
ット信号入力端子22は、SRフリップフロップ21を
リセットするための信号を入力する端子である。
The circuit of the second embodiment is the same as that of the first embodiment shown in FIG.
The output signal of the AND element 13 in the circuit of the embodiment is
The circuit is configured to take out via the flip-flop 21. In the circuit of the first embodiment, the AND element 1
Output period of disconnection alarm 3 outputs are very short period from T 1 time to T 2 time (see FIG. 3), or from T 3 time point T 4 time points (see Figure 4). Therefore, in the circuit of the second embodiment, the disconnection alarm output from the AND element 13 is held by the next-stage SR flip-flop 21 to make the disconnection alarm more reliable. Here, the reset signal input terminal 22 is a terminal for inputting a signal for resetting the SR flip-flop 21.

【0016】[0016]

【発明の効果】この発明によれば、パルスジェネレータ
が出力するAパルスをアップダウンカウンタのアップカ
ウント端子に、Bパルスをダウンカウント端子にそれぞ
れ入力し、いずれか一方のパルス回路が断線すればこの
アップダウンカウンタにより所定数のパルスを計数した
時点で断線警報を出力するように回路を構成しているの
で、パルスジェネレータ出力回路の断線を素早く且つ確
実に検出することが出来るので、このパルスジェネレー
タを結合して速度制御や回転方向制御をしている電動機
等の回転体の運転に支障を生じる恐れを未然に防止する
事が出来る。更にパルス状の断線警報信号をフリップフ
ロップを使用して連続信号に変換することで、断線検出
をより確実にすることが出来る効果が得られる。
According to the present invention, the A pulse output from the pulse generator is input to the up-count terminal of the up-down counter, and the B pulse is input to the down-count terminal, respectively. Since the circuit is configured to output a disconnection alarm when a predetermined number of pulses are counted by the up / down counter, disconnection of the pulse generator output circuit can be detected quickly and reliably. It is possible to prevent a danger that the operation of a rotating body such as an electric motor that controls the speed and the rotation direction in combination is hindered. Further, by converting the pulse-shaped disconnection alarm signal into a continuous signal using a flip-flop, an effect that the disconnection detection can be more reliably obtained is obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例を現したブロック図FIG. 1 is a block diagram showing a first embodiment of the present invention.

【図2】パルスジェネレータが断線していない時の図1
に示す第1実施例回路の動作を示したタイムチャート
FIG. 2 when the pulse generator is not disconnected
Showing the operation of the circuit of the first embodiment shown in FIG.

【図3】Bパルス回路が断線した時に図1に示す第1実
施例回路の動作を示したタイムチャート
FIG. 3 is a time chart showing the operation of the first embodiment circuit shown in FIG. 1 when the B pulse circuit is disconnected;

【図4】Aパルス回路が断線した時に図1に示す第1実
施例回路の動作を示したタイムチャート
FIG. 4 is a time chart showing the operation of the first embodiment circuit shown in FIG. 1 when the A pulse circuit is disconnected;

【図5】本発明の第2実施例を示したブロック図FIG. 5 is a block diagram showing a second embodiment of the present invention.

【図6】回転体に結合したパルスジェネレータにより、
この回転体の回転速度と回転方向を検出する従来例を示
したブロック図
FIG. 6 shows a pulse generator coupled to a rotating body,
Block diagram showing a conventional example of detecting the rotation speed and rotation direction of this rotating body

【図7】図6に示す従来例回路で電動機が正転運転中で
あることの検出動作を示したタイムチャート
FIG. 7 is a time chart showing an operation of detecting that the electric motor is in normal rotation operation in the conventional circuit shown in FIG. 6;

【図8】図6に示す従来例回路で電動機が逆転運転中で
あることの検出動作を示したタイムチャート
FIG. 8 is a time chart showing an operation of detecting that the motor is in reverse rotation in the conventional circuit shown in FIG. 6;

【符号の説明】[Explanation of symbols]

2 Aパルス入力端子 3 カウンタ 4 速度信号出力端子 6 Bパルス入力端子 7 Dフリップフロップ 8 回転方向信号出力端子 11 アップダウンカウンタ 12 信号反転素子 13 論理積素子 14 警報信号出力端子 21 SRフリップフロップ 2 A pulse input terminal 3 Counter 4 Speed signal output terminal 6 B pulse input terminal 7 D flip-flop 8 Rotation direction signal output terminal 11 Up / down counter 12 Signal inversion element 13 Logical product element 14 Alarm signal output terminal 21 SR flip-flop

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】1回転毎に所定数のAパルスと、このAパ
ルスとは所定の位相差を有するBパルスとを出力するパ
ルスジェネレータを回転体に結合して、この回転体の回
転速度と回転方向とを検出するパルスジェネレータにお
いて、前記パルスジェネレータが出力するAパルスをア
ップダウンカウンタのアップカウント端子に入力すると
共にBパルスをダウンカウント端子に入力し、このアッ
プダウンカウンタの最上位桁信号の出力端子にこの出力
信号の論理を反転させる信号反転素子を接続し、前記ア
ップダウンカウンタの最上位桁を除く残余の桁の出力信
号と前記信号反転素子の出力信号とを論理積素子に入力
し、この論理積素子の出力に基づいて前記パルスジェネ
レータの断線を検出することを特徴とするパルスジェネ
レータの断線検出回路。
A pulse generator for outputting a predetermined number of A pulses for each rotation and a B pulse having a predetermined phase difference from the A pulse is coupled to a rotating body, and the rotation speed of the rotating body is determined. In the pulse generator that detects the rotation direction, the A pulse output from the pulse generator is input to an up-count terminal of an up-down counter, and the B pulse is input to a down-count terminal. A signal inverting element for inverting the logic of this output signal is connected to the output terminal, and the output signal of the remaining digits excluding the most significant digit of the up / down counter and the output signal of the signal inverting element are input to an AND element. Detecting a disconnection of the pulse generator based on an output of the AND element. Road.
【請求項2】前記論理積素子の出力信号を入力するフリ
ップフロップを備え、このフリップフロップの出力に基
づいて前記パルスジェネレータの断線を検出することを
特徴とする請求項1記載のパルスジェネレータの断線検
出回路。
2. The pulse generator according to claim 1, further comprising a flip-flop for inputting an output signal of said AND element, and detecting a disconnection of said pulse generator based on an output of said flip-flop. Detection circuit.
JP3040341A 1991-03-07 1991-03-07 Disconnection detection circuit of pulse generator Expired - Fee Related JP2903736B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3040341A JP2903736B2 (en) 1991-03-07 1991-03-07 Disconnection detection circuit of pulse generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3040341A JP2903736B2 (en) 1991-03-07 1991-03-07 Disconnection detection circuit of pulse generator

Publications (2)

Publication Number Publication Date
JPH04278470A JPH04278470A (en) 1992-10-05
JP2903736B2 true JP2903736B2 (en) 1999-06-14

Family

ID=12577928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3040341A Expired - Fee Related JP2903736B2 (en) 1991-03-07 1991-03-07 Disconnection detection circuit of pulse generator

Country Status (1)

Country Link
JP (1) JP2903736B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5310107B2 (en) * 2009-02-09 2013-10-09 富士電機株式会社 Abnormality monitoring device

Also Published As

Publication number Publication date
JPH04278470A (en) 1992-10-05

Similar Documents

Publication Publication Date Title
US4442532A (en) Encoder output pulse detection using two stage shift register and clock oscillator
JPS6156650B2 (en)
JP2002217758A (en) Signal level detection method and device with filter function
JP2903736B2 (en) Disconnection detection circuit of pulse generator
JP3203909B2 (en) A / D converter
EP0065998A1 (en) Pulse detection circuit
JP3315780B2 (en) Noise removal device and period measurement device
JP2538762B2 (en) Clock loss detection circuit
JP2548340B2 (en) Chattering removal circuit
JPH0556686B2 (en)
JPH0580604B2 (en)
JP3248369B2 (en) Rotary body position detection circuit
JP3195801B2 (en) Digital counter device
JPH0412429B2 (en)
JPH03162622A (en) Counting circuit
JPH10122903A (en) Rotation detecting device
JP3430452B2 (en) Open phase detection / judgment circuit
SU468253A1 (en) Primary information processing device
JP2692976B2 (en) Synchronous counter
JPH01219672A (en) Pulse converter circuit
JPH07202706A (en) Demodulation circuit of pulse width modulated signal into digital signal
JPH01311281A (en) Rotating direction discriminant circuit
JPH0554073B2 (en)
JP2827904B2 (en) Bipolar clock disturbance detection circuit
SU1115225A1 (en) Code-to-time interval converter

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees