JPH0427211A - クロック発生装置 - Google Patents
クロック発生装置Info
- Publication number
- JPH0427211A JPH0427211A JP2133530A JP13353090A JPH0427211A JP H0427211 A JPH0427211 A JP H0427211A JP 2133530 A JP2133530 A JP 2133530A JP 13353090 A JP13353090 A JP 13353090A JP H0427211 A JPH0427211 A JP H0427211A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- master
- slave
- level
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 7
- 230000003068 static effect Effects 0.000 abstract description 7
- 230000007547 defect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えばモノリシンクなＣＭＯ５集積回路装
置で構成されたダイナミックなマスタ・スレーブ型フリ
ップフロップに対してマスタクロックおよびスレーブク
ロックを供給するクロ、ツク発生装置に関するものであ
る。
置で構成されたダイナミックなマスタ・スレーブ型フリ
ップフロップに対してマスタクロックおよびスレーブク
ロックを供給するクロ、ツク発生装置に関するものであ
る。
近年、デジタル信号処理用ＬＳＩは、集積度が増し、シ
ステム全体を一つのＬＳＩ上で実現できるまでになって
きている。この高集積化のために、デジタル信号処理用
ＬＳＩでは、第３図に示すようなダイナミックなマスタ
・スレーブ型フリップフロップがよく用いられている。
ステム全体を一つのＬＳＩ上で実現できるまでになって
きている。この高集積化のために、デジタル信号処理用
ＬＳＩでは、第３図に示すようなダイナミックなマスタ
・スレーブ型フリップフロップがよく用いられている。
これは、同じ機能を有するスタティックなフリップフロ
ップに比較して面積が小さいので、チップ面積を有効に
活用することができるためである。
ップに比較して面積が小さいので、チップ面積を有効に
活用することができるためである。
第３図のマスタ・スレーブ型フリップフロップは、Ｄ型
フリンブフロンプを構成している。第３図において、Ｉ
Ｎ、およびＩＮ、はそれぞれＣＭＯ８型のインバータ、
ＴＲ，およびＴＲＩはそれぞれＮチ十ネルトランジスタ
、ＴＲ，およびＴＲ。
フリンブフロンプを構成している。第３図において、Ｉ
Ｎ、およびＩＮ、はそれぞれＣＭＯ８型のインバータ、
ＴＲ，およびＴＲＩはそれぞれＮチ十ネルトランジスタ
、ＴＲ，およびＴＲ。
はそれぞれＰチャネルトランジスタである。ＴＲ。
はＮチャネルトランジスタ、Ｔ ＲｈはＰチャネルトラ
ンジスタ、Ｔ ＲｑはＮチャネルトランジスタ、ＴＲ，
はＰチャネルトランジスタである。Ｄはマスタ・スレー
ブ型フリップフロップのデータ入力、Ｑはマスタ・スレ
ーブ型フリップフロップの出力（インバータＩＮｇの出
力）、ＣＫ、はＮチ中ネルトランリスタＴＲ，のゲート
に入力されるマスタクロック、ＣＫ２はＮチャネルトラ
ンジスタＴ Ｒｔのゲートに入力されるスレーブクロッ
クである＊ Ｎ ３Ｉ−Ｎ ２ ｚはノードである。
ンジスタ、Ｔ ＲｑはＮチャネルトランジスタ、ＴＲ，
はＰチャネルトランジスタである。Ｄはマスタ・スレー
ブ型フリップフロップのデータ入力、Ｑはマスタ・スレ
ーブ型フリップフロップの出力（インバータＩＮｇの出
力）、ＣＫ、はＮチ中ネルトランリスタＴＲ，のゲート
に入力されるマスタクロック、ＣＫ２はＮチャネルトラ
ンジスタＴ Ｒｔのゲートに入力されるスレーブクロッ
クである＊ Ｎ ３Ｉ−Ｎ ２ ｚはノードである。
第４図は第３図のマスタ・スレーブ型フリップフロップ
に対して供給するマスタクロックＣＫ。
に対して供給するマスタクロックＣＫ。
およびスレーブクロックＣＫ、を発生するクロック発生
装置の従来例を示す、第４図において、ＮＡ、およびＮ
Ａ、はそれぞれ否定論理積回路、ＮＴ、、ＮＴ３〜Ｎ
Ｔ ＆、 Ｎ Ｔ ９． Ｎ Ｔ ＋。はそれぞれ否定
回路である。Ｎ４１〜Ｎ４．はそれぞれノードである。
装置の従来例を示す、第４図において、ＮＡ、およびＮ
Ａ、はそれぞれ否定論理積回路、ＮＴ、、ＮＴ３〜Ｎ
Ｔ ＆、 Ｎ Ｔ ９． Ｎ Ｔ ＋。はそれぞれ否定
回路である。Ｎ４１〜Ｎ４．はそれぞれノードである。
以上のような構成にすると、クロック人力ＣＬＫに基本
クロック信号が加えられると、基本クロック信号に同期
してレベルを変化するマスククロツタＣＫ、が否定回路
ＮＴｓから発生し、マスタクロツタＣＫ、とは逆相のス
レーブクロックＣＫ、が否定回路ＮＴ、から発生する。
クロック信号が加えられると、基本クロック信号に同期
してレベルを変化するマスククロツタＣＫ、が否定回路
ＮＴｓから発生し、マスタクロツタＣＫ、とは逆相のス
レーブクロックＣＫ、が否定回路ＮＴ、から発生する。
これらのマスタクロックＣＫ、およびスレーブクロック
ＣＫ ｔが第３図のＮチャネルＭＯ３）ランリスタＴＲ
１，ＴＲｔの各ゲートにそれぞれ加えられる。
ＣＫ ｔが第３図のＮチャネルＭＯ３）ランリスタＴＲ
１，ＴＲｔの各ゲートにそれぞれ加えられる。
第４図に示す従来のクロック発生装置では、クロック人
力ＣＬＫを“Ｌ”レベルに固定すると、マスタクロック
ＣＫ、は“Ｈ”レベルに固定され、スレーブクロックＣ
ＫｔはＬ”レベル固定される。このとき、第３図に示す
Ｄ型フリップフロップは、ＮチャネルＭＯ３）ランリス
タＴＲ，がオン状態、ＮチャネルＭＯＳトランジスタＴ
Ｒｔがオフ状態となっている。したがって、ノードＮユ
。
力ＣＬＫを“Ｌ”レベルに固定すると、マスタクロック
ＣＫ、は“Ｈ”レベルに固定され、スレーブクロックＣ
ＫｔはＬ”レベル固定される。このとき、第３図に示す
Ｄ型フリップフロップは、ＮチャネルＭＯ３）ランリス
タＴＲ，がオン状態、ＮチャネルＭＯＳトランジスタＴ
Ｒｔがオフ状態となっている。したがって、ノードＮユ
。
は、データ人力りからの駆動により、“Ｈ”あるいは“
Ｌ″に完全に固定される。
Ｌ″に完全に固定される。
つぎに、ノードＮ、３について考える。ノードＮ３３が
“Ｈ”レベルでＮチャネルＭＯＳトランジスタＴＲｆｆ
１がオフ状態になったときは、インバータＩＮｔの出力
Ｑは“Ｌ″レヘルなるので、ＰチャネルＭＯＳトランジ
スタＴＲ４はオン状態となり、ノードＮ３３に電源電圧
■。が供給される。
“Ｈ”レベルでＮチャネルＭＯＳトランジスタＴＲｆｆ
１がオフ状態になったときは、インバータＩＮｔの出力
Ｑは“Ｌ″レヘルなるので、ＰチャネルＭＯＳトランジ
スタＴＲ４はオン状態となり、ノードＮ３３に電源電圧
■。が供給される。
したがって、ノードＮ１．は、完全に”Ｈ”レベルに固
定され、−度前記のように状態が定まった後は、インバ
ータＩＮオには電流は流れない。逆に、ノードＮ３コが
＠Ｌ”レベルでＮチャネルＭＯ３）ランリスタＴＲ１が
オフ状態になったときは、インバータＩＮＫの出力Ｑは
“Ｈ″レベルなるので、ＰチャネルトランジスタＴ Ｒ
ａはオフ状態となる。したがって、ノードＮ３．は、電
源電圧ＶＣＣの供給もグラウンド電位ＧＮＤの供給も受
けられない状態となる。この状態では、ノードＮ ３ｍ
の電位は、ノードＮ、の浮遊容量に貯えられた電荷によ
って保持されているだけである。ノードＮ３ｍの絶縁性
は完全ではないので、電位は“Ｌ”レベルに固定されな
い、ただし、ノードＮ、の電位が、インバータＩＮＫを
構成するＮチャネルトランジスタＴＲｔの閾値以上に上
昇すると、インバータＩＮｔに流れる電源を流はいつき
に増大する。
定され、−度前記のように状態が定まった後は、インバ
ータＩＮオには電流は流れない。逆に、ノードＮ３コが
＠Ｌ”レベルでＮチャネルＭＯ３）ランリスタＴＲ１が
オフ状態になったときは、インバータＩＮＫの出力Ｑは
“Ｈ″レベルなるので、ＰチャネルトランジスタＴ Ｒ
ａはオフ状態となる。したがって、ノードＮ３．は、電
源電圧ＶＣＣの供給もグラウンド電位ＧＮＤの供給も受
けられない状態となる。この状態では、ノードＮ ３ｍ
の電位は、ノードＮ、の浮遊容量に貯えられた電荷によ
って保持されているだけである。ノードＮ３ｍの絶縁性
は完全ではないので、電位は“Ｌ”レベルに固定されな
い、ただし、ノードＮ、の電位が、インバータＩＮＫを
構成するＮチャネルトランジスタＴＲｔの閾値以上に上
昇すると、インバータＩＮｔに流れる電源を流はいつき
に増大する。
以上は、第４図のクロック発生装置において、クロック
人力ＣＬＫを″Ｌルベルに固定し、た場合について説明
したが“Ｈ”レベルに固定した場合はマスタクロックＣ
Ｋ、が“Ｌ−’レベルに固定されるとともにスレーブク
ロックＣＫ２が“Ｈ″レベル固定され、先に説明したの
と同様の理由により、今度は第３図のインバータＩＮ、
の方に流れるＸＳ電流が増大することになる。
人力ＣＬＫを″Ｌルベルに固定し、た場合について説明
したが“Ｈ”レベルに固定した場合はマスタクロックＣ
Ｋ、が“Ｌ−’レベルに固定されるとともにスレーブク
ロックＣＫ２が“Ｈ″レベル固定され、先に説明したの
と同様の理由により、今度は第３図のインバータＩＮ、
の方に流れるＸＳ電流が増大することになる。
したがって、第４図のクロック発生装置のクロック人力
ＣＬＫを“Ｌ″レベルよび“Ｈ”レベルのいずれか一方
に固定しても、インバータＩＮ。
ＣＬＫを“Ｌ″レベルよび“Ｈ”レベルのいずれか一方
に固定しても、インバータＩＮ。
もしくはインバータＩＮ、に大きな電源電流が流れるこ
とになる。そのために、プロセス不良に起因した電源リ
ーク電流を電源端子にて測定しようとしても、前記のイ
ンバータＩ Ｎ＋、 Ｉ Ｎｔに圧倒的に流れる電源電
流に電源リーク電流が埋もれてしまい、電源リーク電流
を精度よく測定することが不可能であった。
とになる。そのために、プロセス不良に起因した電源リ
ーク電流を電源端子にて測定しようとしても、前記のイ
ンバータＩ Ｎ＋、 Ｉ Ｎｔに圧倒的に流れる電源電
流に電源リーク電流が埋もれてしまい、電源リーク電流
を精度よく測定することが不可能であった。
したがって、この発明の目的は、マスタ・スレーブ型フ
リップフロップのプロセス不良に起因した電源リーク電
流を高精度に測定させることができるクロック発生装置
を提供することである。
リップフロップのプロセス不良に起因した電源リーク電
流を高精度に測定させることができるクロック発生装置
を提供することである。
この発明のクロック発生装置は、ダイナミックなマスタ
・スレーブ型フリップフロ７ブに対してマスタクロック
およびマスタクロツタと逆相のスレーブクロックを供給
するものに、マスタクロックとスレーブクロックとを同
相の状態で一方のレベルに固定する制御手段を付設して
いる。
・スレーブ型フリップフロ７ブに対してマスタクロック
およびマスタクロツタと逆相のスレーブクロックを供給
するものに、マスタクロックとスレーブクロックとを同
相の状態で一方のレベルに固定する制御手段を付設して
いる。
この発明の構成によれば、制御手段によってマスタクロ
ツタとスレーブクロックとを同相の状態で一方のレベル
に固定することができ、したがってダイナミックなマス
タ・スレーブ型フリップフロップの各ノードを“Ｈ”ま
たは“Ｌ”に固定することができ、ダイナミックなマス
タ・スレーブ型フリップフロップを疑似的にスタティッ
クな状態とすることができる。この結果、ダイナミック
なマスタ・スレーブ型フリップフロップに流れる電源電
流を原理的には零にすることができる。したがって、プ
ロセス不良を判定するためのパラメータの一つであるマ
スタ・スレーブ型フリップフロップの電源リーク電流を
精度よく測定させることができる。
ツタとスレーブクロックとを同相の状態で一方のレベル
に固定することができ、したがってダイナミックなマス
タ・スレーブ型フリップフロップの各ノードを“Ｈ”ま
たは“Ｌ”に固定することができ、ダイナミックなマス
タ・スレーブ型フリップフロップを疑似的にスタティッ
クな状態とすることができる。この結果、ダイナミック
なマスタ・スレーブ型フリップフロップに流れる電源電
流を原理的には零にすることができる。したがって、プ
ロセス不良を判定するためのパラメータの一つであるマ
スタ・スレーブ型フリップフロップの電源リーク電流を
精度よく測定させることができる。
この発明の第１の実施例を第１図に基づいて説明する。
このクロック発生装置は、第１図に示すように、第４図
の構成に対し、マスタクロツタＣＫＩ とスレーブクロ
ックＣＫ、とを同相の状態で一方のレベルに固定する制
御手段ＣＲ，を付設している。制御手段ＣＲ＋ は、第
４図における否定口ＩａＮ Ｔ ？、 Ｎ Ｔ ｒ ＊
に代えて用いた否定論理積回路ＮＡｓ、ＮＡ４と否定回
路Ｎ Ｔ ｔとからなり、否定回路Ｎ Ｔ ｚに加える
試験入力ＴＥＳＴによってマスタクロックＣＫ、および
スレーブクロックＣＫｚの状態に切り替える。Ｎ、、〜
Ｎ１．はノードである。
の構成に対し、マスタクロツタＣＫＩ とスレーブクロ
ックＣＫ、とを同相の状態で一方のレベルに固定する制
御手段ＣＲ，を付設している。制御手段ＣＲ＋ は、第
４図における否定口ＩａＮ Ｔ ？、 Ｎ Ｔ ｒ ＊
に代えて用いた否定論理積回路ＮＡｓ、ＮＡ４と否定回
路Ｎ Ｔ ｔとからなり、否定回路Ｎ Ｔ ｚに加える
試験入力ＴＥＳＴによってマスタクロックＣＫ、および
スレーブクロックＣＫｚの状態に切り替える。Ｎ、、〜
Ｎ１．はノードである。
上記以外の構成は第４図と同様である。
第１図の回路の場合には、試験入力ＴＥＳＴを“Ｌ”に
すると、否定論理積回路ＮＡＰ、ＮＡ４の出力であるノ
ードＮ１１． Ｎｌｈのレベルは、それぞれノードＮ
＋＊、Ｎ＋ｓのレベルを反転したものとなり、第４図の
構成と同じように動作し、スレーブクロックＣＫ、はマ
スタクロックＣＫ、ｌ と逆相となった状態で、クロッ
ク人力ＣＬＫに加えられる基準クロック信号に応じてレ
ベルを変化させる。
すると、否定論理積回路ＮＡＰ、ＮＡ４の出力であるノ
ードＮ１１． Ｎｌｈのレベルは、それぞれノードＮ
＋＊、Ｎ＋ｓのレベルを反転したものとなり、第４図の
構成と同じように動作し、スレーブクロックＣＫ、はマ
スタクロックＣＫ、ｌ と逆相となった状態で、クロッ
ク人力ＣＬＫに加えられる基準クロック信号に応じてレ
ベルを変化させる。
一方、試験入力ＴＥＳＴを“Ｈ”にすると、否定論理積
回路ＮＡ、、ＮＡ４の出力であるノードＮ、、、Ｎ、、
のレベルは、ノードＮ、、、Ｎ、、のレベルに係わらず
、基準クロック信号のレベル変化に係わらず、両方とも
“Ｈ”の状態に固定される。
回路ＮＡ、、ＮＡ４の出力であるノードＮ、、、Ｎ、、
のレベルは、ノードＮ、、、Ｎ、、のレベルに係わらず
、基準クロック信号のレベル変化に係わらず、両方とも
“Ｈ”の状態に固定される。
この実施例によれば、試験人力ＴＥＳＴを“Ｈ”にする
と、制御手段ＣＲ＋によってマスタクロックＣＫ、とス
レーブクロックＣＫ、とが共に“Ｈ″の状態に固定され
るので、第３図に示したダイナミックなマスタ・スレー
ブ型フリップフロップを疑似的にスタティックな状態と
することが可能である。スタティックな状態におけるマ
スタ・スレーブ型フリップフロップの電源電流は、原理
的には零であるので、スタティックな状態において電源
を流を測定すれば、プロセス不良に起因する電源リーク
電流を精度良く測定できることになる。
と、制御手段ＣＲ＋によってマスタクロックＣＫ、とス
レーブクロックＣＫ、とが共に“Ｈ″の状態に固定され
るので、第３図に示したダイナミックなマスタ・スレー
ブ型フリップフロップを疑似的にスタティックな状態と
することが可能である。スタティックな状態におけるマ
スタ・スレーブ型フリップフロップの電源電流は、原理
的には零であるので、スタティックな状態において電源
を流を測定すれば、プロセス不良に起因する電源リーク
電流を精度良く測定できることになる。
この電源リーク電流の測定結果に基づいて集積回路装置
の中から不良品を取り除けば、ＣＭＯ３集積回路装置と
しての信鯨性を向上させることができる。また、電源リ
ーク電流の測定も、クロック発生装置からマスタ・スレ
ーブ型フリップフロップに供給するマスタクロツタＣＫ
、およびスレーブクロックＣＫ ｔを共に“Ｈ”レベル
に固定して電源電流を測定するという簡単な測定方法で
マスタ・スレーブ型フリ７プフリツプのプロセス不良に
起因する電源リーク電流の検出が可能となり、プロセス
に起因する不良を容易に識別することができ、集積回路
装置の検査時間を大幅に短縮することが可能となる。
の中から不良品を取り除けば、ＣＭＯ３集積回路装置と
しての信鯨性を向上させることができる。また、電源リ
ーク電流の測定も、クロック発生装置からマスタ・スレ
ーブ型フリップフロップに供給するマスタクロツタＣＫ
、およびスレーブクロックＣＫ ｔを共に“Ｈ”レベル
に固定して電源電流を測定するという簡単な測定方法で
マスタ・スレーブ型フリ７プフリツプのプロセス不良に
起因する電源リーク電流の検出が可能となり、プロセス
に起因する不良を容易に識別することができ、集積回路
装置の検査時間を大幅に短縮することが可能となる。
この発明の第２の実施例を第２図に基づいて説明する。
このクロック発生装置は、第２図に示すように、第４図
の構成に対し、マスタクロックＣＫＩ とスレーブクロ
ックＣＫｔとを同相の状態で一方のレベルに固定する制
御手段ｃＲｚを付設するとともに、固定レベルを°Ｈ７
とするために、第４図の回路に対して否定回路Ｎ Ｔ
ｔ、 Ｎ Ｔ ＊を追加している。
の構成に対し、マスタクロックＣＫＩ とスレーブクロ
ックＣＫｔとを同相の状態で一方のレベルに固定する制
御手段ｃＲｚを付設するとともに、固定レベルを°Ｈ７
とするために、第４図の回路に対して否定回路Ｎ Ｔ
ｔ、 Ｎ Ｔ ＊を追加している。
制御手段ＣＲ，は、第４図における否定回路Ｎ Ｔ Ｉ
Ｎ Ｔ Ｉ＊に代えて用いた否定論理和回路Ｎｏ、、
ＮＯ２からなり、否定論理和回路Ｎｏ、。
Ｎ Ｔ Ｉ＊に代えて用いた否定論理和回路Ｎｏ、、
ＮＯ２からなり、否定論理和回路Ｎｏ、。
ＮＯ８に加える試験人力ＴＥＳＴに応して、マスタクロ
ックＣＫ、およびスレーブクロックＣＫ。
ックＣＫ、およびスレーブクロックＣＫ。
の状態を切り替える。なお、Ｎ、１〜Ｎｔｑはノードで
ある。
ある。
上記以外の構成は第４図と同様である。
第２図の回路の場合には、試験入力ＴＥＳＴを“Ｌ”に
すると、否定論理和回路ＮＡ、、ＮＡ、の出力であるノ
ードＮ。、Ｎ８．のレベルは、それぞれノードＮｚｚ、
Ｎ＠６のレベルを反転したものとなり、第４図の構成と
同じように動作し、スレーブクロックＣＫ、はマスタク
ロックＣＫ、と逆相の状態で基準クロック信号に応じて
レベルを変化させる。
すると、否定論理和回路ＮＡ、、ＮＡ、の出力であるノ
ードＮ。、Ｎ８．のレベルは、それぞれノードＮｚｚ、
Ｎ＠６のレベルを反転したものとなり、第４図の構成と
同じように動作し、スレーブクロックＣＫ、はマスタク
ロックＣＫ、と逆相の状態で基準クロック信号に応じて
レベルを変化させる。
一方、試験人力ＴＥＳＴを“Ｈ”にすると、否定論理和
回路Ｎ Ｏ＋ 、 Ｎ Ｏｘの出力であるノードＮｔツ
、ＮＩのレベルは、ノードＮ、、、Ｎ、、のレベルに係
わらず、つまり基準クロック信号のレベル変化に係わら
ず、両方とも“Ｈ”の状態に固定される。
回路Ｎ Ｏ＋ 、 Ｎ Ｏｘの出力であるノードＮｔツ
、ＮＩのレベルは、ノードＮ、、、Ｎ、、のレベルに係
わらず、つまり基準クロック信号のレベル変化に係わら
ず、両方とも“Ｈ”の状態に固定される。
この実施例によれば、上記第１の実施例と同様に、第３
図に示したダイナミックなマスタ・スレーブ型フリップ
フロップに流れる電源電流を遮断することができ、プロ
セス不良に起因するマスタ・スレーブ型フリップフロッ
プのｉｉ電源リーク電流精度よく測定させることができ
、上記実施例と同様の作用効果を達成できる。
図に示したダイナミックなマスタ・スレーブ型フリップ
フロップに流れる電源電流を遮断することができ、プロ
セス不良に起因するマスタ・スレーブ型フリップフロッ
プのｉｉ電源リーク電流精度よく測定させることができ
、上記実施例と同様の作用効果を達成できる。
なお、上記各実施例では、マスタクロックおよびスレー
ブクロックの固定レベルは“Ｈｌに設定したが、マスタ
・スレーブ型フリップフロップの構成によっては、マス
タクロックおよびスレーブクロックの固定レベルを“Ｌ
“に設定する場合もある。
ブクロックの固定レベルは“Ｈｌに設定したが、マスタ
・スレーブ型フリップフロップの構成によっては、マス
タクロックおよびスレーブクロックの固定レベルを“Ｌ
“に設定する場合もある。
この発明のクロック発生装置によれば、制御手段によっ
てマスタクロックとスレーブクロックとを同相の状態で
一方のレベルに固定することができ、したがってダイナ
ミックなマスタ・スレーブ型フリッププロップの各ノー
ドを“Ｈ″または“Ｌ”に固定することができる。この
結果、ダイナミンクなマスタ・スレーブ型フリップフロ
ップを疑僚的にスタティックな状態として電源を流を原
理的に零にすることができ、プロセス不良を判定するた
めのパラメータの一つであるマスタ・スレーブ型フリッ
ププロップの電源リーク電流を精度よく測定させること
ができる。
てマスタクロックとスレーブクロックとを同相の状態で
一方のレベルに固定することができ、したがってダイナ
ミックなマスタ・スレーブ型フリッププロップの各ノー
ドを“Ｈ″または“Ｌ”に固定することができる。この
結果、ダイナミンクなマスタ・スレーブ型フリップフロ
ップを疑僚的にスタティックな状態として電源を流を原
理的に零にすることができ、プロセス不良を判定するた
めのパラメータの一つであるマスタ・スレーブ型フリッ
ププロップの電源リーク電流を精度よく測定させること
ができる。
第１図はこの発明の第１の実施例のクロック発生装置の
構成を示す回路図、第２図はこの発明の第２の実施例の
クロック発生装置の構成を示す回路図、第３図はマスタ
・スレーブ型フリップフロップの構成を示す回路図、第
４図はクロック発生装置の従来例の構成を示す回路であ
る。 ＣＲ，・・・制御手段 第 図 第 図 ＣＲ２ｆｉ’贋手以
構成を示す回路図、第２図はこの発明の第２の実施例の
クロック発生装置の構成を示す回路図、第３図はマスタ
・スレーブ型フリップフロップの構成を示す回路図、第
４図はクロック発生装置の従来例の構成を示す回路であ
る。 ＣＲ，・・・制御手段 第 図 第 図 ＣＲ２ｆｉ’贋手以
Claims (1)
- 【特許請求の範囲】 ダイナミックなマスタ・スレーブ型フリップフロップに
対してマスタクロックおよびマスタクロックと逆相のス
レーブクロックを供給するクロック発生装置であって、 前記マスタクロックと前記スレーブクロックとを同相の
状態で一方のレベルに固定する制御手段を設けたことを
特徴とするクロック発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2133530A JPH0427211A (ja) | 1990-05-22 | 1990-05-22 | クロック発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2133530A JPH0427211A (ja) | 1990-05-22 | 1990-05-22 | クロック発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0427211A true JPH0427211A (ja) | 1992-01-30 |
Family
ID=15106955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2133530A Pending JPH0427211A (ja) | 1990-05-22 | 1990-05-22 | クロック発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0427211A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190136829A (ko) * | 2018-05-31 | 2019-12-10 | 에스케이하이닉스 주식회사 | 반도체 장치 |
-
1990
- 1990-05-22 JP JP2133530A patent/JPH0427211A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190136829A (ko) * | 2018-05-31 | 2019-12-10 | 에스케이하이닉스 주식회사 | 반도체 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7205854B2 (en) | On-chip transistor degradation monitoring | |
| US8847604B2 (en) | Semiconductor device with a test circuit and a reference circuit | |
| CN108474820A (zh) | 用于计量系统的参考电路 | |
| JP2009147221A (ja) | 半導体装置 | |
| KR100197383B1 (ko) | 집적 회로 클럭킹 회로 장치 | |
| US7480841B2 (en) | Semiconductor integrated circuit which properly executes an operational test of a circuit under test in the semiconductor integrated circuit | |
| US8209573B2 (en) | Sequential element low power scan implementation | |
| JP2776549B2 (ja) | 半導体集積回路 | |
| Ghosh et al. | A novel delay fault testing methodology using low-overhead built-in delay sensor | |
| JP3157683B2 (ja) | 半導体集積回路の静止時電流測定法、半導体集積回路 | |
| JPH0427211A (ja) | クロック発生装置 | |
| US7650550B2 (en) | Over temperature detection apparatus and method thereof | |
| JP3225528B2 (ja) | レジスタ回路 | |
| JP2985829B2 (ja) | 半導体集積回路 | |
| US11088683B1 (en) | Reconfigurable clock flipping scheme for duty cycle measurement | |
| JPH0448277A (ja) | 半導体集積回路 | |
| JPH0468714A (ja) | 半導体集積回路装置 | |
| US8618856B1 (en) | Shadow latch | |
| EP3388849B1 (en) | Magnetic probe based test method for spintronic technologies | |
| JP2023527258A (ja) | タイミングイベント検出器、超小型電子回路、及びタイミングイベント検出方法 | |
| JP2701780B2 (ja) | 半導体集積回路 | |
| JPH03156389A (ja) | テスト入力回路 | |
| Kurian et al. | A Novel Power Management Save-Restore Flow Architecture using Calibrated Ring Oscillator Clock Generation | |
| Vinnakota et al. | Fault detection in DCVS circuits | |
| Zhang et al. | Coda: A concurrent online delay measurement architecture for critical paths |