JPH04271157A - Semiconductor package - Google Patents

Semiconductor package

Info

Publication number
JPH04271157A
JPH04271157A JP3264991A JP3264991A JPH04271157A JP H04271157 A JPH04271157 A JP H04271157A JP 3264991 A JP3264991 A JP 3264991A JP 3264991 A JP3264991 A JP 3264991A JP H04271157 A JPH04271157 A JP H04271157A
Authority
JP
Japan
Prior art keywords
external electrode
electrode lead
semiconductor package
flat package
electrode leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3264991A
Other languages
Japanese (ja)
Inventor
Mitsuru Hatomura
鳩村　充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3264991A priority Critical patent/JPH04271157A/en
Publication of JPH04271157A publication Critical patent/JPH04271157A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To prevent deformation of outer electrode leads 6a of a flat package, to eliminate a lead forming step, and further to reduce in size the package. CONSTITUTION:Outer electrode leads 6a of a flat package are formed in a columnar shape, and protrude downward from a lower surface of molding resin 1.

Description

【発明の詳細な説明】[Detailed description of the invention]

【０００１】0001

【産業上の利用分野】この発明は、ＩＣなどの半導体パ
ッケージに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor packages such as ICs.

【０００２】0002

【従来の技術】図５は従来の半導体デバイスのフラット
パッケージを示す外観図であり、図６は図５のフラット
パッケージを示す断面図である。同図に示すように、ケ
ース（モールド樹脂）１内において、ＩＣチップ２が接
合剤３によってダイパッド４上にダイボンドされており
、このＩＣチップ２が金線５によって外部電極リード６
（ＧＵＬＬ−ＷＩＮＧタイプ）に接続されている。また
、この外部電極リード６の一部はモールド樹脂１の外部
に突出している。2. Description of the Related Art FIG. 5 is an external view of a conventional flat package for a semiconductor device, and FIG. 6 is a sectional view of the flat package of FIG. As shown in the figure, in a case (molded resin) 1, an IC chip 2 is die-bonded onto a die pad 4 using a bonding agent 3, and this IC chip 2 is bonded to an external electrode lead 4 using a gold wire 5.
(GULL-WING type). Further, a portion of this external electrode lead 6 protrudes outside the mold resin 1.

【０００３】次にこの半導体デバイスの製造工程の概略
について説明する。まず、ＩＣチップ２をリードフレー
ムのダイパッド４上にＰｂ−Ｓｎ系半田などの接合剤３
によってダイボンドする。Next, the outline of the manufacturing process of this semiconductor device will be explained. First, the IC chip 2 is placed on the die pad 4 of the lead frame using a bonding agent 3 such as Pb-Sn solder.
Die bond by.

【０００４】次に、ＩＣチップ２と外部電極リード６と
を金線５によってワイヤボンディングする。Next, the IC chip 2 and the external electrode leads 6 are wire-bonded using the gold wire 5.

【０００５】また、ＩＣチップ２，金線５，ダイパッド
４すべてと外部電極リード６の一部をモールド樹脂１で
モールドする。Further, the IC chip 2, the gold wire 5, all the die pads 4, and a part of the external electrode leads 6 are molded with the molding resin 1.

【０００６】最後に、外部電極リード６をリードフォー
ミング機によりリード加工する。Finally, the external electrode leads 6 are formed into leads using a lead forming machine.

【０００７】[0007]

【発明が解決しようとする課題】従来の半導体パッケー
ジは以上のように構成されているので、次のような問題
点があった。 ■．ＩＣソケットへの出し入れ及びハンドリングなどで
外部電極リード６のリード曲りが発生し、手直しをしな
ければならない。 ■．外部電極リード６を所定の形状に加工するリードフ
ォーミング工程が必要であった。 ■．最近の傾向では、半導体パッケージの小型化が要求
されているが、上記のような従来の半導体パッケージの
外部電極リード６の形状ではこれが困難であった。Since the conventional semiconductor package is constructed as described above, it has the following problems. ■． When the external electrode lead 6 is inserted into and removed from the IC socket and handled, the external electrode lead 6 becomes bent and must be repaired. ■． A lead forming process was required to process the external electrode leads 6 into a predetermined shape. ■． Recent trends call for miniaturization of semiconductor packages, but this has been difficult with the shape of the external electrode leads 6 of conventional semiconductor packages as described above.

【０００８】この発明は以上のような問題点を解決する
ためになされたもので、 ■．外部電極リードに外力が加わっても外部電極リード
のリード曲りが発生しにくい。 ■．外部電極リードを加工する際のリードフォーミング
工程が不要である。 ■．半導体パッケージの小型化が容易にできる。 ような半導体パッケージを得ることを目的としている。[0008] This invention was made to solve the above-mentioned problems, and includes: (1). Even if an external force is applied to the external electrode lead, bending of the external electrode lead is unlikely to occur. ■． There is no need for a lead forming process when processing external electrode leads. ■． Semiconductor packages can be easily miniaturized. The aim is to obtain such a semiconductor package.

【０００９】[0009]

【課題を解決するための手段】この発明にかかる半導体
パッケージは、外部電極リードを有する半導体パッケー
ジにおいて、外部電極リードがこの半導体パッケージの
ケースの下面に突出しており、かつ外部電極リードの少
なくとも突出部分を柱状にして構成されている。[Means for Solving the Problems] A semiconductor package according to the present invention is a semiconductor package having external electrode leads, wherein the external electrode leads protrude from the lower surface of the case of the semiconductor package, and at least the protruding portions of the external electrode leads. It is composed of columns.

【００１０】0010

【作用】この発明においては、半導体パッケージの外部
電極リードがこの半導体パッケージのケースの下面に突
出しており、かつ外部電極リードの少なくとも突出部分
を柱状にしたので、外部電極リードの変形が発生しにく
く、リードフォーミング工程も不要で、半導体パッケー
ジとしての小型化が計れる。[Operation] In this invention, the external electrode leads of the semiconductor package protrude from the lower surface of the case of the semiconductor package, and at least the protruding portions of the external electrode leads are made columnar, so deformation of the external electrode leads is less likely to occur. , there is no need for a lead forming process, and it is possible to miniaturize the semiconductor package.

【００１１】[0011]

【実施例】図１はこの発明による半導体パッケージの一
実施例であるフラットパッケージの概略を示す断面図、
図２はこのフラットパッケージを基板に実装したときの
実装図である。同図に示すように、ケース（モールド樹
脂）１内において、ＩＣチップ２が接合剤３によってダ
イパッド４上にダイボンドされており、このＩＣチップ
２が金線５によって外部電極リード６ａに接続されてい
る。また、この外部電極リード６ａの一部はモールド樹
脂１の下面に下方向に突出している。なお、この外部電
極リード６ａは柱状あるいは棒状の形態を有している。[Embodiment] FIG. 1 is a sectional view schematically showing a flat package which is an embodiment of a semiconductor package according to the present invention.
FIG. 2 is a mounting diagram when this flat package is mounted on a board. As shown in the figure, in a case (molded resin) 1, an IC chip 2 is die-bonded onto a die pad 4 with a bonding agent 3, and this IC chip 2 is connected to an external electrode lead 6a with a gold wire 5. There is. Further, a portion of this external electrode lead 6a protrudes downward from the lower surface of the molded resin 1. Note that this external electrode lead 6a has a columnar or rod-like shape.

【００１２】この外部電極リード６ａが図２に示すよう
に基板７上の電極８に基板接合剤９によって電気的に接
続される。This external electrode lead 6a is electrically connected to an electrode 8 on a substrate 7 by a substrate bonding agent 9, as shown in FIG.

【００１３】次にこのフラットパッケージの製造工程に
ついて説明する。まず、ＩＣチップ２をダイパッド４上
に接合剤３によってダイボンドする。Next, the manufacturing process of this flat package will be explained. First, the IC chip 2 is die-bonded onto the die pad 4 using the bonding agent 3.

【００１４】次に、ＩＣチップ２と外部電極リード６ａ
とを金線５によってワイヤボンディングする。Next, the IC chip 2 and the external electrode lead 6a
are wire-bonded using gold wire 5.

【００１５】最後に、ＩＣチップ２，金線５，ダイパッ
ド４すべてと外部電極リード６ａの一部をモールド樹脂
１でモールドする。Finally, the IC chip 2, gold wire 5, die pad 4, and part of the external electrode lead 6a are molded with the molding resin 1.

【００１６】次にこの発明の他の実施例について説明す
る。図３はこの発明の他の実施例であるフラットパッケ
ージの概略を示す断面図、図４はこのフラットパッケー
ジを基板に実装したときの実装図である。Next, another embodiment of the present invention will be described. FIG. 3 is a cross-sectional view schematically showing a flat package according to another embodiment of the present invention, and FIG. 4 is a mounting diagram when this flat package is mounted on a board.

【００１７】この実施例でも、外部電極リード６ｂの一
部はモールド樹脂１の下面に下方向に突出しており、外
部電極リード６ｂのモールド樹脂１内の部分はＬ型の形
態を有しているが、外部電極リード６ｂは図１と同様に
柱状の形態を有している。なお、図３に示すフラットパ
ッケージの製造工程は図１に示したフラットパッケージ
の製造工程と同様である。In this embodiment as well, a part of the external electrode lead 6b protrudes downward from the lower surface of the molded resin 1, and the portion of the external electrode lead 6b inside the molded resin 1 has an L-shape. However, the external electrode lead 6b has a columnar shape as in FIG. Note that the manufacturing process of the flat package shown in FIG. 3 is similar to the manufacturing process of the flat package shown in FIG.

【００１８】以上のように、両実施例とも外部電極リー
ド６ａ，６ｂは柱状の形態を有しており、モールド樹脂
１の下面に下方向に突出しているので、板状の外部電極
リード６がモールド樹脂１の横方向に突出している従来
のフラットパッケージと比較して、外部電極リードの強
度が増し、ハンドリングなどによる外部電極リード６ａ
，６ｂのリード曲りの発生が少なくなり、手直しが不要
になるとともに、リードフォーミング工程の省略が可能
になる。As described above, in both embodiments, the external electrode leads 6a and 6b have a columnar shape and protrude downward from the bottom surface of the molded resin 1, so that the plate-shaped external electrode leads 6 Compared to a conventional flat package in which the molded resin 1 protrudes in the lateral direction, the strength of the external electrode leads is increased, and the external electrode leads 6a are easy to handle.
, 6b is less likely to occur, making rework unnecessary and making it possible to omit the lead forming process.

【００１９】また、基板７への実装面積が小さくなるこ
とからフラットパッケージとしての小形化も計れ、集積
度を増すことができる。Furthermore, since the mounting area on the substrate 7 is reduced, the size of the flat package can be reduced, and the degree of integration can be increased.

【００２０】[0020]

【発明の効果】以上のように、この発明によれば、外部
電極リードを有する半導体パッケージにおいて、外部電
極リードがこの半導体パッケージのケースの下面に突出
しており、かつ外部電極リードの少なくとも突出部分を
柱状にしたので、外部からの応力によって外部電極リー
ドが変形しにくく、リードフォーミング工程も不要で、
半導体パッケージとしての小型化が計れるという効果が
ある。As described above, according to the present invention, in a semiconductor package having an external electrode lead, the external electrode lead protrudes from the lower surface of the case of the semiconductor package, and at least the protruding portion of the external electrode lead is Because it is columnar, the external electrode lead is less likely to deform due to external stress, and there is no need for a lead forming process.
This has the effect of making it possible to miniaturize the semiconductor package.

【図面の簡単な説明】[Brief explanation of the drawing]

【図１】この発明の一実施例を示すフラットパッケージ
の断面図である。FIG. 1 is a sectional view of a flat package showing an embodiment of the present invention.

【図２】図１に示すフラットパッケージを基板に実装し
た時の実装図である。FIG. 2 is a mounting diagram when the flat package shown in FIG. 1 is mounted on a board.

【図３】この発明の他の実施例を示すフラットパッケー
ジの断面図である。FIG. 3 is a sectional view of a flat package showing another embodiment of the invention.

【図４】図３に示すフラットパッケージを基板に実装し
た時の実装図である。FIG. 4 is a mounting diagram when the flat package shown in FIG. 3 is mounted on a board.

【図５】従来のフラットパッケージを示す斜視図である
。FIG. 5 is a perspective view showing a conventional flat package.

【図６】図５に示すフラットパッケージの断面図である
。FIG. 6 is a cross-sectional view of the flat package shown in FIG. 5.

【符号の説明】[Explanation of symbols]

１　　モールド樹脂 ２　　ＩＣチップ ６ａ，６ｂ　　外部電極リード 1 Mold resin 2 IC chip 6a, 6b External electrode lead

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】　　外部電極リードを有する半導体パッケ
ージであって、前記外部電極リードが前記半導体パッケ
ージのケースの下面に突出しており、かつ前記外部電極
リードの少なくとも突出部分を柱状にしたことを特徴と
する半導体パッケージ。1. A semiconductor package having an external electrode lead, characterized in that the external electrode lead protrudes from a lower surface of a case of the semiconductor package, and at least a protruding portion of the external electrode lead is columnar. semiconductor package.
JP3264991A 1991-02-27 1991-02-27 Semiconductor package Pending JPH04271157A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3264991A JPH04271157A (en) 1991-02-27 1991-02-27 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3264991A JPH04271157A (en) 1991-02-27 1991-02-27 Semiconductor package

Publications (1)

Publication Number Publication Date
JPH04271157A true JPH04271157A (en) 1992-09-28

Family

ID=12364710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3264991A Pending JPH04271157A (en) 1991-02-27 1991-02-27 Semiconductor package

Country Status (1)

Country Link
JP (1) JPH04271157A (en)

Similar Documents

Publication Publication Date Title
US6084292A (en) Lead frame and semiconductor device using the lead frame
JPH08222681A (en) Resin sealed semiconductor device
US6864423B2 (en) Bump chip lead frame and package
JPH1167809A (en) Semiconductor device
JP3075617B2 (en) Semiconductor integrated circuit device
US6921967B2 (en) Reinforced die pad support structure
JP2000349222A (en) Lead frame and semiconductor package
JPH0582582A (en) Semiconductor device
JPH04271157A (en) Semiconductor package
JP2000196005A (en) Semiconductor device
JP2001177007A (en) Semiconductor device and manufacturing method thereof
JP2876846B2 (en) Resin-sealed semiconductor device
JPH0653399A (en) Resin-sealed semiconductor device
JP3195515B2 (en) Semiconductor device and manufacturing method thereof
JP2003188332A (en) Semiconductor device and its manufacturing method
JP2000223611A (en) Lead frame for bga
JP2527503B2 (en) Lead frame and manufacturing method thereof
KR200172710Y1 (en) Chip size package
KR100481927B1 (en) Semiconductor Package and Manufacturing Method
JP2513044Y2 (en) Semiconductor device
KR950000516B1 (en) Semiconductor assembly device
JP2001358279A (en) Semiconductor device and lead frame
JPH08130286A (en) Semiconductor device
JPH03250657A (en) Resin-sealed semiconductor device with both surfaces packaged
JPH0194643A (en) Semiconductor device and manufacture thereof