JPH0426789B2 - - Google Patents

Info

Publication number
JPH0426789B2
JPH0426789B2 JP63323301A JP32330188A JPH0426789B2 JP H0426789 B2 JPH0426789 B2 JP H0426789B2 JP 63323301 A JP63323301 A JP 63323301A JP 32330188 A JP32330188 A JP 32330188A JP H0426789 B2 JPH0426789 B2 JP H0426789B2
Authority
JP
Japan
Prior art keywords
substrate
temperature
glass substrate
film
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63323301A
Other languages
Japanese (ja)
Other versions
JPH02363A (en
Inventor
Makoto Matsui
Yasuhiro Shiraki
Yoshifumi Katayama
Toshihisa Tsukada
Eiichi Maruyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63323301A priority Critical patent/JPH02363A/en
Publication of JPH02363A publication Critical patent/JPH02363A/en
Publication of JPH0426789B2 publication Critical patent/JPH0426789B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Light Receiving Elements (AREA)

Description

【発明の詳細な説明】 [発明の利用分野] 本発明は、透光性の基板上に形成した半導体装
置に係り、例えば、フアクシミリ用の自己走査型
光電変換装置や液晶平面表示装置等の画像デバイ
スに関する。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a semiconductor device formed on a light-transmitting substrate, such as a self-scanning photoelectric conversion device for facsimile, a liquid crystal flat display device, etc. Regarding devices.

[発明の背景] 大面積もしくは長尺の画像デバイスの開発の本
格化にともなつて、大面積もしくは長尺の能動素
子アレイの出現が要望されている。
[Background of the Invention] With the full-scale development of large area or long image devices, there is a demand for large area or long active element arrays.

例えば、最近、フアクシミリ装置の送信部にお
ける画像読み取りのための一次受光素子アレイの
長尺化が試みられている。従来は、一次元受光素
子アレイとしては、MOS型もしくはCCD型(電
荷転送型)のシリコン・センサが用いられてい
る。しかしセンサ長は現状で30mm、技術的に作製
し得るセンサ長の限界は、作製し得る単結晶シリ
コンウエーフアの大きさによつてきまり、125mm
程度である。いずれにしても、レンズ光学系を用
いて像を縮小し、原稿幅(例えばA4判で、210
mm)より短いセンサで読み取る方式を採らざるを
得ない。この場合光路長が例えば200mmと長く、
これが装置の小型化を阻む主要な原因となつてい
る。最近、装置の小型化を目的として、密着読み
取り方式の一次元受光素子アレイの開発が本格化
してきた。これは、シリコン・センサに代つて、
Se−As−Ts系、もしくはCdS等の薄膜ホトダイ
オードアレイを用いることによつて原稿幅と等し
い長さの一次元センサを実現し、原稿とセンサと
を密着させて像を読み取る方式である。この方式
ではレンズ光学系を用いないので装置の小型化が
可能になるほか、光学系の調整が容易であるこ
と、レンズの周辺部のボケの問題がないこと、、
高分解能が可能であること等の特長がある。しか
し、長尺の能動素子アレイとして適当なものがな
いために、センサ部と走査回路部とを一体化した
長尺の自己走査型センサの実現が困難であり、こ
のことが密着読み取り方式の長尺センサの実用化
に大きな障害となつている。自己走査型の長尺セ
ンサを実現するために、これに適した長尺能動素
子アレイの開発が待たれている。
For example, recently, attempts have been made to lengthen the primary light receiving element array for image reading in the transmitting section of a facsimile machine. Conventionally, a MOS type or CCD type (charge transfer type) silicon sensor has been used as a one-dimensional light receiving element array. However, the sensor length is currently 30 mm, and the limit of the sensor length that can be produced technically is determined by the size of the single crystal silicon wafer that can be produced, and is 125 mm.
That's about it. In any case, the image is reduced using a lens optical system, and the document width (for example, A4 size, 210
There is no choice but to adopt a method of reading with a shorter sensor (mm). In this case, the optical path length is long, for example 200 mm,
This is a major cause that prevents miniaturization of devices. Recently, with the aim of downsizing devices, development of one-dimensional photodetector arrays using close-contact reading has gained momentum. This replaces silicon sensors.
This method uses a thin film photodiode array such as Se-As-Ts or CdS to realize a one-dimensional sensor with a length equal to the width of the original, and reads the image by bringing the original into close contact with the sensor. This method does not use a lens optical system, so the device can be made smaller, the optical system is easy to adjust, and there is no problem with blurring around the lens.
It has the advantage of being capable of high resolution. However, because there is no suitable long active element array, it is difficult to realize a long self-scanning sensor that integrates the sensor part and the scanning circuit part, and this makes the contact reading method long. This is a major obstacle to the practical application of shaku sensors. In order to realize a self-scanning long sensor, the development of a long active element array suitable for this purpose is awaited.

また、別の例としては、従来のブラヌン管に代
る薄型の画像表示装置として、液晶表示装置やエ
レクトロルミネツセンス表示装置の開発がある。
既に、CdSe等の薄膜トランジスタ・アレイと組
み合わせた表示装置の試作やシリコン走査回路と
組み合わせた表示装置の試作が行なわれている。
前者の場合は、欠陥のない薄膜トランジスタ・ア
レイが実現できないことや薄膜トランジスタの動
作特性が不安定であること等の問題がある。ま
た、後者の場合は、作製し得る単結晶シリコンウ
エーフアの大きさに限度があるために、現状では
素子寸法の最大限界が75mm×79mmであり、平面テ
レビへの応用を考えた場合小さすぎるという欠点
がある。液晶表示装置やエレクトロルミネツセン
ス表示装置を平面テレビへ応用するためにも、適
当な大面積の能動素子アレイの開発が待たれてい
る。
Further, as another example, liquid crystal display devices and electroluminescent display devices have been developed as thin image display devices to replace the conventional Brannun tube.
Prototypes of display devices combined with CdSe or other thin film transistor arrays and display devices combined with silicon scanning circuits have already been made.
In the former case, there are problems such as the inability to realize a defect-free thin film transistor array and the unstable operating characteristics of the thin film transistors. In the latter case, there is a limit to the size of single-crystal silicon wafers that can be manufactured, so currently the maximum element size limit is 75 mm x 79 mm, which is too small when considering application to flat TVs. There is a drawback. In order to apply liquid crystal display devices and electroluminescent display devices to flat panel televisions, the development of a suitably large-area active element array is awaited.

[発明の概要] 本発明の目的は、能動特性が良好でかつ安定で
あり、かつ大面積もしくは長尺の能動素子アレイ
を用いた画像デバイスを提供することにある。更
に構造的には、素子側と基板側とのいずれからの
光入射をも可能にするような画像デバイスを提供
しようとするものである。
[Summary of the Invention] An object of the present invention is to provide an image device that has good and stable active characteristics and uses a large-area or long active element array. Furthermore, in terms of structure, the present invention aims to provide an image device that allows light to enter from either the element side or the substrate side.

本発明は、非晶質ガラス基板と、該非晶質ガラ
ス基板上に設けられた受光素子アレイと、上記非
晶質ガラス基板上に設けられたシリコンを主体と
する多結晶膜と、該シリコンを主体とする多結晶
膜に形成された能動素子アレイとを有する光電変
換装置において、上記非晶質ガラス基板の軟化す
る温度が820℃以下であり、上記非晶質ガラス基
板の長さは125mmより長く、かつ、上記シリコン
を主体とする多結晶膜のキヤリアの易動度は1
cm2/V・sec以上である光電変換装置であり、更
に非晶質ガラス基板の軟化する温度が780℃以下
である上記光電変換装置であり、更に、上記非晶
質ガラス基板の軟化する温度が630℃以下である
上記光電変換装置であり、更に上記非晶質ガラス
基板は透光性である光電変換装置である。
The present invention provides an amorphous glass substrate, a light receiving element array provided on the amorphous glass substrate, a polycrystalline film mainly made of silicon provided on the amorphous glass substrate, and a polycrystalline film mainly made of silicon. In a photoelectric conversion device having an active element array formed on a polycrystalline film as a main body, the softening temperature of the amorphous glass substrate is 820°C or less, and the length of the amorphous glass substrate is less than 125 mm. The carrier mobility of the long, silicon-based polycrystalline film is 1.
cm 2 /V・sec or higher, and the photoelectric conversion device has a softening temperature of the amorphous glass substrate of 780° C. or lower, and further has a softening temperature of the amorphous glass substrate of 780° C. or lower. is 630° C. or lower, and the amorphous glass substrate is translucent.

本発明においては、ガラス基板もしくはAl2O3
のセラミツクス基板等の上に、その基板の使用温
度範囲内の(例えば、ガラスの場合は軟化点温度
より低い)基板温度で多結晶シリコン膜を形成
し、この多結晶シリコン膜を素材として半導体装
置を形成する方式を採用する。ここで、基板と
は、それ自体で物理的強度を有し、自身を支え得
るものを言う。本発明ではガラス等の透光性の基
板を用いる。
In the present invention, a glass substrate or Al 2 O 3
A polycrystalline silicon film is formed on a ceramic substrate, etc. at a substrate temperature within the operating temperature range of the substrate (for example, lower than the softening point temperature in the case of glass), and a semiconductor device is manufactured using this polycrystalline silicon film as a material. Adopt a method to form a Here, the term "substrate" refers to something that has physical strength by itself and can support itself. In the present invention, a transparent substrate such as glass is used.

大面積もしくは長尺の半導体装置を得るために
は、単結晶材料を用いることができないことは前
述の通りである。また、良好な動作特性を得るた
めには易動度が1cm2/V・sec程度以上の材料を
用いる必要があるので、易動度の低い非晶質材料
もまた不適当である。従つて、大面積化が可能で
あつて、、かつ易動度が1cm2/V・sec程度以上で
あることから、多結晶材料を素材として用いる必
要がある。多結晶材料のうちでも、多結晶シリコ
ンは、理化学的性質が半導体装置への応用に適し
ており、また高度に発達したシリコン半導体工業
の技術をそのまま、もしくは僅かに修正して、利
用できるという長所があるので、本発明の半導体
材料として適している。
As mentioned above, single crystal materials cannot be used to obtain large area or long semiconductor devices. Further, in order to obtain good operating characteristics, it is necessary to use a material with a mobility of about 1 cm 2 /V·sec or more, so amorphous materials with low mobility are also inappropriate. Therefore, it is necessary to use a polycrystalline material as the material because it can be made into a large area and has a mobility of about 1 cm 2 /V·sec or more. Among polycrystalline materials, polycrystalline silicon has the advantage that its physical and chemical properties are suitable for application to semiconductor devices, and that the highly developed technology of the silicon semiconductor industry can be used as is or with slight modification. Therefore, it is suitable as the semiconductor material of the present invention.

また、特に、画像デバイスへ応用するために
は、ガラスのような透光性基板上に半導体装置を
形成できるような構造であることが望ましい。と
ころが、従来、易動度が1cm2/V・sec以上の多
結晶シリコン膜を得るためには、900℃以上の高
温の工程を経ねばならなかつた。例えば、低温気
相成長法によると880℃の成長温度で形成した多
結晶シリコン膜の易動度は1cm2/V・sec未満で
ある。従つて、従来技術では、軟化点温度が630
℃の並ガラス上には勿論のこと、軟化点温度が
820℃の超硬質ガラス(JIS1級硬質ガラス)上に、
易動度が1cm2/V・sec以上の多結晶シリコン膜
を形成することは困難であつた。
In particular, for application to image devices, it is desirable to have a structure in which a semiconductor device can be formed on a transparent substrate such as glass. However, conventionally, in order to obtain a polycrystalline silicon film with a mobility of 1 cm 2 /V·sec or more, it was necessary to go through a process at a high temperature of 900° C. or more. For example, according to the low-temperature vapor phase growth method, the mobility of a polycrystalline silicon film formed at a growth temperature of 880° C. is less than 1 cm 2 /V·sec. Therefore, in the conventional technology, the softening point temperature is 630
Of course, the softening point temperature is
On top of 820℃ super hard glass (JIS class 1 hard glass),
It has been difficult to form a polycrystalline silicon film with a mobility of 1 cm 2 /V·sec or more.

本発明は、蒸着中の真空度が圧力で1×
10-8torr未満という高真空中で蒸着することによ
つて、使用ガラスの軟化点温度より低い基板温度
での真空蒸着によつて易動度が1cm2/V・sec以
上の多結晶シリコン膜を得る方法を提供する。特
に、蒸着中の残留気体中のO2は材料特性に悪影
響を及ぼすので、本発明では、酸素分圧は1×
10-9torr未満に押さえる。
In the present invention, the degree of vacuum during vapor deposition is 1× in pressure.
A polycrystalline silicon film with a mobility of 1 cm 2 /V・sec or more can be obtained by vacuum deposition at a substrate temperature lower than the softening point temperature of the glass used, by deposition in a high vacuum of less than 10 -8 torr. provide a way to obtain In particular, O2 in the residual gas during deposition has a negative effect on material properties, so in the present invention, the oxygen partial pressure is set to 1×
Keep it below 10 -9 torr.

なお、蒸着速度は通常1000Å/hourないし
10000Å/hourを用いる。好ましくは1000Å/
hour〜4000Å/hourを用いる。
The deposition rate is usually 1000 Å/hour or more.
Use 10000 Å/hour. Preferably 1000Å/
Hour to 4000 Å/hour is used.

蒸着速度の問題は主に蒸着源の技術に関係して
いる、即ち蒸着速度を高くしようとする際、同時
に真空度の低下を招きやすいからである。真空度
を所定の値に保持し得ればたとえば50000Å/
hourあるいはこれ以上を用いても良い。又、蒸
着時の基板温度は400℃以上より好ましくは500℃
以上を用いる。この様な製造法によつて所望の多
結晶シリコン膜を得ることが出来る。
The problem with the deposition rate is mainly related to the technology of the deposition source, that is, when attempting to increase the deposition rate, the degree of vacuum tends to decrease at the same time. If the degree of vacuum can be maintained at a specified value, for example, 50000Å/
Hour or more may also be used. Also, the substrate temperature during vapor deposition is 400°C or higher, preferably 500°C.
Use the above. A desired polycrystalline silicon film can be obtained by such a manufacturing method.

この様な製造法によつて、所望の高品位の多結
晶シリコン膜が形成し得る理由の詳細について不
明な点も多いが、次の様に推察している。即ち本
製造法における条件下では基板表面に衝突してく
る残留気体分子が実質的に無視し得るためと考え
られる。
Although there are many details that are unclear as to why a desired high-quality polycrystalline silicon film can be formed by such a manufacturing method, it is speculated as follows. That is, it is thought that this is because residual gas molecules colliding with the substrate surface can be substantially ignored under the conditions of this manufacturing method.

多結晶シリコン膜を加工して半導体装置を作製
するためには、数段階の工程を経なければならな
いが、本発明では、これらの工程における熱処理
温度を、超硬質ガラスの軟化点である820℃より
低く押さえた。軟化点の低いガラス基板を用いる
場合には、更に低く、例えば550℃以下に押さえ
ることも可能である。以下では、半導体装置の一
例として、MOS型電界効果トランジスタを例に
とつて説明する。
In order to fabricate a semiconductor device by processing a polycrystalline silicon film, it is necessary to go through several steps, but in the present invention, the heat treatment temperature in these steps is set to 820°C, which is the softening point of ultra-hard glass. I held it lower. When a glass substrate with a low softening point is used, it is possible to keep the softening point even lower, for example, 550° C. or lower. In the following, a MOS field effect transistor will be described as an example of a semiconductor device.

ゲート酸化膜を得るためには、一般には、シリ
コン基板の熱酸化法によつているが、熱酸化の場
合1000℃以上の高温を必要とするので、今の目的
には使えない。本発明では、300℃以上500℃以下
の温度でSiH4とO2を反応させ、もしくは400℃以
上800℃以下の温度でSiH4とNO2を反応させて、
SiO2膜を気相成長させ、この気相成長したSiO2
膜をゲート酸化膜として用いる。気相成長法によ
り得られたSiO2膜は、従来、劣化防止用として
用いられ、ゲート酸化膜として用いられることは
まれであつて、ガラス等の透光性の基板との組合
せで用いられた例はない。
Gate oxide films are generally obtained by thermal oxidation of silicon substrates, but thermal oxidation requires high temperatures of 1000°C or more, so it cannot be used for the current purpose. In the present invention, SiH 4 and O 2 are reacted at a temperature of 300°C to 500°C, or SiH 4 and NO 2 are reacted at a temperature of 400°C to 800°C,
A SiO 2 film is grown in a vapor phase, and this vapor-grown SiO 2
The film is used as a gate oxide film. SiO 2 films obtained by vapor phase growth have traditionally been used to prevent deterioration, and have rarely been used as gate oxide films, but have been used in combination with transparent substrates such as glass. There are no examples.

また、従来は、ソース領域、ならびにドレイン
領域を形成するためには、熱拡散によつてp+
もしくはn+層を形成する方法が一般的に行なわ
れている。しかし、この方法は、1150℃程度の熱
処理を必要とするので、今の目的には使えない。
本発明では、熱拡散に代つて、イオン打ち込み法
によつてp+層、もしくはn+層を形成する方法を
用いる。イオン打ち込み後、電気的に活性化する
ために熱処理するが、この際、熱処理温度は、使
用する基板の軟化点より低く押える必要がある。
そこで、本発明では、例えば、BF2 +のような550
℃程度の低温の熱処理で高い活性化のできるイオ
ンを打ち込むとか、或いは、例えばB+イオン等
を打ち込んだあと、リバース・アニーリング効果
(逆焼鈍効果)が起こる直前の500℃〜600℃程度
の温度で熱処理を行なう等の方法を採用する。
P+イオン、As+イオン等の場合、リバース・アニ
ーリング効果はB+イオンの場合ほど顕著ではな
いが、500℃〜600℃程度の熱処理で十分活性化で
きる。従つて、500℃〜600℃程度の低温工程で
p+層、n+層のいずれをも形成することができる。
超硬質ガラスのように軟化点温度が800℃よりも
高い基板を用いる場合には、800℃の温度で熱処
理してもよいことは勿論である。
Furthermore, conventionally, in order to form a source region and a drain region, a method of forming a p + layer or an n + layer by thermal diffusion has been generally performed. However, this method requires heat treatment at about 1150°C, so it cannot be used for the current purpose.
In the present invention, instead of thermal diffusion, a method of forming a p + layer or an n + layer by ion implantation is used. After ion implantation, heat treatment is performed to electrically activate the material, but at this time, the heat treatment temperature must be kept below the softening point of the substrate used.
Therefore , in the present invention, for example, 550
By implanting ions that can be highly activated by heat treatment at a low temperature of about 50°C, or by implanting B + ions, for example, at a temperature of about 500°C to 600°C, just before the reverse annealing effect occurs. A method such as heat treatment is adopted.
In the case of P + ions, As + ions, etc., the reverse annealing effect is not as pronounced as in the case of B + ions, but it can be sufficiently activated by heat treatment at about 500°C to 600°C. Therefore, in a low temperature process of about 500℃ to 600℃
Either a p + layer or an n + layer can be formed.
Of course, when using a substrate having a softening point higher than 800°C, such as ultra-hard glass, heat treatment may be performed at a temperature of 800°C.

[発明の実施例] 以下、本発明を実施例を参照して詳細に説明す
る。
[Examples of the Invention] The present invention will be described in detail below with reference to Examples.

実施例 ガラス基板上に多結晶シリコン膜を形成し、こ
の多結晶シリコン中にp−チヤネルMOS電界効
果トランジスタを作成する場合の実施例を、第1
図の工程説明用断面図を用いて説明する。
Example The first example describes a case where a polycrystalline silicon film is formed on a glass substrate and a p-channel MOS field effect transistor is created in this polycrystalline silicon.
This will be explained using the cross-sectional diagram for explaining the process in the figure.

まず、基板を超高真空達成可能な真空蒸着装置
内に装着する。装置は一般のもので良い。普通硬
質ガラス(JIS2級硬質ガラス)基板1上に、基板
温度550℃、蒸着中の真空度9×10-9torr、蒸着
中の酸素分圧1×10-10torr、蒸着速度3000Å/
hourの条件で真空蒸着することにより、シリコ
ン膜2を6000Åの厚みに被着する(第1図a)。
形成されたシリコン膜2は、n型の多結晶シリコ
ンであり、易動度は1cm2/V・secより大きい。
次に、基板温度415℃で気相成長法によりSiO2
3を5000Åの厚みに被着する(第1図b)。次に
第1図cのように、このSiO2膜にソースおよび
ドレイン領域の窓あけを行なう。次に、150keV
のエネルギーのBF+ 2イオンを3×1015/cm2のド
ーズ量で打ち込み550℃で100分間熱処理すること
によつて、ソースおよびドレイン領域にp+層4
を形成する。次に、第1図eのように、フイール
ド用酸化膜5を残してSiO2を除去する。再び気
相成長法によりゲート酸化膜用にSiO2膜6を
2000Åの厚みに被着する(第1図f)。更に、ホ
トエツチング工程により電極接触用孔を、第1図
gのようにあけ、全面にAlを蒸着したあと、ホ
トエツチング工程によりAlを加工して、ソース
電極7、ドレイン電極8、ゲート電極9を形成す
る。このあと、H2雰囲気中で400℃30分間の熱処
理を行なう。以上の工程により、多結晶シリコン
中にMOS電界効果トランジスタが作製された。
この半導体装置は、トランジスタとして良好で安
定な特性を示す。
First, the substrate is placed in a vacuum evaporation device capable of achieving an ultra-high vacuum. General equipment may be used. On a normal hard glass (JIS class 2 hard glass) substrate 1, the substrate temperature is 550°C, the degree of vacuum during evaporation is 9 × 10 -9 torr, the partial pressure of oxygen during evaporation is 1 × 10 -10 torr, and the deposition rate is 3000 Å/
A silicon film 2 is deposited to a thickness of 6000 Å by vacuum evaporation under conditions of 1 hour (FIG. 1a).
The formed silicon film 2 is n-type polycrystalline silicon and has a mobility greater than 1 cm 2 /V·sec.
Next, a SiO 2 film 3 is deposited to a thickness of 5000 Å by vapor phase growth at a substrate temperature of 415° C. (FIG. 1b). Next, as shown in FIG. 1c, windows for the source and drain regions are formed in this SiO 2 film. Then 150keV
A p + layer 4 was formed in the source and drain regions by implanting BF + 2 ions with an energy of
form. Next, as shown in FIG. 1e, the SiO 2 is removed leaving the field oxide film 5. A SiO 2 film 6 is again grown for the gate oxide film using the vapor phase growth method.
A thickness of 2000 Å is deposited (FIG. 1f). Furthermore, holes for electrode contact are made by a photoetching process as shown in Figure 1g, and after Al is deposited on the entire surface, the Al is processed by a photoetching process to form a source electrode 7, a drain electrode 8, and a gate electrode 9. do. After this, heat treatment is performed at 400° C. for 30 minutes in an H 2 atmosphere. Through the above steps, a MOS field effect transistor was fabricated in polycrystalline silicon.
This semiconductor device exhibits good and stable characteristics as a transistor.

第2図に試作したMOSFET特性例を示す。ゲ
ート電圧VGをパラメータとするドレイン電流ID
ドレイン電圧VDS特性である。この特性例では
SiO2膜厚を7000Åと大きくすることによつて、
閾値電圧を80Vと大きくしている。
Figure 2 shows an example of the characteristics of a prototype MOSFET. This is the drain current I D versus drain voltage V DS characteristic with the gate voltage V G as a parameter. In this characteristic example
By increasing the SiO 2 film thickness to 7000Å,
The threshold voltage is increased to 80V.

ここでは、基板ガラスとしては、軟化点温度が
780℃の普通硬質ガラスを用いたが、全工程を通
して550℃より高い温度で熱処理することはない
ので、ガラス基板が軟化することはない。また、
軟化点が630℃の安価な並ガラス(ソーダガラ
ス)、あるいは軟化点が820℃の超硬質ガラス、あ
るいは軟化点が1500℃の石英ガラス等を基板とし
て用いることも、基板が軟化することはないの
で、同様に可能である。実用性の観点からは、半
導体装置の製作原価の低いことも重要である。安
価な並ガラス等を基板として用いることは、この
点で最も有利であり、普通硬質ガラスや超硬質ガ
ラス等を用いることは次に有利であり、高価な石
英ガラス等の使用は不利である。本発明によれ
ば、軟化点の低い安価なガラス基板を用いて半導
体装置を作製することも可能となる。
Here, the softening point temperature of the substrate glass is
Normally hard glass heated to 780°C was used, but throughout the process no heat treatment is performed at temperatures higher than 550°C, so the glass substrate does not soften. Also,
The substrate will not soften even if inexpensive ordinary glass (soda glass) with a softening point of 630°C, ultra-hard glass with a softening point of 820°C, or quartz glass with a softening point of 1500°C is used as the substrate. So it is possible as well. From the viewpoint of practicality, it is also important that the manufacturing cost of semiconductor devices be low. In this respect, it is most advantageous to use inexpensive ordinary glass or the like as the substrate, second advantageous to use ordinary hard glass or ultrahard glass, and disadvantageous to use expensive quartz glass or the like. According to the present invention, it is also possible to manufacture a semiconductor device using an inexpensive glass substrate with a low softening point.

更に、並みガラスと超硬質ガラスの線膨張係数
は、シリコンの線膨張係数と近いため、堆積後の
剥離等の問題が少なく有利である。石英ガラスの
線膨張係数は、シリコンの線膨張係数より約1桁
小さいので、特に基板が長くなると、その差が問
題となりうる。
Furthermore, since the linear expansion coefficients of ordinary glass and ultra-hard glass are close to that of silicon, they are advantageous in that there are fewer problems such as peeling after deposition. Since the linear expansion coefficient of quartz glass is about one order of magnitude smaller than that of silicon, the difference can become a problem, especially when the substrate becomes long.

また、並みガラスや超硬質ガラスは、石英ガラ
スより硬度が低く、つまり脆弱でないので、基板
が長くなつた場合に、取り扱いやすいという利点
もある。これは長尺の光電変換装置では特に有利
である。
Moreover, ordinary glass and ultra-hard glass have lower hardness than quartz glass, that is, they are not brittle, so they have the advantage of being easier to handle when the substrate becomes long. This is particularly advantageous for long photoelectric conversion devices.

基板ガラスの透光性に関しては、通常の透明ガ
ラス、ある領域の波長の光のみを透過するフイル
タガラスのいずれをも用いることができる。
Regarding the light transmittance of the substrate glass, either ordinary transparent glass or filter glass that transmits only light having a wavelength in a certain range can be used.

多結晶シリコン膜を形成する工程をはじめ、各
工程において、製法上、半導体装置の大面積化、
長尺化を阻むような技術的問題はない。また、透
光性基板を用いることによつて、基板側からの光
入射も可能となる。
In each process, including the process of forming a polycrystalline silicon film, due to the manufacturing method, it is necessary to increase the area of semiconductor devices,
There are no technical problems that would prevent lengthening. Furthermore, by using a light-transmitting substrate, light can also be incident from the substrate side.

以上述べたように、本発明によれば、良好で安
定な動作特性を有する、大面積もしくは長尺の半
導体装置をガラス基板上に形成することが、容易
にしかも安価に実現できる。また、必要により、
基板側から光入射する構造とすることも可能とな
る。
As described above, according to the present invention, it is possible to easily and inexpensively form a large area or long semiconductor device having good and stable operating characteristics on a glass substrate. In addition, if necessary,
It is also possible to create a structure in which light enters from the substrate side.

以上では、ガラス基板を用いる場合について述
べたが、Al2O3のセラミツク基板等を用いること
も可能である。
Although the case where a glass substrate is used has been described above, it is also possible to use a ceramic substrate of Al 2 O 3 or the like.

また、上述の実施例では、素材となる多結晶シ
リコン膜に故意に不純物を添加することはしなか
つたが、シリコン蒸着時に、同時にごく微量の
GaあるいはSb等を蒸着することによつて、故意
にp型不純物、n型不純物を添加することは可能
である。また、その不純物濃度を制御すること
も、勿論、可能である。
In addition, in the above example, impurities were not intentionally added to the polycrystalline silicon film used as the raw material, but at the same time, a very small amount of impurities was added during silicon vapor deposition.
It is possible to intentionally add p-type impurities and n-type impurities by vapor depositing Ga, Sb, or the like. Furthermore, it is of course possible to control the impurity concentration.

たとえば、下記の如きデイプレツシヨン型
(depletion type)のMOS型電界効果トランジス
タを製造した。ガラス基板上に基板温度500℃で
シリコンと少量のGaを同時に蒸着し、p型の多
結晶Si膜を形成した。この多結晶膜を素材として
n−チヤネルMOS型電界効果トランジスタを製
造する。製造の基本的工程は前述した通りであ
る。ソース領域およびドレイン領域は前通りであ
る。ソース領域およびドレイン領域は前述の多結
晶Siに100keVのエネルギーのP+イオンを1×
1016/cm2のドーズ量で打込み、600℃でアニール
することによつてn+層として形成した。また、
ゲート酸化膜は2000Åとした。得られた特性はし
きい電圧値が−25Vのデイプレツシヨン型であ
り、VG=10V程度の低電圧駆動が可能である。
For example, a depletion type MOS field effect transistor as shown below was manufactured. Silicon and a small amount of Ga were simultaneously deposited on a glass substrate at a substrate temperature of 500°C to form a p-type polycrystalline Si film. An n-channel MOS field effect transistor is manufactured using this polycrystalline film as a material. The basic manufacturing process is as described above. The source and drain regions are as before. For the source and drain regions, P + ions with an energy of 100 keV were applied 1× to the polycrystalline Si described above.
An n + layer was formed by implanting at a dose of 10 16 /cm 2 and annealing at 600°C. Also,
The gate oxide film was 2000 Å thick. The characteristics obtained are of a depletion type with a threshold voltage value of -25V, and low voltage drive of approximately VG = 10V is possible.

次に応用例としてフオトダイオードと走査用の
集積回路を一体化した1次元の自己走査型受光素
子を説明する。
Next, as an application example, a one-dimensional self-scanning light receiving element in which a photodiode and a scanning integrated circuit are integrated will be described.

第3図はその平面図、第4図は平面図のAA′断
面図である。
FIG. 3 is a plan view thereof, and FIG. 4 is a sectional view AA′ of the plan view.

21は透明なガラス基板でこの上部に実施例1
で述べた方法に依つてMOSFETによつて構成さ
れた走査用IC部22およびフオトセンサ部23
が形成される。第5図はその回路構成の例を示
す。第6図の破線内は走査用IC部の例、30は
フオトセンサアレイである。なお、図中24はフ
オトセンサの下部電極で例えばCr等の金属を用
いる。25は透明電極、例えばSnO2を用いる。
26は光導電膜で例えばSe−As−Te系の非晶質
半導体膜を用いれば良い。この光導電膜を蒸着に
よつて容易に形成することが出来る。
21 is a transparent glass substrate on which Example 1 is printed.
The scanning IC section 22 and the photo sensor section 23 are constructed of MOSFETs according to the method described above.
is formed. FIG. 5 shows an example of the circuit configuration. The area within the broken line in FIG. 6 is an example of a scanning IC section, and 30 is a photo sensor array. In the figure, reference numeral 24 denotes a lower electrode of the photo sensor, which is made of metal such as Cr. 25 uses a transparent electrode, for example SnO2 .
Reference numeral 26 denotes a photoconductive film, for example, an amorphous semiconductor film of Se-As-Te system may be used. This photoconductive film can be easily formed by vapor deposition.

27は上部金属電極である。 27 is an upper metal electrode.

透明電極にネサ膜を用いる場合、基板上に先ず
ネサ透明導電膜を形成する。次いで走査用ICへ
の接続用配線を形成しておき、これに位置合せし
て走査用IC部を形成する。製造方法は前述の通
りである。走査用ICを完成後、光導電体膜26
および上部金属電極27を蒸着法で形成して自己
走査型受光素子が完成する。
When using a NESA film for a transparent electrode, a NESA transparent conductive film is first formed on a substrate. Next, wiring for connection to the scanning IC is formed, and aligned with this to form the scanning IC section. The manufacturing method is as described above. After completing the scanning IC, the photoconductor film 26
Then, an upper metal electrode 27 is formed by vapor deposition to complete a self-scanning light receiving element.

この装置は、フアクシミリ送信機やOCR等の
光電変換装置として、平面画像記録体上の画像情
報を時系列的電気信号に変換するのに用いて有用
である。
This device is useful as a photoelectric conversion device such as a facsimile transmitter or OCR to convert image information on a flat image recording medium into a time-series electrical signal.

実施例 2 本発明をp−n接合ダイオードに適用した例を
説明する。第6図が素子の断面図である。
Example 2 An example in which the present invention is applied to a pn junction diode will be described. FIG. 6 is a sectional view of the element.

透光性のガラス基板11を準備し、この上面に
Cr膜を約2000Åに蒸着する。基板温度を200℃と
し真空蒸着法に依る。通常のフオトエツチング法
により所望形状に加工し電極12となす。この基
板を真空蒸着装置内に装置し、真空度が8×
10-9Torrの雰囲気でGaとSiとを同時に蒸着し、
厚さ1μmのGaを含有する多結晶シリコン膜(p
型)13を形成する。基板温度は550℃となす。
次いで、前述と同様の雰囲気でSbとSiとを同時
に蒸着し、厚さ1μmのSbを含有する多結晶シリ
コン膜(n型)14を形成する。基板温度は550
℃となす。なお、GaおよびSbはシリコンp型又
はn型となすために導入するもので通常n−p接
合を形成するため導入する程度で良い。さらにこ
れら積層上にAlを蒸着する。この時の基板温度
は200℃である。周知のフオトコツチング法によ
り所望形状の電極に加工する。
A transparent glass substrate 11 is prepared, and on its upper surface
A Cr film is deposited to a thickness of approximately 2000 Å. The substrate temperature is 200°C and vacuum evaporation is used. The electrode 12 is processed into a desired shape using a normal photo-etching method. This substrate is placed in a vacuum evaporation device, and the degree of vacuum is 8×.
Ga and Si were simultaneously deposited in an atmosphere of 10 -9 Torr,
A polycrystalline silicon film containing Ga (p
Mold) 13 is formed. The substrate temperature is 550℃.
Next, Sb and Si are simultaneously deposited in the same atmosphere as described above to form a polycrystalline silicon film (n-type) containing Sb with a thickness of 1 μm. The board temperature is 550
℃ and eggplant. Note that Ga and Sb are introduced to make the silicon p-type or n-type, and are usually only introduced to form an n-p junction. Furthermore, Al is vapor-deposited on these laminated layers. The substrate temperature at this time was 200°C. Process the electrode into a desired shape using the well-known photocotting method.

こうしてp−n接合ダイオードが完成する。 In this way, a pn junction diode is completed.

以上の工程はすべて550℃以下の低温プロセス
よつている。実施例1で述べたと同様に、本発明
によれば、大面積もしくは長尺のp−n接合ダイ
オード・アレーを形成することが容易にしかも安
価に実現できる。
All of the above steps are low-temperature processes below 550℃. As described in the first embodiment, according to the present invention, a large area or long pn junction diode array can be formed easily and at low cost.

これまでの例では単にp−n接合を持つたダイ
オード・アレーの例を示したが、勿論本発明の方
法によつてpnpパイポーラトランジスタ、npnバ
イポーラトランジスタをガラス基板等に形成する
ことが可能である。また、低温気相成長法による
SiO2膜を用いて素子間の分離を行うことによつ
て2個以上の半導体素子を組み合わせて集積回路
を形成することも可能である。
The examples so far have simply shown diode arrays with p-n junctions, but of course it is also possible to form pnp bipolar transistors and npn bipolar transistors on glass substrates, etc. using the method of the present invention. be. In addition, by low-temperature vapor phase growth method,
It is also possible to form an integrated circuit by combining two or more semiconductor elements by separating the elements using a SiO 2 film.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を説明するための工
程説明用の装置断面図、第2図は本発明の電界効
果トランジスターのドレイン電流対ドレイン電圧
特性を示す図、第3図および第4図は本発明を光
電変換素子に用いた例を示す平面図および断面
図、第5図は光電変換素子の例に用いた回路例を
示す図、第6図は本発明の別な実施例を示す断面
図である。 1……非晶質もしくは多結晶基板、2……多結
晶シリコン膜、3……SiO2膜、4……不純物領
域、5……酸化膜、6……ゲート酸化膜。
FIG. 1 is a sectional view of a device for explaining a process for explaining an embodiment of the present invention, FIG. 2 is a diagram showing drain current versus drain voltage characteristics of a field effect transistor of the present invention, and FIGS. The figures are a plan view and a sectional view showing an example in which the present invention is applied to a photoelectric conversion element, Figure 5 is a diagram showing an example of a circuit used in the example of a photoelectric conversion element, and Figure 6 is a diagram showing another embodiment of the present invention. FIG. 1... Amorphous or polycrystalline substrate, 2... Polycrystalline silicon film, 3... SiO 2 film, 4... Impurity region, 5... Oxide film, 6... Gate oxide film.

Claims (1)

【特許請求の範囲】 1 非晶質ガラス基板と、 該非晶質ガラス基板上に設けられた受光素子ア
レイと、上記非晶質ガラス基板上に設けられたシ
リコンを主体とする多結晶膜と、該シリコンを主
体とする多結晶膜に形成された能動素子アレイと
を有する光電変換装置において、 上記非晶質ガラス基板の軟化する温度が820℃
以下であり、上記非晶質ガラス基板の長さは125
mmより長く、かつ、 上記シリコンを主体とする多結晶膜のキヤリア
の易動度は1cm2/V・sec以上であることを特徴
とする光電変換装置。 2 上記非晶質ガラス基板の軟化する温度が780
℃以下であることを特徴とする特許請求の範囲第
1項記載の光電変換装置。 3 上記非晶質ガラス基板の軟化する温度が630
℃以下であることを特徴とする特許請求の範囲第
1項記載の光電変換装置。 4 上記非晶質ガラス基板は透光性であることを
特徴とする特許請求の範囲第1項乃至第3項の何
れかに記載の光電変換装置。
[Scope of Claims] 1. an amorphous glass substrate, a light receiving element array provided on the amorphous glass substrate, a polycrystalline film mainly made of silicon provided on the amorphous glass substrate, In the photoelectric conversion device having the active element array formed on the polycrystalline film mainly composed of silicon, the softening temperature of the amorphous glass substrate is 820°C.
The length of the above amorphous glass substrate is 125
A photoelectric conversion device characterized in that the carrier mobility of the polycrystalline film mainly composed of silicon is longer than 1 cm 2 /V·sec and is longer than 1 mm 2 /V·sec. 2 The temperature at which the amorphous glass substrate softens is 780°C.
The photoelectric conversion device according to claim 1, characterized in that the temperature is below .degree. 3 The softening temperature of the above amorphous glass substrate is 630°C.
The photoelectric conversion device according to claim 1, characterized in that the temperature is below .degree. 4. The photoelectric conversion device according to any one of claims 1 to 3, wherein the amorphous glass substrate is translucent.
JP63323301A 1988-12-23 1988-12-23 Imaging device Granted JPH02363A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63323301A JPH02363A (en) 1988-12-23 1988-12-23 Imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63323301A JPH02363A (en) 1988-12-23 1988-12-23 Imaging device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP58161852A Division JPS5972165A (en) 1983-09-05 1983-09-05 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH02363A JPH02363A (en) 1990-01-05
JPH0426789B2 true JPH0426789B2 (en) 1992-05-08

Family

ID=18153254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63323301A Granted JPH02363A (en) 1988-12-23 1988-12-23 Imaging device

Country Status (1)

Country Link
JP (1) JPH02363A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3057520B2 (en) * 1991-01-30 2000-06-26 住友化学工業株式会社 An anti-adhesion agent for the inner surface of a polymerization vessel containing a phenol sulfide compound as a main component and a method for polymerizing a vinyl monomer using the anti-adhesion agent
JP2924259B2 (en) * 1991-04-11 1999-07-26 住友化学工業株式会社 An anti-adhesion agent for the inner surface of a polymerization vessel comprising a sulfide compound of naphthols and a method for polymerizing a vinyl monomer using the anti-adhesion agent

Also Published As

Publication number Publication date
JPH02363A (en) 1990-01-05

Similar Documents

Publication Publication Date Title
EP0023021B1 (en) Semiconductor device and method of manufacturing the same
JP2838318B2 (en) Photosensitive device and manufacturing method thereof
US4866291A (en) Photosensor with charge storage unit and switch unit formed on a single-crystal semiconductor film
EP0165764B1 (en) Depletion mode thin film semiconductor photodetectors
EP0543951B1 (en) Solid state electromagnetic radiation detector
US5574293A (en) Solid state imaging device using disilane
US20080070340A1 (en) Image sensor using thin-film SOI
EP0494694B1 (en) Photoelectric converting device and image processing apparatus utilizing the same
US6452212B1 (en) Semiconductor device and method for operating the same
JPH0426789B2 (en)
JPS6318340B2 (en)
US5731600A (en) Image sensor device on insulating surface
JPH0520912B2 (en)
JP3267375B2 (en) Solid-state imaging device
US5635707A (en) Photoelectric conversion device for use in sensing light reflected from medium surface
JP2603285B2 (en) Method for manufacturing photoconductive image sensor
JPH05136386A (en) Image sensor
JPH06260626A (en) Image scanner
JP2505848B2 (en) Photoconductive image sensor
JPH04261070A (en) Photoelectric converter
JP2601475B2 (en) Method for manufacturing photoelectric conversion device
JPH0983010A (en) Infrared light emitting device and fabrication thereof
JPH036865A (en) Thin film semiconductor device and its manufacture
JP2823853B2 (en) Manufacturing method of image reading device
JPH03155139A (en) Image reader and manufacture thereof