JPH0425663B2 - - Google Patents

Info

Publication number
JPH0425663B2
JPH0425663B2 JP57097197A JP9719782A JPH0425663B2 JP H0425663 B2 JPH0425663 B2 JP H0425663B2 JP 57097197 A JP57097197 A JP 57097197A JP 9719782 A JP9719782 A JP 9719782A JP H0425663 B2 JPH0425663 B2 JP H0425663B2
Authority
JP
Japan
Prior art keywords
voltage
analysis
output
sample
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57097197A
Other languages
Japanese (ja)
Other versions
JPS58214259A (en
Inventor
Akio Ito
Yoshiaki Goto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57097197A priority Critical patent/JPS58214259A/en
Publication of JPS58214259A publication Critical patent/JPS58214259A/en
Publication of JPH0425663B2 publication Critical patent/JPH0425663B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/266—Measurement of magnetic- or electric fields in the object; Lorentzmicroscopy
    • H01J37/268—Measurement of magnetic- or electric fields in the object; Lorentzmicroscopy with scanning beams

Landscapes

  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electron Tubes For Measurement (AREA)

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明は走査形電子顕微鏡を用いた試料内部電
圧パターンの表示方法に関する。DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to a method for displaying a sample internal voltage pattern using a scanning electron microscope.

(2) 技術の背景 従来から集積回路の内部電圧パターンを走査形
電子顕微鏡で測定し、表示する技法が知られてい
るが、この従来の技法はそのエネルギー分析器へ
の分析電圧の印加が次に述べる如きものであつた
ため、表示される内部電圧パターンの電圧像を期
待通りに得られず、その改善方が要望されてい
る。(2) Background of the technology A technique has been known for measuring and displaying the internal voltage pattern of an integrated circuit using a scanning electron microscope. As a result, a voltage image of the internal voltage pattern to be displayed cannot be obtained as expected, and an improvement is desired.

(3) 従来技術と問題点 即ち、従来における集積回路の内部電圧パター
ンの表示方式は走査形電子顕微鏡内のエネルギー
分析器を用いて分析曲線を忠実に求め、そのシフ
ト量から集積回路の内部電圧を算定し、次いで、
その内部電圧を二値化して表示するというもので
ある。この方式においては、エネルギー分析器の
分析電圧を固定しておいて、現われるコントラス
ト像を電圧像としているため、集積回路の材料、
形状効果の影響が内部電圧パターンに現われてし
まうのを避けることが出来なかつた。又、分析曲
線を忠実に求めるのには時間を要し、従つて、表
示までの時間がかゝるという不具合もあつた。(3) Prior art and problems In other words, the conventional method of displaying the internal voltage pattern of an integrated circuit uses an energy analyzer in a scanning electron microscope to faithfully obtain an analytical curve, and then calculates the internal voltage of the integrated circuit from the amount of shift. Calculate and then
The internal voltage is binarized and displayed. In this method, the analysis voltage of the energy analyzer is fixed and the contrast image that appears is used as a voltage image.
It was impossible to avoid the shape effect appearing on the internal voltage pattern. Furthermore, it takes time to faithfully obtain an analysis curve, and therefore, there is a problem in that it takes a long time to display it.

(4) 発明の目的 本発明は上述したような従来技法の有する技術
的課題に鑑みて創案されたもので、その目的は材
料、形状効果が現われず、測定の簡略化、高速化
を達成しつゝ試料の内部電圧パターンを表示しう
る試料内部電圧パターンの表示方法を提供するこ
とにある。(4) Purpose of the Invention The present invention was devised in view of the technical problems of the conventional techniques as described above, and its purpose is to simplify and speed up measurement without material or shape effects. One object of the present invention is to provide a method for displaying a sample internal voltage pattern that can display the internal voltage pattern of a sample.

(5) 発明の構成 そして、この目的を達成する第１の発明は、電
子光学鏡筒からの電子ビームを試料に照射しつ
つ、該試料に低レベルの基準電圧を印加した状態
において、エネルギー分析器へ印加される分析電
圧を変えたときに、その分析電圧と上記試料から
放出された２次電子を受けて上記エネルギー分析
器から出力される出力電圧との関係として得られ
る第１の分析曲線L1、及び電子光学鏡筒からの
電子ビームを上記試料に照射しつつ、上記試料に
高レベルの基準電圧を印加した状態において、上
記エネルギー分析器へ印加される分析電圧を変え
たときに、その分析電圧と上記試料から放出され
た２次電子を受けて上記エネルギー分析器から出
力される出力電圧との関係として得られる第２の
分析曲線L2とを測定し、 上記第１の分析曲線L1及び上記第２の分析曲
線L2双方の低分析電圧側において上記出力電圧
に変化が現れず平坦状態となるときの分析電圧と
して求められる低レベル分析電圧V1と、上記第
１の分析曲線L1及び上記第２の分析曲線L2双方
の高分析電圧側において上記出力電圧に変化が現
れず平坦状態となるときの分析電圧として求めら
れる高レベル分析電圧V2と、上記第１の分析曲
線L1及び上記第２の分析曲線L2と上記低分析電
圧側及び上記高分析電圧側での平坦状態となる出
力電圧の中間に位置するスライスレベルとの交点
における各分析電圧V01、V02の値から求められ
る中間分析電圧V0とを決定し、 電子ビームによつて走査される試料の各走査点
において、上記エネルギー分析器に印加される分
析電圧を上記低レベル分析電圧V1と、上記中間
分析電圧V0と、上記高レベル分析電圧V2とを順
次に切り換え、 上記高レベル分析電圧V2の印加時にエネルギ
ー分析器から得られる出力電圧と、上記低レベル
分析電圧V1の印加時に上記エネルギー分析器か
ら得られる出力電圧とから中間スライスレベルを
決定し、 該中間スライスレベルと上記中間分析電圧V0
の印加時に上記エネルギー分析器から得られる出
力電圧とを比較して上記試料の内部電圧を二値化
出力を得、 この二値化出力を表示メモリに記憶した後、そ
の二値化パターンを表示装置の表示面に表示する
ことから構成される。(5) Structure of the Invention The first invention that achieves this object is to perform energy analysis in a state in which a sample is irradiated with an electron beam from an electron optical column and a low-level reference voltage is applied to the sample. A first analysis curve obtained as the relationship between the analysis voltage applied to the analyzer and the output voltage output from the energy analyzer in response to secondary electrons emitted from the sample. When the analysis voltage applied to the energy analyzer is changed while the sample is irradiated with the electron beam from L 1 and the electron optical column and a high-level reference voltage is applied to the sample, A second analytical curve L2 obtained as a relationship between the analytical voltage and the output voltage output from the energy analyzer upon receiving the secondary electrons emitted from the sample is measured, and the first analytical curve is The low-level analysis voltage V1 , which is determined as the analysis voltage when the output voltage does not show any change and becomes flat on the low analysis voltage side of both L1 and the second analysis curve L2 , and the first analysis The high-level analysis voltage V2 , which is determined as the analysis voltage when the output voltage does not show any change and is in a flat state on the high analysis voltage side of both the curve L1 and the second analysis curve L2 , and the first analysis curve L2. Each analysis voltage V 01 at the intersection of the analysis curve L 1 and the second analysis curve L 2 with a slice level located between the output voltages that are flat on the low analysis voltage side and the high analysis voltage side, Determine the intermediate analysis voltage V 0 obtained from the value of V 02 , and set the analysis voltage applied to the energy analyzer at each scanning point of the sample scanned by the electron beam to the low-level analysis voltage V 1 , the intermediate analysis voltage V 0 and the high-level analysis voltage V 2 are sequentially switched, and the output voltage obtained from the energy analyzer when the high-level analysis voltage V 2 is applied and the low-level analysis voltage V 1 are changed. An intermediate slice level is determined from the output voltage obtained from the energy analyzer when V 0 is applied, and the intermediate slice level and the intermediate analysis voltage V 0
The internal voltage of the sample is compared with the output voltage obtained from the energy analyzer when the voltage is applied to obtain a binarized output, and after this binarized output is stored in the display memory, the binarized pattern is displayed. It consists of displaying on the display screen of the device.

第２の発明は、電子光学鏡筒からの電子ビーム
を試料に照射しつつ、該試料に低レベルの基準電
圧を印加した状態において、エネルギー分析器へ
印加される分析電圧を変えたときに、その分析電
圧と上記試料から放出された２次電子を受けて上
記エネルギー分析器から出力される出力電圧との
関係として得られる第１の分析曲線L1、及び電
子光学鏡筒からの電子ビームを上記試料に照射し
つつ、上記試料に高レベルの基準電圧を印加した
状態において、上記エネルギー分析器へ印加され
る分析電圧を変えたときに、その分析電圧と上記
試料から放出された２次電子を受けて上記エネル
ギー分析器から出力される出力電圧との関係とし
て得られる第２の分析曲線L2とを測定し、 上記第１の分析曲線L1及び上記第２の分析曲
線L2双方の低分析電圧側において上記出力電圧
に変化が現れず平坦状態となるときの分析電圧と
して求められる低レベル分析電圧V1と、上記第
１の分析曲線L1及び上記第２の分析曲線L2双方
の高分析電圧側において上記出力電圧に変化が現
れず平坦状態となるときの分析電圧として求めら
れる高レベル分析電圧V2と、上記第１の分析曲
線L1及び上記第２の分析曲線L2と上記低分析電
圧側及び上記高分析電圧側での平坦状態となる出
力電圧の中間に位置するスライスレベルとの交点
における各分析電圧V01，V02の値から求められ
る中間分析電圧V0とを決定し、 電子ビームによつて走査される試料の各走査点
において、上記エネルギー分析器に印加される分
析電圧を上記低レベル分析電圧V1と、上記中間
分析電圧V0と、上記高レベル分析電圧V2とを順
次に切り換え、 上記高レベル分析電圧V2の印加時にエネルギ
ー分析器から得られる出力電圧と、上記低レベル
分析電圧V1の印加時に上記エネルギー分析器か
ら得られる出力電圧を各走査点毎に対応するメモ
リの位置に記憶した後、該メモリから読み出して
上記高レベル分析電圧V2印加時にエネルギー分
析器から得られる出力電圧と、上記低レベル分析
電圧V1印加時にエネルギー分析器から得られる
出力電圧とから中間スライスレベルを決定し、 該中間スライスレベルと上記中間分析電圧V0
の印加時に上記エネルギー分析器から得られる出
力電圧とを比較して上記試料の内部電圧の二値化
出力を得、 この二値化出力を表示メモリに記憶した後、そ
の二値化パターンを表示装置の表示面に表示する
ことから構成される。 The second invention is that when the analysis voltage applied to the energy analyzer is changed while the sample is irradiated with an electron beam from the electron optical column and a low-level reference voltage is applied to the sample, A first analysis curve L 1 obtained as the relationship between the analysis voltage and the output voltage output from the energy analyzer in response to the secondary electrons emitted from the sample, and the electron beam from the electron optical column. When the analysis voltage applied to the energy analyzer is changed while the sample is irradiated and a high-level reference voltage is applied to the sample, the analysis voltage and the secondary electrons emitted from the sample are and a second analytical curve L2 obtained as a relationship with the output voltage output from the energy analyzer in response to A low-level analysis voltage V 1 that is determined as an analysis voltage when the output voltage does not show any change and is in a flat state on the low analysis voltage side, and both the first analysis curve L 1 and the second analysis curve L 2 A high level analysis voltage V 2 which is obtained as an analysis voltage when the output voltage does not show any change and becomes flat on the high analysis voltage side of , the first analysis curve L 1 and the second analysis curve L 2 . The intermediate analysis voltage V 0 obtained from the values of each analysis voltage V 01 and V 02 at the intersection between and at each scanning point of the sample scanned by the electron beam, the analysis voltages applied to the energy analyzer are the low level analysis voltage V 1 , the intermediate analysis voltage V 0 , and the high level analysis voltage. The output voltage obtained from the energy analyzer when the high-level analysis voltage V 2 is applied and the output voltage obtained from the energy analyzer when the low-level analysis voltage V 1 is applied are changed sequentially. After storing each scanning point in a corresponding memory location, the output voltage obtained from the energy analyzer when the above-mentioned high-level analysis voltage V 2 is applied and the energy analysis obtained when the above-mentioned low-level analysis voltage V 1 is applied are read from the memory. An intermediate slice level is determined from the output voltage obtained from the analyzer, and the intermediate slice level and the above intermediate analysis voltage V 0 are determined.
Compare the output voltage obtained from the energy analyzer when the voltage is applied to obtain a binary output of the internal voltage of the sample, store this binary output in the display memory, and then display the binary pattern. It consists of displaying on the display screen of the device.

(6) 発明の実施例 以下、添付図面を参照しながら、本発明の実施
例を説明する。(6) Embodiments of the invention Hereinafter, embodiments of the invention will be described with reference to the accompanying drawings.

第１図は本発明を実施する一実施例を示す。１
は走査形電子顕微鏡（その全体を図示せず）に設
けられる減速電界形エネルギー分析器で、これは
試料２から離隔してこれを覆うように設けられる
分析グリツド３と、２次電子検知器４とを有し、
分析グリツド３にはスイツチ５を介して分析グリ
ツド電圧源６，７，８が接続される。電圧源６，
７，８の電圧は夫々、V1，V2，V0で、V0は例え
ば第２図に示すように、試料（例えば、集積回
路）へ供給される基準電圧（例えば、０ボルト及
び５ボルト）での分析曲線L1，L2との交点P1，
P2から求められる分析グリツド電圧V01，V02間
の中点での中間分析グリツド電圧として求められ
る。又、V1，V2はいずれの基準電圧においても、
エネルギー分析器１の出力に変化を生ぜしめない
電圧領域での分析グリツド電圧として求められ
る。 FIG. 1 shows one embodiment of the invention. 1
1 is a deceleration electric field type energy analyzer installed in a scanning electron microscope (not shown in its entirety), which consists of an analysis grid 3 installed at a distance from and covering a sample 2, and a secondary electron detector 4. and has
Analyzing grid voltage sources 6, 7 and 8 are connected to the analytical grid 3 via a switch 5. voltage source 6,
The voltages 7 and 8 are V 1 , V 2 , and V 0 , respectively, where V 0 is the reference voltage (e.g., 0 volts and 5 volts) supplied to the sample (e.g., an integrated circuit), as shown in FIG. Intersection point P 1 with analytical curves L 1 and L 2 at
The analysis grid voltage determined from P 2 is determined as the intermediate analysis grid voltage at the midpoint between V 01 and V 02 . Also, V 1 and V 2 are at any reference voltage,
It is determined as the analysis grid voltage in a voltage range that does not cause any change in the output of the energy analyzer 1.

検知器４の出力はアナログ−デイジタル（Ａ−
Ｄ）変換器９を経てスイツチ１０へ接続されてい
る。Ａ−Ｄ変換器９には、走査形電子顕微鏡のス
キヤンゼネレータ１１へ供給されるクロツク信号
（CLK）が供給されて試料２の走査と同期するよ
うに構成されている。スイツチ１０は図示の如く
スイツチ５と連動するように構成されている。ス
イツチ１０の出力接点１２，１３，１４は各別
に、メモリ１５，１６，１７へ接続されている。
これらのメモリは試料２の各走査点と１対１の対
応関係にあつてその走査点で得られるデイジタル
値を記憶するように構成されている。 The output of the detector 4 is analog-digital (A-
D) Connected to switch 10 via converter 9. The A/D converter 9 is supplied with a clock signal (CLK) which is supplied to the scan generator 11 of the scanning electron microscope, and is configured to be synchronized with the scanning of the sample 2. The switch 10 is constructed to operate in conjunction with the switch 5 as shown. Output contacts 12, 13 and 14 of switch 10 are connected to memories 15, 16 and 17, respectively.
These memories are configured to have a one-to-one correspondence with each scanning point of the sample 2 and to store digital values obtained at that scanning point.

メモリ１５，１６の対応する出力は演算回路１
８を経て比較回路１９へ接続され、メモリ１７の
出力は又比較回路へ接続される。演算回路１８は
メモリ１５，１６の対応する出力を夫々、D1，
D2とすると、D1＋D2／２なる演算をなす。 The corresponding outputs of the memories 15 and 16 are sent to the arithmetic circuit 1.
8 to a comparator circuit 19, and the output of the memory 17 is also connected to the comparator circuit. The arithmetic circuit 18 converts the corresponding outputs of the memories 15 and 16 into D 1 and D 1 , respectively.
When D 2 is assumed, the calculation is D 1 +D 2 /2.

比較回路１９の出力は表示メモリ２０へ接続さ
れており、比較回路１９の二値化信号は試料２の
各走査点に対応する表示メモリの記憶位置に記憶
される。表示メモリ２０はその読出しと同期して
いる表示装置２１へ接続されている。 The output of the comparator circuit 19 is connected to a display memory 20, and the binary signal of the comparator circuit 19 is stored in a storage location of the display memory corresponding to each scanning point of the sample 2. The display memory 20 is connected to a display device 21 whose reading is synchronized.

EBは走査形電子顕微鏡のスキヤンゼネレータ
１１の走査制御の下に試料２上へ照射される電子
ビームを表わしている。 EB represents an electron beam irradiated onto the sample 2 under scanning control of the scan generator 11 of the scanning electron microscope.

次に、上記構成装置の動作を説明する。 Next, the operation of the above-mentioned component device will be explained.

電子ビームEBによる試料、例えば集積回路２
の走査に先立つて、先ず、分析グリツド電圧源６
がスイツチ５を経て分析グリツド３に接続され
る。分析グリツド電圧V1が分析グリツド３に印
加されている状態において、試料２が電子ビーム
EBによつて走査される。この走査はクロツク信
号によつて制御され、これによつて各走査点が摘
出され、その走査によつて放出される２次電子が
２次電子検出器４によつて検出され、そのアナロ
グ信号がＡ−Ｄ変換器９によつてデイジタル化さ
れる。そのデイジタル値はメモリ１５の、試料の
走査領域の各走査点と１対１の対応を有する記憶
位置に記憶される。この記憶動作は各走査点毎に
生ぜしめられていく。 Sample by electron beam EB, e.g. integrated circuit 2
Prior to scanning, first, the analysis grid voltage source 6 is
is connected to the analysis grid 3 via a switch 5. When the analysis grid voltage V 1 is applied to the analysis grid 3, the sample 2 is exposed to the electron beam.
Scanned by EB. This scanning is controlled by a clock signal, whereby each scanning point is extracted, the secondary electrons emitted by the scanning are detected by the secondary electron detector 4, and the analog signal is It is digitized by an A-D converter 9. The digital value is stored in memory 15 in a storage location having a one-to-one correspondence with each scan point of the scan area of the specimen. This storage operation occurs for each scan point.

この記憶動作の終了後、分析グリツド電圧源７
を分析グリツド３へ接続させるスイツチ５の切換
え、並びにＡ−Ｄ変換器９の出力をメモリ１６へ
接続させるスイツチ１０の切換えを生じさせて分
析グリツド電圧V1で行つた記憶動作を分析グリ
ツド電圧V2についても生じさせる。 After the completion of this memorization operation, the analysis grid voltage source 7
to the analysis grid 3, and switching of the switch 10 to connect the output of the A/D converter 9 to the memory 16, causing the storage operation performed at the analysis grid voltage V1 to be changed to the analysis grid voltage V1. 2 will also occur.

その終了後、分析グリツド電圧源８を分析グリ
ツド３へ接続させるスイツチ５の切換え、並びに
Ａ−Ｄ変換器９の出力をメモリ１７へ接続させる
スイツチ１０の切換えを生じさせて上述の分析グ
リツド電圧について生じさせたと同様の記憶動作
を分析グリツド電圧V0についても生じさせる。 After that, switching of the switch 5, which connects the analysis grid voltage source 8 to the analysis grid 3, and switching of the switch 10, which connects the output of the A/D converter 9 to the memory 17, is effected to obtain the above-mentioned analysis grid voltage. A similar storage operation is caused for the analysis grid voltage V 0 as well.

これらの記憶動作終了後、メモリ１５，１６，
１７から夫々の対応する記憶位置から記憶されて
いるデイジタル値を読み出し、メモリ１５，１６
からデイジタル値について演算回路１８で上述の
ような相加平均値（スライスレベル）を求めると
共に、メモリ１７からのデイジタル値がそのスラ
イスレベルを超えているか否かを比較回路１９で
判定する。もし超えているならば、その走査点は
“０”に二値化され、逆ならば、“１”に二値化さ
れる。 After these storage operations are completed, the memories 15, 16,
17, the stored digital values are read from the respective corresponding storage locations, and the stored digital values are read from the memories 15 and 16.
The arithmetic mean value (slice level) as described above is determined by the arithmetic circuit 18 for the digital value from , and the comparator circuit 19 determines whether the digital value from the memory 17 exceeds the slice level. If it exceeds, the scan point is binarized to "0", and vice versa, it is binarized to "1".

このような二値化におけるスライスレベルは各
走査点における分析グリツド電圧V1，V2につき
得られる値の相加平均としているから、その値の
二値化を誤ることを防止しうる。これを具体的に
説明すると、例えば、走査点が標準的なものであ
る場合には、その分析曲線は第２図の実線L1（０
ボルト）、L2（５ボルト）の如くなり、これから
上述の如く求められるスライスレベルも50％固定
スライスレベルL3と同じになる。そして、分析
グリツド電圧V0におけるメモリ１７から比較回
路１９へ供給されるデイジタル値がSM0であるな
らば、比較回路１９からの二値化出力は“０”と
なるが、メモリ１７から比較回路１９へ供給され
るデイジタル値がSM5であるならば、二値化出力
は“１”となり、その二値化に誤動作は生じな
い。 Since the slice level in such binarization is the arithmetic average of the values obtained for the analysis grid voltages V 1 and V 2 at each scanning point, it is possible to prevent the values from being erroneously binarized. To explain this specifically, for example, if the scanning point is a standard one, the analysis curve will be the solid line L 1 (0
volts), L 2 (5 volts), and the slice level obtained from this as described above is also the same as the 50% fixed slice level L 3 . If the digital value supplied from the memory 17 to the comparator circuit 19 at the analysis grid voltage V 0 is S M0 , the binary output from the comparator circuit 19 will be "0"; If the digital value supplied to 19 is S M5 , the binarized output will be "1" and no malfunction will occur in the binarization.

これに対し、走査点が凹凸を含み、２次電子の
放出し易い非標準的な点である場合には、その分
析曲線は第２図の点線L4の如くなる。この場合
におけるスライスレベルはL5の如くになるから、
たとえ分析電圧V0におけるメモリ１７からのデ
イジタル値がS′Mの如く大きな値になつたとして
も、その値を誤つて“０”と二値化することなく
“１”と正しく二値化することが出来る。曲線L4
の如きシフトは材料によつても生ぜしめられる。 On the other hand, if the scanning point is a non-standard point that includes irregularities and is likely to emit secondary electrons, the analysis curve will be as shown by the dotted line L4 in FIG. The slice level in this case is L 5 , so
Even if the digital value from the memory 17 at the analysis voltage V 0 becomes a large value such as S' M , the value will not be erroneously binarized as "0" and will be correctly binarized as "1". I can do it. curve L 4
Such a shift is also caused by the material.

このように、二値化は３つの分析グリツド電圧
についての測定から得られるから、その手段の簡
略化を得つゝ、二値化の高速化を達成し得る。 In this way, since the binarization is obtained from measurements on the three analysis grid voltages, it is possible to simplify the method and achieve high-speed binarization.

上述のようにして得られる二値信号は、その二
値化と同期している表示メモリ２０へ記憶されて
表示装置２１に表示される。 The binary signal obtained as described above is stored in the display memory 20, which is synchronized with the binarization, and displayed on the display device 21.

(7) 発明の効果 以上要するに、本発明によれば、試料の材料、
形状効果の影響を排除しつゝ回路の簡略化、処理
の高速化の達成の下で試料の内部電圧パターンを
表示し得る。(7) Effects of the invention In summary, according to the present invention, the material of the sample,
The internal voltage pattern of the sample can be displayed while eliminating the influence of shape effects, simplifying the circuit, and speeding up processing.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明を実施する装置構成図、第２図
は第１図装置の動作を説明するための特性曲線図
である。 図において、１はエネルギー分析器、５，１０
はスイツチ、６，７，８は分析グリツド電圧源、
９はＡ−Ｄ変換器、１５，１６，１７はメモリ、
１８は演算回路、１９は比較回路、２０は表示メ
モリ、２１は表示装置である。 FIG. 1 is a configuration diagram of an apparatus for implementing the present invention, and FIG. 2 is a characteristic curve diagram for explaining the operation of the apparatus shown in FIG. In the figure, 1 is an energy analyzer, 5, 10
is a switch, 6, 7, 8 are analysis grid voltage sources,
9 is an A-D converter, 15, 16, 17 are memories,
18 is an arithmetic circuit, 19 is a comparison circuit, 20 is a display memory, and 21 is a display device.

Claims (1)

【特許請求の範囲】 １ 電子光学鏡筒からの電子ビームを試料に照射
しつつ、該試料に低レベルの基準電圧を印加した
状態において、エネルギー分析器へ印加される分
析電圧を変えたときに、その分析電圧と上記試料
から放出された２次電子を受けて上記エネルギー
分析器から出力される出力電圧との関係として得
られる第１の分析曲線L1、及び電子光学鏡筒か
らの電子ビームを上記試料に照射しつつ、上記試
料に高レベルの基準電圧を印加した状態におい
て、上記エネルギー分析器へ印加される分析電圧
を変えたときに、その分析電圧と上記試料から放
出された２次電子を受けて上記エネルギー分析器
から出力される出力電圧との関係として得られる
第２の分析曲線L2とを測定し、 上記第１の分析曲線L1及び上記第２の分析曲
線L2双方の低分析電圧側において上記出力電圧
に変化が現れず平坦状態となるときの分析電圧と
して求められる低レベル分析電圧V1と、上記第
１の分析曲線L1及び上記第２の分析曲線L2双方
の高分析電圧側において上記出力電圧に変化が現
れず平坦状態となるときの分析電圧として求めら
れる高レベル分析電圧V2と、上記第１の分析曲
線L1及び上記第２の分析曲線L2と上記低分析電
圧側及び上記高分析電圧側での平坦状態となる出
力電圧の中間に位置するスライスレベルとの交点
における各分析電圧V01、V02の値から求められ
る中間分析電圧V0とを決定し、 電子ビームによつて走査される試料の各走査点
において、上記エネルギー分析器に印加される分
析電圧を上記低レベル分析電圧V1と、上記中間
分析電圧V0と、上記高レベル分析電圧V2とを順
次に切り換え、 上記高レベル分析電圧V2の印加時にエネルギ
ー分析器から得られる出力電圧と、上記低レベル
分析電圧V1の印加時に上記エネルギー分析器か
ら得られる出力電圧とから中間スライスレベルを
決定し、 該中間スライスレベルと上記中間分析電圧V0
の印加時に上記エネルギー分析器から得られる出
力電圧とを比較して上記試料の内部電圧の二値化
出力を得、 この二値化出力を表示メモリに記憶した後、そ
の二値化パターンを表示装置の表示面に表示する
ことを特徴とする試料内部電圧パターンの表示方
法。 ２ 電子光学鏡筒からの電子ビームを試料に照射
しつつ、該試料に低レベルの基準電圧を印加した
状態において、エネルギー分析器へ印加される分
析電圧を変えたときに、その分析電圧と上記試料
から放出された２次電子を受けて上記エネルギー
分析器から出力される出力電圧との関係として得
られる第１の分析曲線L1、及び電子光学鏡筒か
らの電子ビームを上記試料に照射しつつ、上記試
料に高レベルの基準電圧を印加した状態におい
て、上記エネルギー分析器へ印加される分析電圧
を変えたときに、その分析電圧と上記試料から放
出された２次電子を受けて上記エネルギー分析器
から出力される出力電圧との関係として得られる
第２の分析曲線L2とを測定し、 上記第１の分析曲線L1及び上記第２の分析曲
線L2双方の低分析電圧側において上記出力電圧
に変化が現れず平坦状態となるときの分析電圧と
して求められる低レベル分析電圧V1と、上記第
１の分析曲線L1及び上記第２の分析曲線L2双方
の高分析電圧側において上記出力電圧に変化が現
れず平坦状態となるときの分析電圧として求めら
れる高レベル分析電圧V2と、上記第１の分析曲
線L1及び上記第２の分析曲線L2と上記低分析電
圧側及び上記高分析電圧側での平坦状態となる出
力電圧の中間に位置するスライスレベルとの交点
における各分析電圧V01，V02の値から求められ
る中間分析電圧V0とを決定し、 電子ビームによつて走査される試料の各走査点
において、上記エネルギー分析器に印加される分
析電圧を上記低レベル分析電圧V1と、上記中間
分析電圧V0と、上記高レベル分析電圧V2とを順
次に切り換え、 上記高レベル分析電圧V2の印加時にエネルギ
ー分析器から得られる出力電圧と、上記低レベル
分析電圧V1の印加時に上記エネルギー分析器か
ら得られる出力電圧を各走査点毎に対応するメモ
リの位置に記憶した後、該メモリから読み出して
上記高レベル分析電圧V2印加時にエネルギー分
析器から得られる出力電圧と、上記低レベル分析
電圧V1印加時にエネルギー分析器から得られる
出力電圧とから中間スライスレベルを決定し、 該中間スライスレベルと上記中間分析電圧V0
の印加時に上記エネルギー分析器から得られる出
力電圧とを比較して上記試料の内部電圧の二値化
出力を得、 この二値化出力を表示メモリに記憶した後、そ
の二値化パターンを表示装置の表示面に表示する
ことを特徴とする試料内部電圧パターンの表示方
法。[Claims] 1. When the analysis voltage applied to the energy analyzer is changed while the sample is irradiated with an electron beam from an electron optical column and a low-level reference voltage is applied to the sample. , a first analysis curve L 1 obtained as the relationship between the analysis voltage and the output voltage output from the energy analyzer in response to the secondary electrons emitted from the sample, and the electron beam from the electron optical column. When the analysis voltage applied to the energy analyzer is changed while applying a high-level reference voltage to the sample while irradiating the sample with A second analytical curve L2 obtained as a relationship between the received electrons and the output voltage output from the energy analyzer is measured, and both the first analytical curve L1 and the second analytical curve L2 are measured. A low level analysis voltage V 1 which is obtained as an analysis voltage when the output voltage does not show any change and becomes flat on the low analysis voltage side of , the first analysis curve L 1 and the second analysis curve L 2 . High-level analysis voltage V2 , which is determined as the analysis voltage when the output voltage does not show any change and becomes flat on both high analysis voltage sides, the first analysis curve L1 and the second analysis curve L Intermediate analysis voltage V 0 obtained from the values of each analysis voltage V 01 and V 02 at the intersection of 2 and the slice level located between the flat state output voltages on the low analysis voltage side and the high analysis voltage side. and at each scanning point of the sample scanned by the electron beam, the analysis voltages applied to the energy analyzer are the low level analysis voltage V 1 , the intermediate analysis voltage V 0 , and the high The output voltage obtained from the energy analyzer when the high-level analysis voltage V 2 is applied and the output voltage obtained from the energy analyzer when the low-level analysis voltage V 1 is applied are changed sequentially. determine an intermediate slice level from the intermediate slice level and the intermediate analysis voltage V 0
Compare the output voltage obtained from the energy analyzer when the voltage is applied to obtain a binary output of the internal voltage of the sample, store this binary output in the display memory, and then display the binary pattern. A method for displaying a sample internal voltage pattern, characterized by displaying it on a display screen of an apparatus. 2. When the analysis voltage applied to the energy analyzer is changed while the sample is irradiated with the electron beam from the electron optical column and a low-level reference voltage is applied to the sample, the analysis voltage and the above A first analysis curve L 1 obtained as a relationship between the secondary electrons emitted from the sample and the output voltage output from the energy analyzer, and the electron beam from the electron optical column irradiated onto the sample. At the same time, when the analysis voltage applied to the energy analyzer is changed while a high-level reference voltage is applied to the sample, the energy increases due to the analysis voltage and the secondary electrons emitted from the sample. A second analytical curve L2 obtained as a relationship with the output voltage output from the analyzer is measured, and on the low analytical voltage side of both the first analytical curve L1 and the second analytical curve L2 . The low-level analysis voltage V1 , which is determined as the analysis voltage when the output voltage does not show any change and becomes flat, and the high analysis voltage side of both the first analysis curve L1 and the second analysis curve L2 . The high-level analysis voltage V2 , which is determined as the analysis voltage when the output voltage does not show any change and becomes flat, the first analysis curve L1 , the second analysis curve L2 , and the low analysis voltage. Determine the intermediate analysis voltage V 0 obtained from the values of each analysis voltage V 01 and V 02 at the intersection with the slice level located between the flat state output voltage on the high analysis voltage side and the high analysis voltage side, and At each scanning point of the sample scanned by the beam, the analysis voltages applied to the energy analyzer are the low-level analysis voltage V 1 , the intermediate analysis voltage V 0 , and the high-level analysis voltage V 2 . The output voltage obtained from the energy analyzer when the above high level analysis voltage V 2 is applied and the output voltage obtained from the above energy analyzer when the above low level analysis voltage V 1 is applied are determined for each scanning point. After being stored in the corresponding memory location, the output voltage obtained from the energy analyzer when the above-mentioned high-level analysis voltage V 2 is applied and the output obtained from the energy analyzer when the above-mentioned low-level analysis voltage V 1 is applied are read from the memory and are Determine an intermediate slice level from the voltage and the intermediate slice level and the intermediate analysis voltage V 0
Compare the output voltage obtained from the energy analyzer when the voltage is applied to obtain a binary output of the internal voltage of the sample, store this binary output in the display memory, and then display the binary pattern. A method for displaying a sample internal voltage pattern, characterized by displaying it on a display screen of an apparatus.
JP57097197A 1982-06-07 1982-06-07 Display system for internal voltage pattern of sample Granted JPS58214259A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57097197A JPS58214259A (en) 1982-06-07 1982-06-07 Display system for internal voltage pattern of sample

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57097197A JPS58214259A (en) 1982-06-07 1982-06-07 Display system for internal voltage pattern of sample

Publications (2)

Publication Number Publication Date
JPS58214259A JPS58214259A (en) 1983-12-13
JPH0425663B2 true JPH0425663B2 (en) 1992-05-01

Family

ID=14185865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57097197A Granted JPS58214259A (en) 1982-06-07 1982-06-07 Display system for internal voltage pattern of sample

Country Status (1)

Country Link
JP (1) JPS58214259A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006795A (en) * 1985-06-24 1991-04-09 Nippon Telephone and Telegraph Public Corporation Charged beam radiation apparatus

Also Published As

Publication number Publication date
JPS58214259A (en) 1983-12-13

Similar Documents

Publication Publication Date Title
US4989082A (en) Image processing system for comparing a test article with a master article to determine that an object is correctly located on the test article
US4531060A (en) Positioning method
JP5286004B2 (en) Substrate inspection apparatus and substrate inspection method
US4486777A (en) Defect detecting apparatus and method
JPH0526136B2 (en)
JP4062527B2 (en) TFT array inspection system
JPH0425663B2 (en)
JPS5853504B2 (en) Test methods for integrated circuit devices
US4123797A (en) Flying spot pattern storage system
JPH0582606A (en) Semiconductor integrated circuit testing device
JP2571110B2 (en) Pattern dimension measuring method and apparatus using charged beam
JPS5960579A (en) Pattern inspecting device
JPH0820237B2 (en) Image measurement and inspection device for electron microscope
JPS6176903A (en) Parts inspecting instrument
JPS63209099A (en) Peak value detection circuit
JPH0329867A (en) Observation of voltage distribution image by electron beam apparatus
JPS59177846A (en) Electron beam device
JP2594194B2 (en) Element mapping device
JPS60142527A (en) Circuit pattern inspecting apparatus
JPS62191Y2 (en)
JPH03108349A (en) Evaluating equipment for lsi
JPS54130891A (en) Tomograph using analogue picture memory
JPH0356877A (en) Electron beam device
JPH041458B2 (en)
JPS597270A (en) Sample potential measuring device using electron beam