JPH04252633A - ディジタル信号伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ通信のディジタ
ル信号伝送方式に利用する。特に、高速のＣＭＩ（Ｃｏ
ｒｄｅｄ　　Ｍａｒｋ　　Ｉｎｖｅｒｓｉｏｎ）符号信
号に符号則違反（ＣＲＶ，ｃｏｄｉｎｇ　　ｒｕｌｅ　
　ｖｉｏｌａｔｉｏｎ）を与えて低速ディジタル信号を
重畳し伝送するディジタル信号伝送方式に関するもので
ある。

【０００２】

【従来の技術】図３は従来例のディジタル信号伝送方式
の送信部のブロック構成図である。図４は従来例のディ
ジタル信号伝送方式の受信部のブロック構成図である。 図５は従来例のディジタル信号伝送方式の送信部の各信
号のタイムチャートである。図６は従来例のディジタル
信号伝送方式の受信部の各信号のタイムチャートである
。

【０００３】従来、ディジタル信号伝送方式は、図３に
示すように送信部に、高速データを入力する高速データ
入力端子１０１　と、高速クロックパルスを入力する高
速クロックパルス入力端子１０２　と、高速クロックパ
ルスに基づきフレーム同期パルスを発生するフレームパ
タン発生回路１０７　と、低速データを入力する低速デ
ータ入力端子１０３　と、低速クロックパルスを入力す
る低速クロックパルス入力端子１０４　と、低速クロッ
クパルスに基づき低速データを格納し読出パルスに基づ
きその内容を読出すバッファメモリ１０５　と、フレー
ム同期パルスとバッファメモリ１０５　から読出された
低速データとを合成してＣＲＶ指定信号２０３　を出力
するＣＲＶ指定信号発生回路１０６　と、ＣＭＩ符号デ
ータ出力端子１０９　と、高速データ２０１　および高
速クロックパルスを入力しＣＲＶ指定信号２０３　に基
づき高速データ２０１　をＣＭＩ符号化するとともにＣ
ＲＶを与えて低速データを重畳しＣＭＩ符号データ２０
４　をＣＭＩデータ出力端子１０９　に与えるＣＭＩ符
号化回路３２０　とを含む。

【０００４】また、図４に示すように受信部に、ＣＭＩ
符号データ２０４　および高速クロックパルスをそれぞ
れ入力するＣＭＩ符号データ入力端子３０１　および高
速クロックパルス入力端子３０２　と、ＣＭＩ符号デー
タ２０４　および高速クロックパルスを入力し、ＣＲＶ
を検出しＣＲＶ制御パルス４０２　を出力するＣＲＶ検
出回路３０３　と、ＣＲＶ制御パルス４０２　および高
速クロックパルスを入力し、フレーム同期をとり制御パ
ルス４０４　および書込パルスを出力するフレーム同期
回路３０５　と、ＣＲＶ制御パルス４０２　および制御
パルス４０４　を入力し低速データ４０５　を出力する
低速データ検出回路３０４　と、書込パルスに基づき低
速データ４０５　を格納し、低速クロックパルス入力端
子３１１　からの低速クロックパルスに基づき低速デー
タ出力端子３１０　にその内容を出力するバッファメモ
リ３０６　と、高速データ出力端子３０８　と、高速ク
ロックパルス出力端子３０９　と、ＣＭＩ符号データ２
０４　および高速クロックパルスを入力し復号して高速
データ４０３　を高速データ出力端子３０８　に出力す
るＣＭＩ復号化回路３０７　とを含む。

【０００５】送信部において、高速ディジタル信号は、
高速データ２０１　と高速クロックパルスとが対になっ
てそれぞれ高速データ入力端子１０１　および高速クロ
ックパルス入力端子１０２　に入力される。低速ディジ
タル信号も同様にして低速データ入力端子１０３　およ
び低速クロックパルス入力端子１０４　に入力され、い
ったん、バッファメモリ１０５　に書込まれる。フレー
ムパタン発生回路１０７　は、フレーム同期パルスを発
生するとともに、バッファメモリ１０５　に読出パルス
を供給する。ＣＲＶ指定信号発生回路１０６　は、バッ
ファメモリ１０５　から読出された低速データとフレー
ム同期パルスとを合成して、ＣＲＶ指定信号２０３　を
作成し、ＣＭＩ符号化回路３２０　に供給する。ＣＭＩ
符号化回路３２０　は、高速データ２０１　が「０」で
ＣＲＶ指定信号２０３　がない場合には「０１」のブロ
ックに符号化し、高速データ２０１　が「０」でＣＲＶ
指定信号２０３　がある場合には「０」のＣＲＶとして
「１０」のブロックに符号化する。

【０００６】また、高速データ２０１　が「１」でＣＲ
Ｖ指定信号２０３がない場合には「００」または「１１
のブロックに交互に符号化し、高速データ２０１　が「
１」でＣＲＶ指定信号２０３　がある場合には「１」の
ＣＲＶとして「００」と符号化すべきところをわざと「
１１」（または「１１」と符号化すべきところをわざと
「００」）と符号化する。

【０００７】受信部において、ＣＭＩ符号データ２０４
　と高速クロックパルスとが対になってそれぞれＣＭＩ
符号データ入力端子３０１　および高速クロックパルス
入力端子３０２に入力される。ＣＲＶ検出回路３０３　
は、入力されたＣＭＩ符号データ２０４　から「０」の
ＣＲＶと「１」のＣＲＶとを検出し、フレーム同期回路
３０５　および低速データ検出回路３０４　にＣＲＶ制
御パルス４０２　を供給する。フレーム同期回路３０５
　では、高速クロックパルスおよびＣＲＶ制御パルス４
０２　に基づきフレーム同期パルスを検出してフレーム
同期をとり、低速データ検出回路３０４　に制御パルス
４０４　を与え、またバッファメモリ３０６　へ書込パ
ルスを供給する。

【０００８】低速データ検出回路３０４　では、ＣＲＶ
制御パルス４０２および制御パルス４０４　に基づき低
速データを検出し、バッファメモリ３０６　へ低速デー
タ４０５　を書込む。バッファメモリ３０６　では、低
速クロックパルス入力端子３１１　から入力される低速
クロックパルスにより低速データを読出す。ＣＭＩ復号
化回路３０７　では、「００」および「１１」のブロッ
クは「１」に復号し、「０１」および「１０」のブロッ
クを「０」に復号し、高速データ４０３　を高速データ
出力端子３０８　に出力する。

【０００９】図５に高速データ２０１　とＣＲＶ指定信
号２０３　とＣＲＶ符号化されたＣＭＩ符号データ２０
４　とのタイムチャートを示す。

【００１０】図６にＣＭＩ符号データ２０４　とＣＲＶ
制御パルス４０２とＣＭＩ復号化された高速データ４０
３　とフレーム同期回路３０５　から低速データ検出回
路３０４　への制御パルス４０４　とバッファメモリ３
０６　へ送出される低速データ４０５　とのタイムチャ
ートを示す。

【００１１】この従来例技術については特開昭５８−３
０２５１　号公報に詳しい開示がある。

【００１２】

【発明が解決しようとする課題】しかし、このような従
来例のディジタル信号伝送方式では、中継装置などでＣ
ＲＶ指定信号の有無によりＣＭＩ符号化を行わずに、低
速ディジタル信号の重畳ができない問題点があった。ま
た、中継装置で低速ディジタル信号の重畳を行うために
ＣＭＩ符号化の操作を行うと、ビット誤りの増加または
減少が起こり、端局装置間での伝送路のビット誤りの監
視の精度が悪くなる問題点があった。

【００１３】本発明は上記の問題点を解決するもので、
低速ディジタル信号を容易に重畳することができ、かつ
低速ディジタル信号の重畳が符号則違反を発生するタイ
ムスロット以外に影響を及ぼすことがなく端局装置間で
の伝送路のビット誤りの監視の精度を向上できるディジ
タル信号伝送方式を提供することを目的とする。

【００１４】

【課題を解決するための手段】本発明は、高速データお
よび高速クロックパルスを入力しこの高速データをＣＭ
Ｉ符号化するとともに符号則違反を与え入力する低速デ
ータを重畳しＣＭＩ符号データとして送信する送信部と
、この送信されたＣＭＩ符号データを復号するとともに
上記重畳された低速データを分離する受信部とを備え、
上記送信部は、上記高速クロックパルスに基づきフレー
ム同期パルスを発生するフレームパタン発生回路と、こ
の発生されたフレーム同期パルスと上記低速データとを
合成し符号則違反指定信号を発生する符号則違反指定信
号発生手段とを備えたディジタル信号伝送方式において
、上記送信部は、上記高速クロックパルスに基づき上記
高速データをＣＭＩ符号化するＣＭＩ符号化回路と、上
記高速クロックパルスおよび符号則違反指定信号に基づ
きこのＣＭＩ符号化回路の出力信号に符号則違反を与え
る符号則違反符号化回路とを含むことを特徴とする。

【００１５】また、本発明は、上記ＣＭＩ符号化回路は
上記高速データの「０」（または「１」）を「０１」ま
たは「１０」のいずれか一方のブロックに変換し、高速
データの「１」（または「０」）を「００」または「１
１」のブロックに交互に変換する手段を含むことができ
る。

【００１６】さらに、本発明は、上記符号則違反符号化
回路は上記符号則違反指定信号に基づき上記ＣＭＩ符号
化回路の出力信号が「０１」（または「１０」）ならば
「１０」（または「０１」）に符号則違反を与え、「０
０」（または「１１」）ならば「１１」（または「００
」）に符号則違反を与える手段を含むたとができる。

【００１７】また、本発明は、上記符号則違反指定信号
発生手段は上記フレーム同期パルスを入力したときおよ
び低速データが「１」のときに符号則違反指定信号とし
て「１」を発生し、その他のときには「０」を発生する
手段を含むことができる。

【００１８】

【作用】送信部は、ＣＭＩ符号化回路で高速クロックパ
ルスに基づき高速データをＣＭＩ符号化し、符号則違反
符号化回路で高速クロックパルスおよび符号則違反指定
信号に基づきこのＣＭＩ符号化回路の出力信号に符号則
違反を与えて低速データを重畳する。

【００１９】また、ＣＭＩ符号化回路は高速データの「
０」（または「１」）を「０１」または「１０」のいず
れか一方のブロックに変換し、高速データの「１」（ま
たは「０」）を「００」または「１１」のブロックに交
互に変換する。

【００２０】さらに、符号則違反符号化回路は符号則違
反指定信号に基づきＣＭＩ符号化回路の出力信号が「０
１」（または「１０」）ならば「１０」（または「０１
」）に符号則違反を与え、「００」（または「１１」）
ならば「１１」（または「００」）に符号則違反を与え
る。

【００２１】また、符号則違反指定信号発生手段はフレ
ーム同期パルスを入力したときおよび低速データが「１
」のときに符号則違反指定信号として「１」を発生し、
その他のときには「０」を発生する。

【００２２】以上により低速ディジタル信号を容易に重
畳することができ、かつ低速ディジタル信号の重畳が符
号則違反を発生するタイムスロット以外に影響を及ぼす
ことがなく端局装置間での伝送路のビット誤りの監視の
精度を向上できる。

【００２３】

【実施例】本発明の実施例について図面を参照して説明
する。図１は本発明一実施例ディジタル信号伝送方式の
送信部のブロック構成図である。図１において、ディジ
タル信号伝送方式は、高速データ２０１　および高速ク
ロックパルスを入力しこの高速データをＣＭＩ符号化す
るとともにＣＲＶを与え入力する低速データを重畳しＣ
ＭＩ符号データ２０４　として送信する送信部と、この
送信されたＣＭＩ符号データ２０４　を復号するととも
に重畳された低速データを分離する受信部とを備え、送
信部は、高速データを入力する高速データ入力端子１０
１　と、高速クロックパルスを入力する高速クロックパ
ルス入力端子１０２　と、高速クロックパルスに基づき
フレーム同期パルスを発生するフレームパタン発生回路
１０７　と、この発生されたフレーム同期パルスと低速
データとを合成しＣＲＶ指定信号２０３　を発生する符
号則違反指定信号発生手段と、ＣＭＩ符号データ出力端
子１０９　とを含み、符号則違反指定信号発生手段は、
低速データを入力する低速データ入力端子１０３　と、
低速クロックパルスを入力する低速クロックパルス入力
端子１０４　と、低速クロックパルスに基づき低速デー
タを格納し読出パルスに基づきその内容を読出すバッフ
ァメモリ１０５　と、フレーム同期パルスとバッファメ
モリ１０５　から読出された低速データとを合成してＣ
ＲＶ指定信号２０３　を出力するＣＲＶ指定信号発生回
路１０６　とを含む。

【００２４】ここで本発明の特徴とするところは、送信
部は、高速クロックパルスに基づき高速データ２０１　
をＣＭＩ符号化してＣＭＩ符号信号２０２出力するＣＭ
Ｉ符号化回路１０８　と、高速クロックパルスおよびＣ
ＲＶ指定信号２０３　に基づきＣＭＩ符号化回路１０８
　のＣＭＩ符号信号２０２　にＣＲＶを与えて低速デー
タを重畳しＣＭＩ符号データ２０４　をＣＭＩ符号デー
タ出力端子１０９　に与えるＣＲＶ符号化回路１１０と
を含むことにある。

【００２５】また、ＣＭＩ符号化回路１０８　は高速デ
ータの「０」（または「１」）を「０１」または「１０
」のいずれか一方のブロックに変換し、高速データの「
１」（または「０」）を「００」または「１１」のブロ
ックに交互に変換する手段を含む。

【００２６】さらに、ＣＲＶ符号化回路１１０　はＣＲ
Ｖ指定信号２０３に基づきＣＭＩ符号化回路１０８　の
出力するＣＭＩ符号信号２０２　が「０１」（または「
１０」）ならば「１０」（または「０１」）にＣＲＶを
与え、「００」（または「１１」）ならば「１１」（ま
たは「００」）にＣＲＶを与える手段を含む。

【００２７】また、ＣＲＶ指定信号発生回路１０６　は
フレーム同期パルスを入力したときおよび低速データが
「１」のときにＣＲＶ指定信号として「１」を発生し、
その他のときには「０」を発生する手段を含む。

【００２８】このような構成のディジタル信号伝送方式
の動作について説明する。図２は本発明のディジタル信
号伝送方式の送信部の各部分の信号のタイムチャートで
ある。

【００２９】図１において、送信部では、高速ディジタ
ル信号は、高速データ２０１　と高速クロックパルスと
が対になってそれぞれ高速データ入力端子１０１　およ
び高速クロックパルス入力端子１０２　に入力される。 低速ディジタル信号も同様にして低速データ入力端子１
０３　および低速クロックパルス入力端子１０４　に入
力され、いったん、バッファメモリ１０５に書込まれる
。

【００３０】ＣＭＩ符号化回路１０８　は、高速データ
２０１　が「０」ならば、「０１」のブロックに符号化
し、高速データ２０１　が「１」ならば、「００」また
は「１１」のブロックに交互に符号化してＣＭＩ符号信
号２０２　を出力する。

【００３１】フレームパタン発生回路１０７　は、フレ
ーム同期パルスを発生するとともに、バッファメモリ１
０５　に読出パルスを供給する。ＣＲＶ指定信号発生回
路１０６　は、バッファメモリ１０５　から読出された
低速データとフレーム同期パルスとを合成して、ＣＲＶ
指定信号２０３　を作成し、ＣＲＶ符号化回路１１０　
に供給する。ＣＲＶ符号化回路１１０　は、ＣＭＩ符号
信号２０２　が「０１」でＣＲＶ指定信号２０３がない
場合には「０１」のままで、ＣＭＩ符号信号２０２　が
「０１」でＣＲＶ指定信号２０３　がある場合には「０
」のＣＲＶとして「１０」のブロックに符号化する。

【００３２】また、ＣＭＩ符号信号２０２　が「００」
または「１１」でＣＲＶ指定信号２０３　がない場合に
は「００」または「１１」のままで、ＣＭＩ符号信号２
０２　が「００」または「１１」でＣＲＶ指定信号２０
３　がある場合には「１」のＣＲＶとして「１１」また
は「００」のブロックに符号化する。

【００３３】図２に高速データ２０１　と高速データ２
０１　がＣＭＩ符号化されたＣＭＩ符号信号２０２　と
ＣＲＶ指定信号２０３　とＣＲＶされたＣＭＩ符号デー
タ２０４　とのタイムチャートを示す。

【００３４】受信部については従来例と同様である。

【００３５】

【発明の効果】以上説明したように、本発明は、低速デ
ィジタル信号を容易に重畳することができ、かつ低速デ
ィジタル信号の重畳が符号則違反を発生するタイムスロ
ット以外に影響を及ぼすことがなく端局装置間での伝送
路のビット誤りの監視の精度を向上できる優れた効果が
ある。

【図面の簡単な説明】

【図１】　　本発明一実施例ディジタル信号伝送方式の
送信部のブロック構成図。

【図２】　　本発明のディジタル信号伝送方式の送信部
の各部分の信号のタイムチャート。

【図３】　　従来例のディジタル信号伝送方式の送信部
のブロック構成図。

【図４】　　従来例のディジタル信号伝送方式の受信部
のブロック構成図。

【図５】　　従来例のディジタル信号伝送方式の送信部
の各信号のタイムチャート。

【図６】　　従来例のディジタル信号伝送方式の受信部
の各信号のタイムチャート。

【符号の説明】

１０１　　　高速データ入力端子 １０２　、３０２　　　高速クロックパルス入力端子１
０３　　　低速データ入力端子 １０４　、３１１　　　低速クロックパルス入力端子１
０５　、３０６　　　バッファメモリ１０６　　　ＣＲ
Ｖ指定信号発生回路 １０７　　　フレームパタン発生回路 １０８　、３２０　　　ＣＭＩ符号化回路１０９　　　
ＣＭＩ符号データ出力端子１１０　　　ＣＲＶ符号化回
路 ２０１　、４０３　　　　　高速データ２０２　　　Ｃ
ＭＩ符号信号 ２０３　　　ＣＲＶ指定信号 ２０４　　　ＣＭＩ符号データ ３０３　　　ＣＲＶ検出回路 ３０４　　　低速データ検出回路 ３０５　　　フレーム同期回路 ３０７　　　ＣＭＩ復号化回路 ３０８　　　高速データ出力端子 ３０９　　　高速クロックパルス出力端子３１０　　　
低速データ出力端子 ４０２　　　ＣＲＶ制御パルス ４０４　　　制御パルス ４０５　　　低速データ

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　高速データおよび高速クロックパルス
   を入力しこの高速データをＣＭＩ符号化するとともに符
   号則違反を与え入力する低速データを重畳しＣＭＩ符号
   データとして送信する送信部と、この送信されたＣＭＩ
   符号データを復号するとともに上記重畳された低速デー
   タを分離する受信部とを備え、上記送信部は、上記高速
   クロックパルスに基づきフレーム同期パルスを発生する
   フレームパタン発生回路と、この発生されたフレーム同
   期パルスと上記低速データとを合成し符号則違反指定信
   号を発生する符号則違反指定信号発生手段とを備えたデ
   ィジタル信号伝送方式において、上記送信部は、上記高
   速クロックパルスに基づき上記高速データをＣＭＩ符号
   化するＣＭＩ符号化回路と、上記高速クロックパルスお
   よび符号則違反指定信号に基づきこのＣＭＩ符号化回路
   の出力信号に符号則違反を与える符号則違反符号化回路
   とを含むことを特徴とするディジタル信号伝送方式。
2. 【請求項２】　　上記ＣＭＩ符号化回路は上記高速デー
   タの「０」（または「１」）を「０１」または「１０」
   のいずれか一方のブロックに変換し、高速データの「１
   」（または「０」）を「００」または「１１」のブロッ
   クに交互に変換する手段を含む請求項１記載のディジタ
   ル信号伝送方式。
3. 【請求項３】　　上記符号則違反符号化回路は上記符号
   則違反指定信号に基づき上記ＣＭＩ符号化回路の出力信
   号が「０１」（または「１０」）ならば「１０」（また
   は「０１」）に符号則違反を与え、「００」（または「
   １１」）ならば「１１」（または「００」）に符号則違
   反を与える手段を含む請求項１記載のディジタル信号伝
   送方式。
4. 【請求項４】　　上記符号則違反指定信号発生手段は上
   記フレーム同期パルスを入力したときおよび低速データ
   が「１」のときに符号則違反指定信号として「１」を発
   生し、その他のときには「０」を発生する手段を含む請
   求項１記載のディジタル信号伝送方式。