JPH04252053A - 電子部品 - Google Patents

電子部品

Info

Publication number
JPH04252053A
JPH04252053A JP3008370A JP837091A JPH04252053A JP H04252053 A JPH04252053 A JP H04252053A JP 3008370 A JP3008370 A JP 3008370A JP 837091 A JP837091 A JP 837091A JP H04252053 A JPH04252053 A JP H04252053A
Authority
JP
Japan
Prior art keywords
semiconductor chip
shield plate
lsi
lead frame
side shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3008370A
Other languages
English (en)
Inventor
Masamitsu Mishina
三科　正光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3008370A priority Critical patent/JPH04252053A/ja
Publication of JPH04252053A publication Critical patent/JPH04252053A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【発明の目的】
【０００２】
【産業上の利用分野】本発明は半導体集積回路などの電
子部品に関する。
【０００３】
【従来の技術】最近、電子機器などは小型化が要求され
ており、これにともなって電子機器などを構成する部品
の小型化が必要になっている。
【０００４】このようなことから電子機器の部品にはＩ
Ｃ（ＩＮＴＥＧＲＡＴＥ　ＣＩＲＣＵＩＴ）　が多用さ
れている。特に最近では高密度に半導体を集積化したＬ
ＳＩ（ＬＡＲＧＥ　ＳＣＡＬＥ　ＩＮＴＥＧＲＡＴＥＤ
　　ＣＩＲＣＵＩＴ）　が使用されいる。
【０００５】ところで、このようなＩＣあるいはＬＳＩ
などを用いた電子機器では、数１０ＭＨｚのクロック信
号に同期して各部が動作するので、各ＩＣあるいはＬＳ
Ｉからはクロック信号などからの不要放射があり、他の
部品や他の電子機器等に悪影響を与え、誤動作などの原
因となっている。
【０００６】この不要放射を防止するには、金属などに
よってシールドを施さなければならない。
【０００７】図４はＬＳＩなどを用いた従来の電子機器
がシールドされている状態を示す図である。
【０００８】同図に示すように、基板１に複数のＩＣ２
を実装した後に、これらＩＣを包囲するようにして金属
のシールド板３、４が基板１に設けられていた。
【０００９】しかしながら、上述した従来のＩＣ２およ
びシールド板３、４を実装した基板１は、シールド板３
、４のために小型化をすることに限界があった。
【００１０】
【発明が解決しようとする課題】このように、従来のＩ
Ｃおよびシールド板を実装した基板では、シールド板の
ために、小型化に限界があった。
【００１１】できなかった。
【００１２】本発明は上述した課題を解決すべく創案さ
れたもので、不要放射を防止しつつ小型化を実現するこ
とのできる電子部品を提供することを目的とする。
【００１３】
【発明の構成】
【００１４】
【課題を解決するための手段】本発明の電子部品では、
上記目的を達成するために、集積回路の半導体チップと
、この半導体チップを覆うようにして設けられたシール
ド板と、前記半導体チップおよび前記シールド板を一体
的にモールドするモールド材とを具備することを特徴と
している。
【００１５】
【作用】本発明の電子部品では、半導体チップと一体的
にモールドされたシールド板によって不要放射が防止す
るようにしたので、他に別のシールド板を基板などに設
ける必要が無く、小型化、低コスト化がはかれる。
【００１６】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。
【００１７】図１は本発明の電子部品の一実施例である
ＬＳＩの断面図、図２は図１に示すＬＳＩの平面図であ
る。
【００１８】これらの図に示すように、このＬＳＩは２
０ピンのクワッドフラットパッケージであり、四方に５
個ずつ合計２０本のピン５が出ているタイプである。
【００１９】中央の半導体チップ置台６上にＬＳＩ半導
体チップ７が積載されている。そしてピン５がＬＳＩ半
導体チップ７の回りを囲むように設けられており、ピン
５とＬＳＩ半導体チップ７とはリード線８がボンディン
グされて接続されている。半導体チップ置台６の下部に
は下側シールド板９が設けられている。またＬＳＩ半導
体チップ７の上部には上側シールド板１０が設けられて
いる。この上側シールド板１０の一端７ａはグランドピ
ン５ａに接続されている。またグラウンドピン５ａと下
側シールド板９とは溶接部１１により接続されている。 そして下側シールド板９、上側シールド板１０、ＬＳＩ
半導体チップ７が一体的に樹脂１２などでモールドされ
ている。この様に構成することによってＬＳＩ半導体チ
ップ７は電気的に上側シールド板１０および下側シール
ド板９で囲まれて遮蔽されて不要放射は外部に放出しな
くなる。
【００２０】つぎに上述した構成のＬＳＩの製造方法に
ついて簡単に説明する。
【００２１】図３はＴＡＢ（ＴＡＰＥ　ＡＵＴＯＭＡＴ
ＥＤ　ＢＯＮＤＩＮＧ）による製造の過程を示す図であ
る。
【００２２】まず、同図に示すリードフレーム１３のグ
ランドピンに相当する部分５ａと下側シールド板９とを
溶接により接続して、リードフレーム１３と下側シール
ド板９を一体化する。そして中央部の半導体チップ置台
７の上にＬＳＩ半導体チップ７を積載する。その後、Ｌ
ＳＩ半導体チップ７の接続端子７ｂとリードフレーム１
３の接続部１３ｂとの間をリード線８をボンディングす
ることによって接続する。さらに、上側シールド板１０
をリードフレーム１３のグラウンドピンに相当する部分
５ａに溶接で接続する。そして、全体を樹脂１２でモー
ルドする。その後、リードフレーム１３を切断して出入
力のピン５とする。
【００２３】なお、上述した構成のＬＳＩでは下側シー
ルド板９と上側シールド板１０とはリードフレーム１３
のグラウンドピン５ａに相当する部分を介して接続した
が電源の正電位に相当するピンの部分を介して接続する
ことも可能である。
【００２４】このように本実施例のＬＳＩではＬＳＩ半
導体チップ７は上側シールド板１０および下側シールド
板９とによって周囲が遮蔽されるので不要放射がＬＳＩ
の外部に漏洩することを防止することができ、ＬＳＩそ
のものにシールド板を一体的に設けることによって小型
化を計ることが可能になる。さらにＬＳＩ半導体チップ
７の熱が上側シールド板１０、下側シールド板９から樹
脂１２に伝導することで放熱効果が生じ、ＬＳＩの信頼
性を向上させることができると共に、他のヒートシンク
などを設けることが必要無くなるので、さらに小型化が
はかれ、また低コストになる。
【００２５】
【発明の効果】本発明の電子部品によれば、半導体チッ
プと一体的にモールドされたシールド板によって不要放
射を防止するようにしたので、他に別のシールド板を基
板などに設ける必要が無く、小型化、低コスト化がはか
れる。
【図面の簡単な説明】
【図１】　　本発明の一実施例のＬＳＩの断面を示す図
である。
【図２】　　図１に示すＬＳＩの平面図である。
【図３】　　ＴＡＢの製造過程を示す図である。
【図４】　　従来のＩＣおよびシールド板が基板に実装
されている様子を示す図である。
【符号の説明】
５…ピン ５ａ…グランドピン ６…半導体チップ置台 ７…ＬＳＩ半導体チップ ８…リード線 ９…下側シールド板 １０…上側シールド板 １１…溶接部 １２…樹脂

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】集積回路の半導体チップと、この半導体チ
    ップを覆うようにして設けられたシールド板と、前記半
    導体チップおよび前記シールド板を一体的にモールドす
    るモールド材とを具備した電子部品。
JP3008370A 1991-01-28 1991-01-28 電子部品 Withdrawn JPH04252053A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3008370A JPH04252053A (ja) 1991-01-28 1991-01-28 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3008370A JPH04252053A (ja) 1991-01-28 1991-01-28 電子部品

Publications (1)

Publication Number Publication Date
JPH04252053A true JPH04252053A (ja) 1992-09-08

Family

ID=11691348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3008370A Withdrawn JPH04252053A (ja) 1991-01-28 1991-01-28 電子部品

Country Status (1)

Country Link
JP (1) JPH04252053A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1885171A1 (en) * 2005-05-26 2008-02-06 Murata Manufacturing Co., Ltd. Package for electronic component, electronic component using such package, and method for producing package for electronic component

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1885171A1 (en) * 2005-05-26 2008-02-06 Murata Manufacturing Co., Ltd. Package for electronic component, electronic component using such package, and method for producing package for electronic component
EP1885171A4 (en) * 2005-05-26 2010-11-03 Murata Manufacturing Co HOUSING FOR AN ELECTRONIC COMPONENT, ELECTRONIC COMPONENT COMPRISING SUCH A HOUSING AND METHOD FOR MANUFACTURING A HOUSING FOR AN ELECTRONIC COMPONENT

Similar Documents

Publication Publication Date Title
US5483024A (en) High density semiconductor package
US6201302B1 (en) Semiconductor package having multi-dies
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
JP4071914B2 (ja) 半導体素子及びこれを用いた半導体装置
US20020096785A1 (en) Semiconductor device having stacked multi chip module structure
JPS6290953A (ja) 樹脂封止型半導体装置
US20130200507A1 (en) Two-sided die in a four-sided leadframe based package
US6046501A (en) RF-driven semiconductor device
JP2001156251A (ja) 半導体装置
US6590297B2 (en) Semiconductor chip having pads with plural junctions for different assembly methods
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
US8349655B2 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
JPH04252053A (ja) 電子部品
US20030218241A1 (en) Semiconductor device
JP2000223649A (ja) マルチチップ用チップ・スケールｉｃパッケージ
JP3090115B2 (ja) 半導体装置およびその製造方法
JPH0817960A (ja) Ｑｆｐ構造半導体装置
JP2913858B2 (ja) 混成集積回路
JP2591999Y2 (ja) 集積回路のパッケージの構造
EP0486027B1 (en) Resin sealed semiconductor device
US5434450A (en) PGA package type semiconductor device having leads to be supplied with power source potential
JPS62219531A (ja) 半導体集積回路装置
JPH11102991A (ja) 半導体素子搭載フレーム
JP2643898B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2001319943A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514