JPH0425123A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0425123A JPH0425123A JP12900990A JP12900990A JPH0425123A JP H0425123 A JPH0425123 A JP H0425123A JP 12900990 A JP12900990 A JP 12900990A JP 12900990 A JP12900990 A JP 12900990A JP H0425123 A JPH0425123 A JP H0425123A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- melting point
- high melting
- silicon region
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000010410 layer Substances 0.000 claims abstract description 120
- 238000002844 melting Methods 0.000 claims abstract description 67
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 64
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 64
- 239000010703 silicon Substances 0.000 claims abstract description 64
- 230000008018 melting Effects 0.000 claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 57
- 239000002184 metal Substances 0.000 claims abstract description 57
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 34
- 239000001301 oxygen Substances 0.000 claims abstract description 34
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 34
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 32
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000002344 surface layer Substances 0.000 claims abstract description 22
- 239000010936 titanium Substances 0.000 claims description 30
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 19
- 229910052719 titanium Inorganic materials 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 17
- 239000007789 gas Substances 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 22
- 238000009792 diffusion process Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910008484 TiSi Inorganic materials 0.000 description 2
- 229910008479 TiSi2 Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- -1 tantalum (Ta) Chemical class 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法に関し、特に半導体基板上のシリ
コン領域表面に高融点金属シリサイド層を形成する方法
の改良に関し、
シリコンとの反応を防止して高融点金属シリサイド本来
の低比抵抗を確保し、且つ浅い拡散層上にも接合を破壊
することなく高融点金属シリサイト′層を形成できる半
導体装置の製造方法を提供することを目的とし、
シリコン領域表面に高融点金属シリサイド層を形成する
際に、高融点金属層およびシリコン領域表層の少なくと
も一方に酸素を含有させて高融点金属層を形成した後、
上記シリコン領域を700℃以上の温度に加熱して上記
高融点金属層を上記シリコン領域表層と反応させること
により高融点金属シリサイド層を形成するように構成す
る。[Detailed Description of the Invention] [Summary] This invention relates to a method for manufacturing a semiconductor device, in particular to an improvement in the method of forming a high melting point metal silicide layer on the surface of a silicon region on a semiconductor substrate. The purpose is to provide a method for manufacturing a semiconductor device that can secure the inherent low resistivity of silicide and form a high-melting point metal silicide layer even on a shallow diffusion layer without destroying the junction. When forming the high melting point metal silicide layer, after forming the high melting point metal layer by incorporating oxygen into at least one of the high melting point metal layer and the surface layer of the silicon region,
A refractory metal silicide layer is formed by heating the silicon region to a temperature of 700° C. or higher to cause the refractory metal layer to react with the surface layer of the silicon region.
本発明は、半導体装置の製造方法に関し、特に半導体基
板上のシリコン領域表面に高融点金属シリサイド層を形
成する方法の改良に関する。The present invention relates to a method for manufacturing a semiconductor device, and more particularly to an improvement in a method for forming a high melting point metal silicide layer on the surface of a silicon region on a semiconductor substrate.
半導体装置の製造において、シリコン基板に形成した拡
散層の表面あるいは半導体基板上に形成したポリシリコ
ン層の表面等、すなわち半導体基板上のシリコン領域表
面に、コンタクト抵抗を下げる等のためにシリサイド層
を形成することが行われている。このシリサイドとして
は一般にチタンシリサイド、タングステンシリサイド等
が用いられている。特にチタンシリサイドは種々のシリ
サイドの中で最も比抵抗が小さい(ρ−13〜16μΩ
・cm程度)ため、上記シリサイド層材料として最適で
ある。In the manufacture of semiconductor devices, a silicide layer is applied to the surface of a diffusion layer formed on a silicon substrate or the surface of a polysilicon layer formed on a semiconductor substrate, that is, the surface of a silicon region on a semiconductor substrate, in order to lower contact resistance. Formation is taking place. As this silicide, titanium silicide, tungsten silicide, etc. are generally used. In particular, titanium silicide has the lowest resistivity among various silicides (ρ-13 to 16μΩ).
・cm), so it is most suitable as the above-mentioned silicide layer material.
従来、半導体基板上のシリコン領域表面にチタンシリサ
イド層を形成する方法としては、第5図に示したように
TiSi、コンポジットターゲットを用いたスパッタに
よりTiSi2層3をシリコン領域1上に直接形成する
方法や、第6図に示したように(a)まずTiターゲッ
トを用いたスパッタによりTi層5を形成し、(b)次
に熱処理することによりTi層5をTiSi、層3にす
る方法が行われている。Conventionally, as a method for forming a titanium silicide layer on the surface of a silicon region on a semiconductor substrate, as shown in FIG. 5, a method of directly forming a TiSi2 layer 3 on the silicon region 1 by sputtering using a TiSi or composite target is used. Alternatively, as shown in FIG. 6, (a) the Ti layer 5 is first formed by sputtering using a Ti target, and (b) the Ti layer 5 is then heat-treated to form the TiSi layer 3. It is being said.
しかし、このような従来の方法で形成したチタンシリサ
イド層は、その後の製造工程で行われる種々の熱処理で
高温(900℃以上)に保持されると、チタンシリサイ
ドとシリコンとが反応してチタンシリサイド層中にシリ
コンStが析出し、チタンシリサイド層の比抵抗を増加
させてしまい、チタンシリサイド本来の低比抵抗という
優れた特性を十分に発揮できないという問題があった。However, when the titanium silicide layer formed by such conventional methods is held at high temperatures (900°C or higher) during various heat treatments performed in subsequent manufacturing processes, the titanium silicide and silicon react and form titanium silicide. There was a problem in that silicon St was precipitated in the layer, increasing the specific resistance of the titanium silicide layer, and the excellent characteristic of low specific resistance inherent to titanium silicide could not be fully exhibited.
また、半導体装置の微細化に伴い拡散層の深さも必然的
に浅くなり、例えば0.1μm以下(−1000Å以下
)程度の浅い拡散層が用いられるが、上記従来の方法で
形成したチタンシリサイド層はこの浅い拡散層と同等な
厚さになり、既に形成されている種々の接合を破壊する
恐れがあった。Furthermore, as semiconductor devices become smaller, the depth of the diffusion layer inevitably becomes shallower, and a shallower diffusion layer of, for example, 0.1 μm or less (-1000 Å or less) is used. has a thickness equivalent to that of this shallow diffusion layer, and there was a fear that it would destroy various junctions that had already been formed.
本発明は、シリコンとの反応を防止して高融点金属シリ
サイド本来の低比抵抗を確保し、且つ浅い拡散層上にも
接合を破壊することなく高融点金属シリサイド層を形成
できる半導体装置の製造方法を提供することを目的とす
る。The present invention is directed to manufacturing a semiconductor device that prevents reaction with silicon, secures the inherent low resistivity of high-melting point metal silicide, and can form a high-melting point metal silicide layer even on a shallow diffusion layer without destroying the junction. The purpose is to provide a method.
上記の目的は、本発明によれば、シリコン領域表面に高
融点金属シリサイド層を形成する際に、高融点金属層お
よびシリコン領域表層の少なくとも一方に酸素を含有さ
せて高融点金属層を形成した後、上記シリコン領域を7
00 ”C以上の温度に加熱して上記高融点金属層を上
記シリコン領域表層と反応させることにより高融点金属
シリサイド層を形成することを特徴とする半導体装置の
製造方法によって達成される。According to the present invention, when forming a high melting point metal silicide layer on the surface of a silicon region, the high melting point metal layer is formed by containing oxygen in at least one of the high melting point metal layer and the surface layer of the silicon region. After that, the silicon area is
This is achieved by a method for manufacturing a semiconductor device characterized in that a high melting point metal silicide layer is formed by heating the high melting point metal layer to a temperature of 0.00''C or higher and reacting with the surface layer of the silicon region.
本発明の方法においては、半導体基板上のシリコン領域
表層および/またはその上に形成される高融点金属層に
酸素を含有させた状態で、この高融点金属層を形成する
。高融点金属層に含有された酸素は、その後に行う70
0℃以上の加熱の際に、高融点金属層の高融点金属とシ
リコン領域表層のシリコンとの反応を抑制するため、極
めて薄い高融点金属シリサイド層を形成することができ
る。また、形成された高融点金属シリザイド層中には特
性に実質的な影響を及ぼさない程度の微量の酸素が残留
し、その後の製造工程で行われる高温(900℃以」−
)の熱処理の際にも高融点金属シリサイドとシリコンと
の反応を抑制するため、高融点金属シリサイド層中での
シリコン析出による高融点金属シリサイドの比抵抗増加
が防止される。In the method of the present invention, the high melting point metal layer is formed in a state in which the surface layer of the silicon region on the semiconductor substrate and/or the high melting point metal layer formed thereon contains oxygen. The oxygen contained in the high melting point metal layer is
In order to suppress the reaction between the high melting point metal of the high melting point metal layer and the silicon on the surface layer of the silicon region during heating to 0° C. or higher, an extremely thin high melting point metal silicide layer can be formed. In addition, a trace amount of oxygen remains in the formed high-melting point metal silicide layer, which does not substantially affect the properties, and the high temperature (900°C or higher) that is carried out in the subsequent manufacturing process.
) also during the heat treatment, the reaction between the high melting point metal silicide and silicon is suppressed, thereby preventing an increase in the specific resistance of the high melting point metal silicide due to silicon precipitation in the high melting point metal silicide layer.
シリコン領域表層および/または高融点金属層に酸素を
含有させることによる上記反応抑制効果は、次の様な機
構に基づくと考えられる。The above-mentioned reaction suppressing effect due to the inclusion of oxygen in the surface layer of the silicon region and/or the high melting point metal layer is thought to be based on the following mechanism.
すなわち、通常はチタン等の高融点金属の層は下地シリ
コン領域表面に対して垂直に細長い楕円体状の粒子によ
って構成されている。これをアニール処理し、シリコン
領域表面と高融点金属層との界面に高融点金属シリヅイ
ド層が形成されつつある状態では、上記界面に酸素が存
在しない場合には高融点金属層を成す楕円体粒子間の界
面に下地からのシリコンが過剰に吸い上げられ、それに
よってできた間隙に逆に高融点金属が入り込んで薄いp
n接合を破壊するという障害が発生する。That is, a layer of a high melting point metal such as titanium is usually composed of ellipsoidal particles that are elongated perpendicularly to the surface of the underlying silicon region. When this is annealed and a high melting point metal silidoid layer is being formed at the interface between the silicon region surface and the high melting point metal layer, the ellipsoidal particles forming the high melting point metal layer when no oxygen exists at the interface. Excessive silicon from the base is sucked up to the interface between the layers, and the high melting point metal enters the gap created by this, resulting in a thin P
A failure occurs that destroys the n-junction.
本発明では、高融点金属層の粒子界面に酸素を詰め込み
得る状態で高融点金属層を構成するので、アニール処理
中に粒子界面にシリコンが吸い」二げられることを抑制
し、上記障害の発生を防止できる。In the present invention, since the high melting point metal layer is configured in a state where oxygen can be packed into the particle interface of the high melting point metal layer, silicon is prevented from being sucked into the particle interface during annealing treatment, and the occurrence of the above-mentioned problems is suppressed. can be prevented.
高融点金属層およびシリコン領域表層の少なくとも一方
に酸素を含有させて高融点金属層を形成するには、下記
〔a〕〜(c)のいずれの方法を用いてもよい。In order to form a high melting point metal layer by incorporating oxygen into at least one of the high melting point metal layer and the surface layer of the silicon region, any of the following methods [a] to (c) may be used.
(a)シリコン領域表面に、酸素を含有する高融点金属
層を形成する。(a) A high melting point metal layer containing oxygen is formed on the surface of the silicon region.
(b)シリコン領域表面に高融点金属層を形成した後、
この高融点金属層に酸素を添加する。(b) After forming a high melting point metal layer on the surface of the silicon region,
Oxygen is added to this high melting point metal layer.
[c)シリコン領域の表層に酸素を添加した後、このシ
リコン領域の表面に高融点金属層を形成する。[c) After adding oxygen to the surface layer of the silicon region, a high melting point metal layer is formed on the surface of the silicon region.
上記の方法は、酸素を高融点金属層のみに含有させるか
Ha)、(b)Lシリコン領域表層のみに含有させる(
(C))が、上記Ca〕または〔b〕の方法と〔c〕
の方法とを併用して高融点金属層およびシリコン領域表
層の両方に酸素を含有させることもできる。In the above method, oxygen is contained only in the high melting point metal layer (Ha), (b) Oxygen is contained only in the surface layer of the L silicon region (
(C)) is the method of Ca] or [b] above and [c]
Oxygen can also be contained in both the high melting point metal layer and the surface layer of the silicon region by using the above method in combination.
シリコン領域表面上の高融点金属層形成後に行う加熱処
理の温度は、高融点金属層中の高融点金属とシリコン領
域表層のシリコンを反応させて高融点金属シリサイドを
形成するために700℃以上とする必要がある。The temperature of the heat treatment performed after the formation of the high melting point metal layer on the surface of the silicon region is 700° C. or higher in order to cause the high melting point metal in the high melting point metal layer to react with the silicon on the surface layer of the silicon region to form high melting point metal silicide. There is a need to.
高融点金属層の形成後に行う700℃以上の加熱処理の
雰囲気は特に限定しない。通常は真空中または不活性ガ
ス雰囲気中で行う。また、窒素含有ガス雰囲気中で行う
ことにより高融点金属シリサイド層表面に高融点金属窒
化物層(例えば高融点金属としてTiを用いた場合はT
iN等)を同時に形成して、これを拡散のバリア層とし
て利用することもできる。The atmosphere for the heat treatment at 700° C. or higher performed after the formation of the high melting point metal layer is not particularly limited. This is usually carried out in a vacuum or in an inert gas atmosphere. In addition, by conducting in a nitrogen-containing gas atmosphere, a refractory metal nitride layer (for example, when Ti is used as the refractory metal, a T
iN, etc.) can be formed at the same time and used as a diffusion barrier layer.
以下、実施例により本発明を更に詳しく説明する。Hereinafter, the present invention will be explained in more detail with reference to Examples.
本発明に従って、第1図に示した手順でチタンシリサイ
ド層を形成した。According to the present invention, a titanium silicide layer was formed by the procedure shown in FIG.
第1図(a)の工程において、半導体基板上のシリコン
領域1上に、酸素(2,5mTo r r)中でTiを
スパッタすることにより、酸素を含有する厚さ800人
のチタン層2を成長させた。In the process shown in FIG. 1(a), a titanium layer 2 containing oxygen with a thickness of 800 nm is formed on a silicon region 1 on a semiconductor substrate by sputtering Ti in oxygen (2.5 mTorr). Made it grow.
次に、第1図(b)の工程において、真空中800℃×
60秒のランプアニールを行うことにより、チタン層2
中のTiとシリコン領域1表層のシリコンとを反応させ
て厚さ400人のTiSi2チタンシリサイド層3を形
成した。チタンシリサイド層3の上には未反応のチタン
層4が残留していた。チタンシリサイド層3および残留
チタン層4中には微量の酸素が残留する。Next, in the step of FIG. 1(b), 800°C×
By performing lamp annealing for 60 seconds, the titanium layer 2
The Ti inside was reacted with the silicon on the surface of the silicon region 1 to form a TiSi2 titanium silicide layer 3 with a thickness of 400 nm. An unreacted titanium layer 4 remained on the titanium silicide layer 3. A trace amount of oxygen remains in the titanium silicide layer 3 and the residual titanium layer 4.
本実施例では、シリコン領域表面に酸素含有Ti層を形
成したが、本発明においては、700 ”C上で行う熱
処理前にチタン層およびシリコン領域表層の少なくとも
いずれかに酸素が含有されていればよいから、第2図ま
たは第3図に示した方法でチタン層を形成した後、熱処
理するようにしてもよい。In this example, an oxygen-containing Ti layer was formed on the surface of the silicon region, but in the present invention, if at least one of the titanium layer and the surface layer of the silicon region contains oxygen before the heat treatment at 700"C, Alternatively, the titanium layer may be formed by the method shown in FIG. 2 or 3 and then heat treated.
第2図の方法では、まず同図(a)の工程でシリコン領
域1表面にTiをスパッタしてTi層21を形成し、次
に同図(b)の工程で01イオン注入によりTi層21
中に酸素を含有させ、これを熱処理して同図(c)のよ
うにチタンシリサイド層3を形成する。チタンシリサイ
ド層3の上には未反応のチタン層4が残留する。In the method shown in FIG. 2, first, in the step shown in FIG. 2, a Ti layer 21 is formed by sputtering Ti on the surface of the silicon region 1, and then, in the step shown in FIG.
Oxygen is contained therein, and this is heat-treated to form a titanium silicide layer 3 as shown in FIG. 3(c). An unreacted titanium layer 4 remains on the titanium silicide layer 3.
第3図の方法では、まず同図(a)の工程でO゛イオン
注入たは酸素エツチングによりシリコン領域1の表層6
に酸素を含有させ、次に同図(b)の工程でTiスパッ
タにより表層6上にTi層5を形成し、これを熱処理し
て同図(c)のようにチタンシリサイド層3を形成する
。チタンシリサイド層3の上には未反応のチタン層4が
残留する。In the method shown in FIG. 3, the surface layer 6 of the silicon region 1 is first etched by O2 ion implantation or oxygen etching in the step shown in FIG.
contains oxygen, and then in the process shown in FIG. 5(b), a Ti layer 5 is formed on the surface layer 6 by Ti sputtering, and this is heat-treated to form a titanium silicide layer 3 as shown in FIG. 4(c). . An unreacted titanium layer 4 remains on the titanium silicide layer 3.
上記第2図または第3図のような方法における0゛イオ
ン注入は、例えば注入深さ200人、注入原子個数10
2′個/Cm3と設定した場合、エネルギー量5 k
eV、ドーズ量1×10′5/Cl112で行う。The 0° ion implantation in the method shown in FIG. 2 or FIG.
When set to 2' pieces/Cm3, the energy amount is 5 k
eV and a dose of 1×10′5/Cl112.
また、本実施例では、700℃以上の熱処理を真空中で
行ったが、Ar等の不活性ガス雰囲気中で行っても同様
の結果が得られる。Further, in this example, the heat treatment at 700° C. or higher was performed in a vacuum, but similar results can be obtained even if the heat treatment is performed in an inert gas atmosphere such as Ar.
更に、特定の熱処理雰囲気を用いることにより、チタン
シリサイド層3の上に残留するチタン層を積極的に利用
することも可能である。例えば、第4図に示したように
、同図(a)のようにシリコン領域1表面に酸素含有チ
タン層2を前記いずれかの方法により形成した後、N2
ガスあるいはNH3ガス雰囲気中で熱処理することによ
り、同図(b)に示すようにチタンシリサイド層3の上
にTiN層7が積層した構造を得ることができる。Furthermore, by using a specific heat treatment atmosphere, it is also possible to actively utilize the titanium layer remaining on the titanium silicide layer 3. For example, as shown in FIG. 4, after forming an oxygen-containing titanium layer 2 on the surface of a silicon region 1 as shown in FIG.
By performing heat treatment in a gas or NH3 gas atmosphere, a structure in which a TiN layer 7 is laminated on a titanium silicide layer 3 can be obtained as shown in FIG. 3(b).
このTiN層7は、後の製造工程中でチタンシリサイド
層と配線/1層とのコンタクト部分等での相互拡散を防
止するバリア層として利用することができる。This TiN layer 7 can be used as a barrier layer to prevent mutual diffusion at the contact portion between the titanium silicide layer and the wiring/1 layer during the subsequent manufacturing process.
なお、本実施例では高融点金属としてチタンを用いた場
合を説明したが、チタンの代わりにタングステン(W)
、タンタル(Ta)、モリブデン(Mo)等、他の高融
点金属を用いても同様の効果が得られる。In this example, the case where titanium was used as the high melting point metal was explained, but tungsten (W) was used instead of titanium.
Similar effects can be obtained by using other high melting point metals such as tantalum (Ta), molybdenum (Mo), etc.
以上説明したように、本発明によれば、シリコンとの反
応を防止して高融点金属シリサイド本来の低比抵抗を確
保し、且つ浅い拡散層上にも接合を破壊することなく高
融点金属シリサイド層を形成できるので、半導体装置の
微細化に極めて効果的である。As explained above, according to the present invention, the reaction with silicon is prevented, the inherent low resistivity of high melting point metal silicide is ensured, and the high melting point metal silicide can be formed even on a shallow diffusion layer without destroying the junction. Since layers can be formed, it is extremely effective in miniaturizing semiconductor devices.
また、窒素含有雰囲気中で熱処理すれば、高融点金属シ
リサイド層上に拡散に対するバリア層として高融点金属
窒化物層を形成できるので、半導体装置の高性能化に寄
与するところが非常に大きい。Further, if heat treatment is performed in a nitrogen-containing atmosphere, a high melting point metal nitride layer can be formed on the high melting point metal silicide layer as a barrier layer against diffusion, which greatly contributes to improving the performance of semiconductor devices.
第1図〜第4図は、本発明に従って半導体基板上のシリ
コン領域表面にチタンシリサイド層を形成する手順の例
を示す断面図、および
第5図および第6図は、従来のチタンシリサイド層形成
方法を示す断面図である。
半導体基板上のシリコン領域、
酸素を含有したチタン層、
チタンシリサイド(TiSiz)層、
残留チタン層、
スパッタにより形成されたチタン層、
酸素を含有したシリコン領域1表層、
TiN層。1 to 4 are cross-sectional views showing an example of the procedure for forming a titanium silicide layer on the surface of a silicon region on a semiconductor substrate according to the present invention, and FIGS. 5 and 6 are sectional views showing a conventional method for forming a titanium silicide layer FIG. 3 is a cross-sectional view showing the method. A silicon region on a semiconductor substrate, a titanium layer containing oxygen, a titanium silicide (TiSiz) layer, a residual titanium layer, a titanium layer formed by sputtering, a surface layer of silicon region 1 containing oxygen, and a TiN layer.
Claims (1)
する際に、高融点金属層およびシリコン領域表層の少な
くとも一方に酸素を含有させて高融点金属層を形成した
後、上記シリコン領域を700℃以上の温度に加熱して
上記高融点金属層を上記シリコン領域表層と反応させる
ことにより高融点金属シリサイド層を形成することを特
徴とする半導体装置の製造方法。 2、請求項1記載の方法において、前記シリコン領域表
面に、酸素を含有するチタン層を形成することを特徴と
する半導体装置の製造方法。 3、請求項1記載の方法において、前記シリコン領域表
面にチタン層を形成した後、該チタン層に酸素を添加す
ることを特徴とする半導体装置の製造方法。 4、請求項1記載の方法において、前記シリコン領域の
表層に酸素を添加した後、該シリコン領域の表面に高融
点金属層を形成することを特徴とする半導体装置の製造
方法。 5、請求項1記載の方法において、前記700℃以上の
加熱を真空中で行うことを特徴とする半導体装置の製造
方法。 6、請求項1記載の方法において、前記700℃以上の
加熱を不活性ガス雰囲気中で行うことを特徴とする半導
体装置の製造方法。 7、請求項1記載の方法において、前記700℃以上の
加熱を窒素含有ガス雰囲気中で行うことを特徴とする半
導体装置の製造方法。[Claims] 1. When forming a high melting point metal silicide layer on the surface of the silicon region, after forming the high melting point metal layer by incorporating oxygen into at least one of the high melting point metal layer and the silicon region surface layer, the above-mentioned A method for manufacturing a semiconductor device, comprising forming a high melting point metal silicide layer by heating a silicon region to a temperature of 700° C. or higher to cause the high melting point metal layer to react with the surface layer of the silicon region. 2. The method of manufacturing a semiconductor device according to claim 1, wherein a titanium layer containing oxygen is formed on the surface of the silicon region. 3. The method of manufacturing a semiconductor device according to claim 1, wherein after forming a titanium layer on the surface of the silicon region, oxygen is added to the titanium layer. 4. The method of manufacturing a semiconductor device according to claim 1, wherein after adding oxygen to the surface layer of the silicon region, a high melting point metal layer is formed on the surface of the silicon region. 5. The method of manufacturing a semiconductor device according to claim 1, wherein the heating to 700° C. or higher is performed in a vacuum. 6. The method of manufacturing a semiconductor device according to claim 1, wherein the heating to 700° C. or higher is performed in an inert gas atmosphere. 7. The method of manufacturing a semiconductor device according to claim 1, wherein the heating to 700° C. or higher is performed in a nitrogen-containing gas atmosphere.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12900990A JPH0425123A (en) | 1990-05-21 | 1990-05-21 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12900990A JPH0425123A (en) | 1990-05-21 | 1990-05-21 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0425123A true JPH0425123A (en) | 1992-01-28 |
Family
ID=14998909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12900990A Pending JPH0425123A (en) | 1990-05-21 | 1990-05-21 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0425123A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014187300A (en) * | 2013-03-25 | 2014-10-02 | Toshiba Corp | Method of producing metal silicide layer |
-
1990
- 1990-05-21 JP JP12900990A patent/JPH0425123A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014187300A (en) * | 2013-03-25 | 2014-10-02 | Toshiba Corp | Method of producing metal silicide layer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003163348A (en) | Method for forming gate electrode and gate electrode structure | |
JP3305301B2 (en) | Method for forming electrode structure and method for manufacturing semiconductor device | |
KR0177534B1 (en) | Method for forming a contact with activation and silicide forming heat treatment | |
JPH04290224A (en) | Manufacture of semiconductor device | |
JP3262676B2 (en) | Semiconductor device | |
KR0161380B1 (en) | Transistor of semiconductor device and their manufacturing method | |
JP2658019B2 (en) | Method for manufacturing semiconductor device | |
JPH0425123A (en) | Manufacture of semiconductor device | |
JPH07130854A (en) | Wiring structure body and its forming method | |
JPS59200418A (en) | Manufacture of semiconductor device | |
JP4680433B2 (en) | Contact forming method and semiconductor device manufacturing method | |
JPH02296323A (en) | Manufacture of integrated circuit device | |
JPS62169412A (en) | Manufacture of semiconductor integrated circuit device | |
JPS62104174A (en) | Semiconductor device and manufacture thereof | |
JP3238437B2 (en) | Semiconductor device and method of manufacturing the same | |
JPH0687501B2 (en) | Method for manufacturing gate electrode of semiconductor device | |
JPS61274325A (en) | Manufacture of semiconductor device | |
JP3067433B2 (en) | Method for manufacturing semiconductor device | |
JP2003031522A (en) | Method of manufacturing semiconductor device | |
JP2857170B2 (en) | Method for manufacturing semiconductor device | |
JP2560741B2 (en) | Method for manufacturing semiconductor device | |
JP3178867B2 (en) | Method for manufacturing semiconductor device | |
JPS62200747A (en) | Manufacture of semiconductor device | |
JPH0235773A (en) | Semiconductor device | |
JP2001007197A (en) | Manufacture for semiconductor device |