JPH0425079A - 光半導体の積層チップ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、光情報処理や、光交換に必要な光半導体の積
層チップに関する。

（従来の技術） 最近、画像など大容量で高速な信号処理技術への関心が
高まっている。電子デバイスの高密度化、高速化に伴い
、配線量の増加、信号伝播の遅延、配線路の帯域制限な
どの問題が表面化し、電子デバイスによる今以上の大容
量、高速信号処理に限界が見えてきた。全現在において
も、極端な場合には装置の中のほとんどの部分が配線の
ためのケーブルで専有されたり、システム速度が通信に
要する時間に支配されていまう問題が生じている。こう
いった問題を解決するために、空間伝播光などでインタ
ーコネクションを行う研究が進められている。光には配
線路を必要としない性質、互いに干渉されずに伝播する
性質、搬送周波数が高く、帯域が配線数に依存しない性
質、浮遊容量などの影響を受けずに光速で伝播する性質
などの特徴を有する。これらの特徴を生かした光配線が
実現できれば、電気配線の問題点を解決できるものと考
えられる。

この様な光配線を行う方法として発光素子と受光素子と
をお互いに向き合わせて積層した光半導体の積層チップ
がある。第３図は昭和６３年電子情報通信学会半導体・
材料部門全国大会講演予稿集第２分何２−３３８頁５９
−６に記載されている積層されたチップに断面模式図で
ある。この積層チップは、ハンダバンプ３０を用い、光
導波路３１と受光素子３２とを積層し電気的接続と光学
的結合を行うものである。

この時バンプの大きさは７５μｍから２６０μｍのもの
を使用している。この場合には、おおまかに受光素子を
位置合わぜをし、その後、ハンダバンプを溶かすことに
よりハンダの表面張力により自動的にアライメントが行
える利点がある。その時の位置ずれ量は１〜２□ｍであ
った。

（発明が解決しようとする課題） このような、積層されたチップ構造では、位置合わぜの
精度は高いが、バンプの大きさの分だけ発光、受光素子
間が広がり、発光素子からの光３３が広がり、受光効率
が低くなる問題や、さらに、発光素子アレイと、受光素
子アレイ同志の積層チップの場合には、本来接続すべき
発光素子の光以外の光が受光素子に入ることによる光ク
ロスト−りの影響が大きい問題があった。またハンダ等
の融着により積層するバンプを使用すると、積層する際
にチップに熱が加わり素子特性に影響を及ぼす問題があ
った。

（課題を解決するための手段） 本発明になる光半導体の積層チップは、半導体発光素子
アレイ及び半導体受光素子アレイが、Ｉｎ材料から成る
バンプにより、互いに向き合うように積層され、前記バ
ンプが前記発光素子と受光素子の位置固定、及び、受光
素子又は発光素子への給電を行ない、かつ、Ｉｎ材料の
前記バンプの厚さが５□ｍ以下であることを特徴とする
。

（作用） 本発明では、発光素子と受光素子の積層間隔をバンプの
厚さで制御し、その厚さを５□ｍ以下とすることにより
光クロストーク量を小さく抑えることができる。さらに
Ｉｎ材料によるバンプを使用することにより、室温での
圧着が可能となり、熱による融着工程をなくし素子チッ
プに特性劣化を生じさせない利点がある。

（実施例） 次に、本発明の一実施例について図面を参照して説明す
る。第１図は本発明の積層チップの模式図で、受光素子
と発光素子を積層したものであり、受光素子チップの一
部を除去して中を見やすくしている。第２図はその断面
模式図を示す。用いたチップは発光素子チップ１は１ｃ
ｍ角、受光素子チップ２は６ｍｍ角で、各チップ内に発
光素子３、受光素子４共に５０μｍ角の大きさであり、
各々の素子ピッチは１１００ｐで６個×６個の計３６個
の素子が１チツプ内に集積化されたものを用いた。Ｉｎ
バンプ５．６は発光、受光素子チップ両方に形成し、バ
ンプ１つあたり５０□ｍ径で２．５ｐｍの厚さのインジ
ウム、Ｉｎにより構成し、素子の周りに配置した。それ
ぞれのチップ表面に形成されている発光素子３、受光素
子４の各素子同志を向い合わせに位置合わせするために
１／ｉｍの波長の光を用い基板（本実施例の素子はＧａ
Ａｓ基板）を透過して位置合わぜした。積層後のチップ
間隔は約２ｐｍ、位置ずれ量は２／ｉｍ以下、バンプの
圧着によるバンプの広がりは２μｍ以内であった。バン
プ５．６として用いたＩｎは、室温で圧着可能であり、
融着等の様に熱を加えないために、熱による素子特性へ
の影響はない。さらに積層間隔が５□ｍ以下と狭い場合
、融着による従来の方法では、溶けたバンプがしみだし
バンプ同志がショートする問題があったが、本発明の方
法ではバンプを融かさず用いるのでそれも解決できた。

この構造による光半導体の積層チップの光クロストーク
を測定したところ一３０ｄＢ以上の値が得られ、実用土
問題のないレベルであった。本実施例では、積層後のチ
ップ間隔を２μｍとしたが、発光素子を先広がりの大き
なＬＥＤとした場合にも、５□ｍ以内のチップ間隔であ
れば、周りからの発光よりも本来接続すべき素子からの
光の方が十分強いことが確認されており、積層間隔は５
μｍ以下であればよい。尚本実施例では発光素子を用い
たが発光以外の特徴を伴せ持ち、かつ、発光を行う素子
、例えば、ｐｎｐｎ半導体素子や先導波路等でも本発明
は有効である。

本実施例ではバンプのインジウム（Ｉｎ）材料として１
００％Ｉｎを用いたが、不純物を含むものを用いてもよ
い。例えば、数％の不純物を含むＩｎＺｎ、　ＩｎＳｎ
、あるいはＩｎＴｅ等を用いると、導電性を高めること
ができる。

（発明の効果） 本発明は、光情報処理や、光交換に必要な光半導体の積
層チップに関するもので、光クロストークを小さくする
ことができ、さらに積層に伴う素子特性の劣化をもなく
すことができる効果がある。

【図面の簡単な説明】

第１図と第２図は、それぞれ本発明の一実施例の光半導
体の積層チップを説明するだめの模式図と断面図、第３
図は従来の光半導体の積層チップを説明するための模式
図である。 各図において、 １・・・発光素子チップ、２・・・受光素子チップ、３
・・・発光素子、４，３２・・・受光素子、５，６・・
・Ｉｎバンプ、７・・・受光素子用電極ライン、８・・
・発光素子用電極ライン、３０・・・ハンタバンプ、３
１・・・光導波路、３３・・・光。

Claims (1)

【特許請求の範囲】
1. 　半導体発光素子アレイ及び半導体受光素子アレイが、
   Ｉｎ材料から成るバンプにより、それぞれの発光部と受
   光部が互いに向き合うように積層され、前記バンプが前
   記発光素子と受光素子の位置固定を行うとともに受光素
   子又は発光素子への給電経路であり、前記Ｉｎ材料から
   成るバンプの厚さが５μｍ以下であることを特徴とする
   光半導体の積層チップ。